ES2201158T3 - Disposicion reductora de perturbacion de señales para un dispositivo de presentacion de cristal liquido. - Google Patents

Abstract

EN UNA MATRIZ DE UN DISPOSITIVO CON UNA PANTALLA DE CRISTAL LIQUIDO, QUE TIENE LINEAS DE DATOS Y LINEAS DE SELECCION DE FILAS, SE PROPORCIONA UN PAR DE CONDUCTORES A AMBOS LADOS DEL DISPOSITIVO CON PANTALLA EN DIRECCION TRANSVERSAL A LAS LINEAS SELECTORAS DE FILAS. LOS CONDUCTORES SON ACOPLADOS CAPACITIVAMENTE A LAS LINEA SELECCIONADAS DE LAS FILAS. UN AMPLIFICADOR ES RESPONSABLE DE GENERAR UNA SEÑAL EN UNO DE LOS CONDUCTORES DESDE LAS SEÑALES DE PERTURBACION ACOPLADAS CAPACITIVAMENTE PRODUCIDAS EN LAS LINEAS SELECCIONADAS. EL AMPLIFICADOR GENERA UNA SEÑAL DE SALIDA AL OTRO CONDUCTOR QUE ESTA TAMBIEN ACOPLADO CAPACITIVAMENTE A LAS LINEAS SELECTORAS DE FILAS DE MANERA QUE TIENDA A REDUCIR LAS SEÑALES DE PERTURBACION.

Description

Disposición reductora de perturbación de señales para un dispositivo de presentación de cristal líquido.

Este invento está relacionado de manera general con circuitos de mando para dispositivos de pantalla y particularmente con un sistema para la aplicación de señales de brillo a los píxeles de un dispositivo de pantalla montado en una matriz como por ejemplo: una pantalla de cristal líquido (LCD).

Los dispositivos de pantalla como las pantallas de cristal líquido están compuestos de una matriz de píxeles dispuestos horizontalmente en filas y verticalmente en columnas. La información de vídeo que ha de mostrarse se aplica como señales de brillo (escala de grises) a las líneas de datos que se encuentran asociadas individualmente con cada columna de píxeles. Las filas de píxeles se escanean secuencialmente mediante señales que se desarrollan en las líneas de selección de las fila. La capacitancia del píxel asociado con la línea de selección de fila activada se carga a varios niveles de brillo de acuerdo con el nivel de brillo de la señal aplicada a las columnas individuales mediante las correspondientes líneas de datos.

El silicio amorfo ha sido la tecnología preferida para la fabricación de pantallas de cristal líquido debido a que este material puede fabricarse a bajas temperaturas. Una temperatura de fabricación baja es importante dado que permite el uso de materiales base estándares, baratos y de fácil disponibilidad. Sin embargo, el uso de transistores con capa fina de silicio amorfo (a-Si TFTs) en unidades integradas periféricas de píxeles provoca dificultades de diseño debido a la baja movilidad, la variación del voltaje umbral y la disponibilidad sólo de transistores de efecto con semiconductores de metal óxido del tipo N (N-MOS).

En una pantalla matriz activa, cada elemento de píxel incluye un dispositivo de activación que aplica la señal de vídeo al píxel. Típicamente, el dispositivo de activación es un TFT que recibe la información sobre el brillo desde una circuitería con semiconductores. Dado que tanto el TFT con la circuitería están compuestas por dispositivos con semiconductores, es preferible fabricar simultáneamente el TFT y la circuitería de mando utilizando bien tecnología de silicio amorfo o de polisilicio. La Patente norteamericana Nº5,170,155 de Plus et al., titulada "Sistema para la Aplicación de Señales de Brillo a un Dispositivo de Pantalla y con ello a un Comparador", describe un ejemplo de línea de datos o unidades de columna de una LCD.

Debido al acoplamiento parásito entre las líneas de datos de la columna y las líneas de selección de la fila, la tensión de datos en rampa desarrollada en las líneas de datos se acopla capacitivamente a cada una de las líneas de selección de fila y produce una señal parásita de interferencia. Es deseable evitar que dicha señal parásita se desarrolle en las líneas de selección de fila para evitar la selección incorrecta de una fila. Una posible solución se ha propuesto en EP-A-0570001.

La circuitería de mando de la línea de selección se fabrica preferiblemente directamente sobre el mismo material base y a la vez que la fabricación de las células de cristal líquido. Un ejemplo de exploración o registro de desplazamiento conocido que acciona las líneas de selección de la fila se encuentra descrito en la Patente norteamericana Nº5,222,082, la cual puede integrarse con un dispositivo de pantalla de cristal líquido. Una sección de salida del registro se encuentra montada como un amplificador en contrafase que puede formarse por TFTs. Cuando una determinada fila se deselecciona, un TFT desplegable del amplificador en contrafase se activa para aplicar la impedancia adecuada en un terminal del conductor de una línea de fila para la fila deseleccionada. Por ello, la antes mencionada señal parásita se deriva o se evita su desarrollo a una magnitud significativa en el conductor de la línea de la fila.

Cada conductor de la línea de la fila se deselecciona durante la mayor parte de un ciclo de actualización o la duración de un intervalo de recurrencia. Consecuentemente, los TFTs desplegables son conductores la mayor parte del tiempo y son susceptibles de encontrarse sometidos a un esfuerzo excesivo. Para reducir el registro del voltaje umbral en el TFT desplegable, es deseable evitar el accionamiento significativo del TFT desplegable. Por lo tanto, es deseable reducir la magnitud de corriente que ha de conducir el TFT desplegable. De manera ventajosa, al reducir la señal de ruido, se reduce la corriente que ha de conducir el TFT desplegable. De este modo, el TFT desplegable es menos crítico en el circuito.

Un aparato de pantalla de vídeo que observa un aspecto del invento aplica una señal de vídeo a los píxeles configurados en una pluralidad de filas y columnas del conjunto de una pantalla. El aparato incluye una pluralidad de circuitos de mando de línea de selección de filas para aplicar sucesivamente señales de selección de fila a una pluralidad de líneas de selección de fila. Una pluralidad de circuitos de mando de línea de datos aplica la señal de vídeo a una pluralidad de líneas de datos asociadas con la pluralidad de columnas. Un amplificador responde a las señales de interferencia que se desarrollan en las líneas correspondientes del conjunto y se acoplan a una entrada del mencionado amplificador mediante una primera línea adicional falsa al menos parcialmente acoplada a dichas líneas correspondientes para la generación de una señal de salida amplificada. La señal de salida es indicadora de las señales de interferencia y se acopla, en un modo de retroalimentación negativa mediante dicha línea adicional del conjunto, a las líneas de desarrollo de la señal de interferencia para reducir sustancialmente las señales de interferencia, de manera que cada una de las líneas adicionales es transversal y se acopla capacitivamente a una de las líneas de desarrollo de la señal de interferencia.

De manera ventajosa, las configuraciones similares de cancelación de ruidos pueden aplicarse a dispositivos de pantalla distintos a las LCD que utilizan matrices para el direccionamiento de píxeles, como por ejemplo una pantalla de descarga de plasma.

La Figura 1 ilustra un diagrama de bloque de un registro de desplazamiento que incluye una pluralidad de etapas en cascada;

La Figura 2 ilustra un diagrama esquemático de una etapa del registro de desplazamiento, observando un aspecto del invento que puede utilizarse en el registro de desplazamiento de la Figura 1;

Las Figuras 3a-3d son diagramas en forma de ondas que ilustran la temporización relativa de las señales de salida y las señales de reloj respectivas que ocurren en los nodos respectivos del registro de desplazamiento de la Figura 1 utilizando las etapas ilustradas en la Figura 2;

La Figura 4 es un diagrama esquemático de una configuración de compensación de la variación del voltaje umbral, observando un aspecto del invento, para el circuito de la Figura 2;

La Figura 5 ilustra una gráfica útil para la explicación de la operación de la circuitería de la Figura 4;

La Figura 6 ilustra una pantalla de cristal líquido con una configuración de cancelación de ruido para reducir una corriente en una etapa de salida de registro de desplazamiento de la Figura 2; y

La Figura 7 ilustra en detalle un amplificador del circuito de la Figura 6.

Descripción detallada

La Figura 2 ilustra una etapa ejemplar n, de un registro de desplazamiento 100 de la Figura 1. El registro de desplazamiento 100 de la Figura 1 activa las líneas 118 de selección de fila de una matriz de pantalla de cristal líquido, no mostrada en la Figura 1. En el registro de desplazamiento 100, las etapas n-1, n n+1 y n+2 se acoplan unas con las otras en configuración de cascada. Una señal de salida de una determinada etapa se acopla a una entrada de la etapa inmediatamente posterior en la cadena. Por ejemplo, un pulso de salida OUTn-1 de una etapa precedente n-1 en la cadena del registro 100 se acopla a un terminal de entrada 12 de la etapa n de la Figura 2. De manera ilustrativa, sólo se muestran cuatro etapas: n-1, n, n+1 y n+2. No obstante, el número total de etapas n en la cadena del registro 100 es sustancialmente mayor. El registro de desplazamiento 100 puede denominarse como el registro de desplazamiento "en movimiento". Ello es así debido a que un estado VERDADERO se propaga a través del registro 100 durante un intervalo de recurrencia de vídeo.

Un reloj generador 101 de la Figura 1 produce una señal de reloj trifásica, (señales de reloj C1, C2 y C3) en forma de ondas que se muestran en las Figuras 3d, 3c y 3b respectivamente. El pulso de la señal OUTn-1 de la Figura 3a se produce cuando el pulso de la señal de reloj C3 se aplica a la etapa n-1 de la Figura 1. Los símbolos y números similares en las Figuras 1, 2 y 3a-3d indican ítems o funciones similares.

La señal OUTn-1 de la Figura 1 se desarrolla en el terminal de entrada 12 de la etapa n de la Figura 2. La señal OUTn-1 en el nivel ALTO se acopla mediante un transistor 18 de la Figura 2 operando como interruptor en el terminal 18a para desarrollar una señal de control P1. Inmediatamente antes de que se produzca la señal de reloj C1, la señal P1 en el terminal 18a se aumenta a un potencial mayor utilizando una operación de cebado mediante la señal de reloj C3 que se aplica al terminal 18a mediante un condensador 31. La señal OUTn-1 de la etapa n-1 que se encuentra acoplada al electrodo de compuerta de un transistor 21. Un electrodo de drenaje del transistor 21 se encuentra acoplado mediante el terminal 21a al electrodo de compuerta de un transistor 19 y al electrodo de compuerta de un transistor desplegable 17. Como resultado de ello, ambos transistores 19 y 17 quedaran como no conductivos.

El nivel ALTO de la señal P1 se almacena temporalmente en una capacitancia entre electrodos, no mostrada, y en un condensador 30. La señal P1 que se desarrolla en la compuerta de un transistor de salida 16 condiciona la conducción del transistor de salida 16. La señal de reloj C1 de la Figura 3d se acopla mediante un transistor 16 al terminal de salida 13 cuando el terminal 18a se encuentra alta. Las capacitancias CP parásitas entre electrodos tienden a cebar el potencial en el terminal 18a, proporcionando un accionamiento extra al transistor 16. Consecuentemente, una señal de pulso de salida OUTn se desarrolla en el terminal de salida 13 del registro n. Durante este intervalo, el transistor desplegable 17 queda como no conductivo mediante la operación del transistor 21 y no tiene efecto así sobre la señal OUTn.

La señal OUTn de la etapa n se aplica a un terminal de entrada de la posterior etapa n+1 de la Figura 1. La etapa n+1 opera de modo similar a la etapa n, excepto por el hecho de que utiliza la señal de reloj C2 en vez de la señal de reloj C1 de la etapa n para la activación del transistor correspondiente. Cuando la señal de reloj C1 llega al nivel BAJO inactivo, el transistor 16 permanece activado hasta que la señal P1 se hace baja. La señal OUTn de la etapa n se hace baja debido a la descarga a través del transistor 16 cuando la señal de reloj C1 es baja.

Un transistor 25 tiene su trayecto de conducción drenaje-fuente acoplado entre el terminal 18a y un potencial de referencia VSS1 suficiente para desactivar el transistor desplegable 16 cuando el transistor 25 es conductivo. La compuerta del transistor 25 de la etapa n se encuentra acoplada a un terminal de salida de la posterior etapa n+2 en la cadena de la Figura 1 y se controla mediante una señal de salida OUTn+2.

El pulso de la señal OUTn+2 ocurre a la vez que la señal de reloj C3 de la Figura 3b. El pulso de la señal OUTn+2 hace que el transistor 25 de la Figura 2 descargue la antes mencionada capacitancia CP entre electrodos en el terminal 18a. El transistor 25 retiene la señal en el terminal 18a a un nivel que evita que el transistor 16 genere un pulso adicional de la señal OUTn cuando el inmediatamente posterior pulso de señal de reloj C1 ocurre.

El pulso de la señal OUTn+2 también se acopla a la compuerta de un transistor 20 para la activación del transistor 20. El transistor 20 aplica un voltaje VDD, observando otra característica del invento, al terminal 21a para la activación de los transistores 17 y 19. Tras el pulso de la señal OUTn+2, el transistor 20 se desactiva. No obstante, un condensador 32 que se encuentra acoplado a la compuerta de los transistores 17 y 19 almacena una carga mediante la operación del transistor 20. La carga almacenada en el condensador 32 mantiene a los transistores 17 y 19 conductivos hasta el siguiente ciclo de escaneo, en donde la señal en el terminal 12 provoca que el transistor 21 se active y de ese modo los transistores 17 y 19 se desactivan. El condensador 32 también proporciona un filtrado de ruido para la señal en el terminal 12.

Mientras el transistor 17 se encuentra conductivo, opera como transistor desplegable para aplicar la impedancia adecuada en el terminal 13. De este modo, el transistor 17 absorbe la corriente i17. De manera ventajosa, la impedancia drenaje-fuente del transistor 17 es lo suficientemente baja para descargar el alto nivel en la línea de selección de fila y además debería ser lo suficientemente bajo como para absorber cualquier corriente parásita acoplada a la línea de selección de fila de las líneas de columna de la matriz LCD. Si las corrientes parásitas no son disipadas por el transistor 17, pueden producir potenciales que aumenten hasta una magnitud lo suficientemente grande como para provocar una selección errónea en la posterior etapa de registro. Así pues, una selección errónea puede evitarse teniendo en cuenta que el voltaje umbral del transistor 17 no aumenta significativamente durante la vida operativa. De manera ventajosa, cuando el transistor 19 es conductivo, evita que las señales de reloj C1 y C3 activen el transistor 16.

Un pulso en cada terminal de salida del registro 100 de la Figura 1, por ejemplo, el pulso de la señal OUTn+2, ocurre durante un intervalo vertical de aproximadamente 16,6 milisegundos. Por tanto, de manera ventajosa, ninguno de los transistores activados 18, 16, 20 y 25 de la etapa n de la Figura 2 se polariza para la conducción durante más de un periodo de reloj, durante cada intervalo vertical. Por otra parte, los transistores 17 y 19 se polarizan para una conducción continua durante la mayor parte del intervalo vertical. Puede ser deseable reducir los potenciales aplicados a los transistores 17 y 19 que pueden provocar que los voltajes umbrales de los transistores 17 y 19 aumenten y desciendan sus capacidades de absorción de corrientes.

Para reducir el estrés en los transistores 17 y 19, la señal P2 en la compuerta del transistor 17 se establece a un nivel de voltaje que es superior al voltaje umbral del transistor 17 en no más de 2V y ello se realiza al comienzo de la vida operativa. Dado que un voltaje umbral VTH del transistor 17 aumenta como resultado del estrés, es deseable compensar dicho aumento en el voltaje umbral VTH de manera que mantenga la capacidad de conducción de corriente de los transistores 17 y 19 de manera constante durante la vida operativa.

De manera ventajosa, el voltaje VDD variable que controla la conductividad de los transistores 17 y 19 se aumenta de manera que sigue al desplazamiento del voltaje umbral en los transistores 17 y 19, durante la vida operativa. La variación en el voltaje VDD evita el descenso en la conductividad del transistor 17, por ejemplo, que podría resultar en un desplazamiento del voltaje umbral del voltaje VTH del transistor 17.

La Figura 4 ilustra el circuito de compensaciones 40 del desplazamiento del voltaje umbral que produce el voltaje de las Figuras 2 y 4. Excepto para un TFT 199, los elementos de circuito del circuito 40 están formados separados del registro de desplazamiento 100 de la Figura 1 de manera que todos los otros transistores del circuito 40 pueden ser transistores monocristal y no TFTs. El TFT 199 se forma junto con el registro de desplazamiento 100 de la Figura 1 sobre el cristal de la LCD, y se utiliza para la percepción de cualquier desplazamiento en el umbral de los TFTs.

En el circuito 40, un transistor 41 MOS tipo-P se encuentra acoplado en serie con una resistencia 42 para la producción de una corriente de control constante predeterminada en el transistor 41. Un transistor 43 se encuentra acoplado al transistor 41 en una configuración de espejo de corriente. De este modo, la corriente i43 del transistor 43 se controla por espejo de corriente mediante el transistor 41. La corriente i43 se encuentra acoplada a una configuración acoplada en serie de un transistor 44, un transistor 45 y un TFT 199 que son transistores del tipo-N. Como resultado de la corriente i43, un voltaje 46 de compensación del voltaje umbral se desarrolla en el terminal 46, a través de la configuración en serie.

Un electrodo de compuerta del TFT 199 se encuentra acoplado a su electrodo de drenaje. Por ello, un voltaje fuente-drenaje V199 a través del TFT 199 es igual a un voltaje fuente-compuerta del TFT 199. El voltaje compuerta-fuente V188 a través del TFT 199 proporciona una primera porción del voltaje 46a. El voltaje V199 es indicativo del voltaje umbral del transistor 199. Debido a que el TFT 199 tiene unas características de variación de voltaje umbral similares a las del transistor 17 de la Figura 2, el voltaje V199 también es indicativo del voltaje umbral VTH del transistor 17. Por conveniencias de diseño, el TFT 199 es un transistor de mayor tamaño. Por ello, una magnitud de la corriente i43 relativamente mayor al flujo en el transistor 17 se utiliza para desarrollar el voltaje V199. Cuando, como resultado del estrés, se produce un aumento en el voltaje umbral VTH en el transistor 17 de la Figura 2, se produce un aumento correspondiente en el voltaje V199 de la Figura 4 dada la similitud de las características y el estrés.

Cada uno de los transistores 44 y 45 que se encuentra acoplado en serie con el TFT 199 tiene su compuerta acoplada a su drenaje y tiene un terminal base que se encuentra acoplado mediante un conductor 48 al nivel de referencia G.

Una porción del voltaje 46a que se desarrolla en los transistores 44 y 45 se une con el voltaje V199 para producir el voltaje 46a. De este modo, el voltaje 46a aumenta aproximadamente 2V en relación con el voltaje V199. El voltaje V199 es aproximadamente igual al voltaje umbral VTH del transistor 17 de la Figura 2 y aumenta cuando aumenta el voltaje VTH.

El voltaje 46a se encuentra acoplado a un amplificador de ganancia de unidad no inversor para producir el voltaje VDD que es igual al voltaje 46a. El voltaje VDD se aplica a través del transistor 20 de la Figura 2 para variar el nivel de voltaje de la señal P2 del transistor 17.

La diferencia de voltaje antes mencionada de, por ejemplo, 2V que es producida por los transistores 44 y 45 de la Figura 4 se logra al principio del servicio de operación de la LCD. Durante las horas de servicio, el voltaje umbral del transistor 199 aumenta. Puede ser deseable tener un aumento del voltaje 46a superior al aumento del voltaje V199 para mantener la misma conductividad en el transistor 17 de la Figura 2.

De manera ventajosa, el substrato se polariza a un nivel que es inferior al del voltaje fuente de cada transistor 44 y 45, tal y como se ha indicado anteriormente. Un aumento en el voltaje V199 produce una modulación de canal en cada uno de los transistores 44 y 45. La modulación de canal se logra mediante el aumento del voltaje fuente-substrato. Como resultado, la resistividad de cada uno de los transistores 44 y 45 aumenta junto con el aumento del voltaje V199. De este modo, de manera ventajosa, el voltaje 46a aumenta de forma no lineal. El aumento en el voltaje 46a es proporcionalmente superior al que habría en caso de que los transistores 44 y 45 operaran como resistencias en línea o desplazadores de nivel simples. De manera ventajosa, de este modo, la conductividad del transistor 17 puede mantenerse relativamente constante incluso cuando el voltaje umbral VTH del transistor 17 aumente.

La Figura 5 muestra un ejemplo de la magnitud de la corriente i17 que el transistor 17 puede absorber para un voltaje fuente-drenaje mantenido no superior a 50mV. Tal y como se muestra en la Figura 5, la corriente i17 cambia menos del 5% para un cambio correspondiente en el voltaje umbral VTH de aproximadamente 10V.

Para reducir el estrés en el transistor 17, es deseable mantener la corriente i17 baja, dentro del rango de corriente mostrado por ejemplo en la Figura 5. Conducir la corriente i17 a una magnitud superior que la del rango de la Figura 5 podría requerir un voltaje compuerta-fuente superior en el transistor 17. Dicho voltaje compuerta-fuente superior podría resultar en un estrés mayor en el transistor 17 y con ello resultaría en un inconveniente de una vida operativa más corta.

La Figura 6 ilustra un circuito 200 de compensación de ruido, observando un aspecto del invento, que se aplica a una matriz de cristal líquido 16'. Los símbolos y números similares en las Figuras 1, 2, 3a-3d y 4-6 indican funciones o ítems similares. El circuito 200 de la Figura 6 mantiene la corriente i17 de la Figura 2 a una magnitud relativamente pequeña. La matriz 16' de la Figura 6 incluye líneas de columna de datos 177 y líneas de selección de fila 118. Las líneas de selección de fila 118 se activan mediante el registro de desplazamiento 100 de la Figura 1 para la selección sucesiva de las líneas de fila 118. Las líneas de columna de datos 117 pueden activarse de un modo similar al descrito en la Patente norteamericana Nº5,170,155 de Plus et al., titulada "Sistema para la Aplicación de Señales de Brillo a un Dispositivo de Pantalla y con ello a un Comparador". Los circuitos de mando de la línea de datos de Plus et al., operan como amplificadores de rampa recortada. Cada línea de datos 117 de la Figura 6 se activa mediante el transistor correspondiente 126. Un transistor 126 de un circuito de mando de línea de datos correspondiente acopla un voltaje de datos de rampa 128, producido en un generador de datos de rampa 234, a una línea de datos correspondiente 117 de la matriz para desarrollar una señal de rampa en píxeles 16a de la fila seleccionada. El interruptor del transistor 126 está controlado por un comparador que no se muestra. El interruptor del transistor 126 se activa para el acoplamiento del voltaje de datos de rampa 128 a la línea de datos 177 y se desactiva en un instante controlable que viene determinado por la magnitud de la información de la imagen que contiene la señal de vídeo no mostrada.

En la realización de una característica del invento, además de las líneas de datos convencionales 117, la matriz 16' incluye un par de líneas de columna 177a y 177b que no proporcionan información sobre la imagen y a las que nos referiremos como líneas de columna falsas 177a y 177b. Las líneas de columna 177a y 177b están situadas en paralelo a las líneas de datos 177 en dos extremos, respectivamente, de la matriz 16'. Así pues, las líneas de datos 177 se encuentran interpuestas entre las líneas de columna falsas 177a y 177b. Para mostrar un contenido de imagen típico, un número sustancial de compuertas de transmisión 126 aplica simultáneamente las porciones correspondientes de voltajes de datos de rampa 128 a las líneas de datos correspondientes 177 para desarrollar en una línea de datos determinada 177 un voltaje de datos de rampa VDATALINEA.

Una capacitancia parásita de acoplamiento CRC se encuentra asociada con cada intersección o cruce de cada línea de selección de fila 118 y cada línea de datos 177. Una señal FILA-RUIDO se produce en las líneas de selección respectivas como consecuencia de las capacitancias parásitas que acoplan las señales de rampa recortada aplicadas a las líneas de datos a las líneas de selección de fila.

La línea de columna falsa 177a, con una capacitancia CRD similar pero sustancialmente superior a las capacitancias CRC, se utiliza para desarrollar una señal RUIDO-PERCEPCIÓN representativa de las señales FILA-RUIDO desarrolladas en las líneas de selección de fila 118. Las señales FILA-RUIDO se acoplan C/A a la línea 177a mediante las capacitancias CRD.

Las capacitancias CRD son capacitancias interlineales entre las líneas 118 y la línea 177a. Se asume que la señal FILA-RUIDO en las líneas de selección de fila 118 respectivas que se encuentran deseleccionadas tiene una amplitud y forma de onda similar.

La señal RUIDO-PERCEPCIÓN se encuentra acoplada a un terminal de entrada 201 de un amplificador de cancelación de ruido 202. El amplificador 202 es un amplificador de relativa alta ganancia invertida que invierte el nivel instantáneo de la señal RUIDO-PERCEPCIÓN para producir una señal de RUIDO-CANCELACIÓN. La señal RUIDO-CANCELACIÓN es una señal C/A que se encuentra acoplada a la línea de columna falsa 177b. La señal RUIDO-CANCELACIÓN se encuentra capacitivamente acoplada desde la línea 177b mediante capacitancias CRD hasta las líneas de selección de fila 118. Debido a que la señal RUIDO-CANCELACIÓN es de fase contraria a la señal RUIDO-PERCEPCIÓN, la señal RUIDO-CANCELACIÓN tiende a reducir significativamente las señales FILA-RUIDO en cada línea de selección de fila 118.

Puede ser deseable aumentar el acoplamiento capacitivo parásito entre las líneas de selección de fila 118 y las líneas de columna falsas 177a y 177b, mostradas esquemáticamente por las capacitancias CRD, para lograr la sensibilidad y estabilidad suficientes. Por ello, una dimensión de anchura W de cada una de las líneas 177a y 177b se hace sustancialmente mayor que la de la línea de datos 177. Por ejemplo, la capacitancia total entre las líneas 177a y las líneas de selección de fila 118 puede encontrarse en el rango de 2000 pf - 3000pf.

La Figura 7 ilustra el amplificador 202 de la Figura 6 en detalle. Los símbolos y números similares en las Figuras 1, 2, 3a-3d y 4-7 indican funciones o ítems similares. El amplificador 202 de la Figura 7 incluye un amplificador de ganancia de unidad no inversor 202a. La señal RUIDO-PERCEPCIÓN se encuentra acoplada mediante una resistencia R2 y una configuración de cambio de nivel que incluye un condensador C2 a un terminal de entrada no invertido in+ del amplificador 202a. Un transistor MP (MOS) semiconductor de metal óxido tipo-P y un transistor MN MOS tipo-N desarrollan un voltaje de referencia REF de 10V a través del condensador C2, cuando una señal de pulso PRECHG y una señal de pulso complementaria PRECHAG-INV se desarrollan en las compuertas de los transistores MP y MN respectivamente. Así pues, un voltaje de por ejemplo 10V se suma con el voltaje instantáneo de la señal RUIDO-SEÑAL en el terminal in+. Los transistores MP y MN se activan y desactivan para cargar el condensador C2 aproximadamente en un tiempo T1 de la onda del voltaje de rampa VDATALINEA de la Figura 6, antes de la porción de rampa 66 del voltaje VDATALINEA.

El voltaje REF de la Figura 7 también se encuentra acoplado a un terminal de entrada no inversor 30 de un amplificador inversor de alta ganancia 202b mediante un filtro R-C formado por una resistencia Rx y un condensador C4. Una señal de salida OUT del amplificador 202a se encuentra acoplada mediante una resistencia R3 a un terminal de entrada inversor del amplificador 202b. Una resistencia de retroalimentación R4 se encuentra acoplada desde un terminal de salida del amplificador 202b, donde la señal RUIDO-CANCELACIÓN se desarrolla, hasta el terminal de entrada inversor del amplificador 202b. La ganancia de voltaje C/A del amplificador 202b con retroalimentación es aproximadamente igual a 2000.

Mientras el voltaje en el terminal 201 sea cero, tal y como es en el tiempo T1 cuando no existe señal de interferencia, el cambio de nivel DC que se proporciona mediante el voltaje a través del condensador C2 produce una señal de salida 202c desde el amplificador 202a de 10V. Como resultado del voltaje de 10V desarrollado en el terminal de entrada no inversor del amplificador 202b, el voltaje en el terminal de salida del amplificador 202b donde la señal RUIDO-CANCELACIÓN se desarrolla, es igual a 10V. Así pues, un rango de voltaje de la señal RUIDO-CANCELACIÓN de la Figura 7 tiene un nivel límite de rango superior de un voltaje de suministro aproximado VS de +22V y un nivel límite de rango inferior de aproximadamente 0V. De manera ventajosa, la señal RUIDO-CANCELACIÓN se encuentra normalmente polarizada aproximadamente en el rango medio entre +22V y 0V permitiendo así a la señal RUIDO-CANCELACIÓN variaciones en la fluctuación del voltaje en direcciones opuestas.

Tal y como se ha explicado anteriormente, la señal RUIDO-CANCELACIÓN reduce sustancialmente la magnitud de la señal RUIDO-PERCEPCIÓN cuando el voltaje de entrada en el terminal 201 de la Figura 6 cambia. Cuando la señal en el terminal 201 cambia de modo que la señal RUIDO-PERCEPCIÓN de una determinada amplitud se desarrolla, la señal RUIDO-CANCELACIÓN del amplificador 202b tiende a reducir sustancialmente la amplitud de la señal RUIDO-PERCEPCIÓN. Debido a la alta ganancia del amplificador 202b, la reducción de ruido es significativa.

Al realizar una característica del invento, el acoplamiento capacitivo desde la línea 177b hasta las líneas de selección 118 causa que la señal FILA-RUIDO en cada línea de selección de fila 118 se reduzca significativamente de manera ventajosa. La corriente i17 en el transistor 17 de la Figura 2 también se reduce de manera ventajosa. Consecuentemente, el transistor 17 no necesita ser accionado por un voltaje alto de compuerta a fuente. Por ello, el transistor 17 no se ve estresado significativamente. El resultado es que el transistor 17 tiene una vida operativa más larga que si estuviera sometido a estrés.

Claims (7)

1. Un aparato de reproducción de vídeo para aplicar una señal de vídeo a píxeles configurados en una pluralidad de filas y en una pluralidad de columnas, de una matriz de un dispositivo de pantalla, que comprende:

una pluralidad de circuitos de mando de línea de selección de fila (100) para la aplicación sucesiva de señales de selección de fila a una pluralidad de líneas de selección de fila (118);

una pluralidad de circuitos de mando de líneas de datos para aplicar dicha señal de vídeo a una pluralidad de líneas de datos (117) asociadas con dicha pluralidad de columnas;

caracterizado por un amplificador (200) que reacciona ante señales de interferencia, denominadas RUIDO DE FILA, que se desarrollan en dichas líneas de selección de fila (118) de la citada matriz que son al menos parcialmente capacitivas y que, están acopladas a una entrada del mencionado amplificador mediante una primera línea adicional falsa (177a) para la generación de una señal de salida amplificada denominada CANCELACIÓN DE RUIDO, indicativa de dichas señales de interferencia, estando acoplada dicha salida en un modo de retroalimentación negativa a través de una segunda línea adicional falsa (177b) de la mencionada matriz a las líneas que desarrollan las señales de interferencia para reducir sustancialmente dichas señales de interferencia de tal modo que cada línea adicional es transversal y se encuentra acoplada capacitivamente a una línea dada (118) de dichas líneas de desarrollo de la señal de interferencia.

2. Un aparato de acuerdo a la reivindicación 1 en el que cuando dicha señal de vídeo se aplica a dicha pluralidad de líneas de datos, dichas señales de interferencia se desarrollan en una determinada línea de selección de fila, y en el que dicha señal de salida del amplificador se encuentra capacitivamente acoplada a dicha pluralidad de líneas de selección de fila mediante dicha segunda línea adicional.

3. Un aparato de acuerdo a la reivindicación 1, en el que dicha segunda línea adicional se encuentra capacitivamente acoplada a dicha pluralidad de líneas de selección de fila para aplicar dicha señal de salida del amplificador a dichas líneas de selección de fila.

4. Un aparato de acuerdo a la reivindicación 3 en el que dicha segunda línea adicional se solapa sobre porciones correspondientes de dicha pluralidad de líneas de selección de fila.

5. Un aparato de acuerdo a la reivindicación 1, en el que dicha primera línea adicional está configurada para percibir dichas señales de interferencia, en el que dicha primera línea adicional se extiende transversalmente a dichas líneas de selección de fila y en el que dicha primera línea adicional tiene una dimensión de anchura que es sustancialmente mayor que una dimensión de anchura de una determinada línea de datos de las mencionadas líneas de datos, de manera que se proporciona una capacitancia mayor entre dicha primera línea adicional y dichas líneas de selección de fila.

6. Un aparato de acuerdo a la reivindicación 1, en el que dicha segunda línea adicional se encuentra conectada a dicha señal de salida del amplificador y se encuentra capacitivamente acoplada a dicha pluralidad de líneas de selección de fila para acoplar capacitivamente la señal de salida del amplificador a la pluralidad de líneas de selección de fila.

7. Un aparato de acuerdo a la reivindicación 6, en el que dicha segunda línea adicional se extiende transversalmente a dichas líneas de selección de fila y tiene una dimensión de anchura que es sustancialmente mayor que una dimensión de anchura de una determinada línea de datos de la pluralidad de líneas de datos de manera que se aumenta una capacitancia entre dicha segunda línea adicional y dichas líneas de selección de fila.