JPH086654A - 定電圧回路およびそれを用いた液晶駆動装置 - Google Patents
定電圧回路およびそれを用いた液晶駆動装置Info
- Publication number
- JPH086654A JPH086654A JP13901094A JP13901094A JPH086654A JP H086654 A JPH086654 A JP H086654A JP 13901094 A JP13901094 A JP 13901094A JP 13901094 A JP13901094 A JP 13901094A JP H086654 A JPH086654 A JP H086654A
- Authority
- JP
- Japan
- Prior art keywords
- constant voltage
- constant
- reference voltage
- voltage input
- type mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 ＭＯＳ型トランジスタで構成される定電圧回
路において、定電圧出力の温度特性を任意に選択し、そ
の定電圧出力のレベルを微調整可能とする。 【構成】 ２つの基準電圧入力端子６，７と、定電圧出
力端子８と、２つの基準電圧入力端子６，７それぞれと
定電圧出力端子８の間に配されたＭＯＳトランジスタ２
および同４，３および同５により構成されるカレントミ
ラーとを有する定電圧回路において、カレントミラーと
定電圧出力端子８の間にゲートとドレインを接続した複
数のＰ型ＭＯＳトランジスタ７１〜７ｍとＮ型ＭＯＳト
ランジスタ６１〜６ｎを並列に設け、これらのＭＯＳト
ランジスタはそれぞれゲート電極のサイズパラメータが
異なり、これらのＰおよびＮ型ＭＯＳトランジスタのう
ち任意のトランジスタを選択する選択回路Ａ１〜Ａｋ、
Ｂ１〜Ｂｌを設ける。
路において、定電圧出力の温度特性を任意に選択し、そ
の定電圧出力のレベルを微調整可能とする。 【構成】 ２つの基準電圧入力端子６，７と、定電圧出
力端子８と、２つの基準電圧入力端子６，７それぞれと
定電圧出力端子８の間に配されたＭＯＳトランジスタ２
および同４，３および同５により構成されるカレントミ
ラーとを有する定電圧回路において、カレントミラーと
定電圧出力端子８の間にゲートとドレインを接続した複
数のＰ型ＭＯＳトランジスタ７１〜７ｍとＮ型ＭＯＳト
ランジスタ６１〜６ｎを並列に設け、これらのＭＯＳト
ランジスタはそれぞれゲート電極のサイズパラメータが
異なり、これらのＰおよびＮ型ＭＯＳトランジスタのう
ち任意のトランジスタを選択する選択回路Ａ１〜Ａｋ、
Ｂ１〜Ｂｌを設ける。
Description
【０００１】
【産業上の利用分野】本発明は定電圧回路の出力電圧の
温度特性と出力電圧のレベルを調整することを可能とす
るＭＯＳ型トランジスタにより構成される定電圧回路に
関する。
温度特性と出力電圧のレベルを調整することを可能とす
るＭＯＳ型トランジスタにより構成される定電圧回路に
関する。
【０００２】
【従来の技術】近年、ＭＯＳ型トランジスタにより構成
される定電圧回路は、低電圧や低消費電流により回路を
動作させるための手段としてや、バッテリー駆動の表示
装置などに安定した電圧供給を行うための回路として、
頻繁に利用されている。
される定電圧回路は、低電圧や低消費電流により回路を
動作させるための手段としてや、バッテリー駆動の表示
装置などに安定した電圧供給を行うための回路として、
頻繁に利用されている。
【０００３】以下に従来のＭＯＳ型トランジスタにより
構成される定電圧回路について説明する。
構成される定電圧回路について説明する。
【０００４】図２は従来の一般的なＭＯＳ型トランジス
タにより構成される定電圧回路の例である。図２におい
て、１は抵抗、２，４はＰ型ＭＯＳトランジスタ、３，
５はＮ型ＭＯＳトランジスタである。Ｐ型ＭＯＳトラン
ジスタ２，４、Ｎ型ＭＯＳトランジスタ３，５はそれぞ
れカレントミラーを構成し、定電流回路として機能す
る。また、６は基準となる電位ＶＤＤに接続された端
子、７は基準となる電位ＶＳＳに接続された端子、さら
に８は定電圧ＶＲＥＦを出力する端子である。これらの
うちＶＤＤは一定電位に固定されている。
タにより構成される定電圧回路の例である。図２におい
て、１は抵抗、２，４はＰ型ＭＯＳトランジスタ、３，
５はＮ型ＭＯＳトランジスタである。Ｐ型ＭＯＳトラン
ジスタ２，４、Ｎ型ＭＯＳトランジスタ３，５はそれぞ
れカレントミラーを構成し、定電流回路として機能す
る。また、６は基準となる電位ＶＤＤに接続された端
子、７は基準となる電位ＶＳＳに接続された端子、さら
に８は定電圧ＶＲＥＦを出力する端子である。これらの
うちＶＤＤは一定電位に固定されている。
【０００５】以上のように構成された定電圧回路の出力
ＶＲＥＦは、抵抗１の抵抗値をＲ、トランジスタ２，
３，４，５のサイズパラメータをそれぞれＫＰ２，ＫＮ
３，ＫＰ４，ＫＮ５とし、Ｐ型トランジスタのしきい値
をＶtp、Ｎ型トランジスタのしきい値をＶtnとすると、
次式（１）のように表すことができる。
ＶＲＥＦは、抵抗１の抵抗値をＲ、トランジスタ２，
３，４，５のサイズパラメータをそれぞれＫＰ２，ＫＮ
３，ＫＰ４，ＫＮ５とし、Ｐ型トランジスタのしきい値
をＶtp、Ｎ型トランジスタのしきい値をＶtnとすると、
次式（１）のように表すことができる。
【０００６】 ＶＲＥＦ＝ＶＤＤ−Ｖtn−Ｖtp−（１／Ｒ）・ｆ（KP2,KN3,KP4,KN5） ………（１） ここで、ｆ（KP2,KN3,KP4,KN5）はＫＰ２，ＫＮ３，Ｋ
Ｐ４，ＫＮ５で表される関数である。したがって、ＶＲ
ＥＦの値はＶＤＤ、Ｖtn、Ｖtpによりほとんど決まり、
Ｒ，ＫＰ２，ＫＮ３，ＫＰ４，ＫＮ５，ＫＮ６の値によ
り微調整することが可能である。
Ｐ４，ＫＮ５で表される関数である。したがって、ＶＲ
ＥＦの値はＶＤＤ、Ｖtn、Ｖtpによりほとんど決まり、
Ｒ，ＫＰ２，ＫＮ３，ＫＰ４，ＫＮ５，ＫＮ６の値によ
り微調整することが可能である。
【０００７】
【発明が解決しようとする課題】ところで、従来の定電
圧回路においてその定電圧出力ＶＲＥＦの温度特性ΔＶ
ＲＥＦは、式（１）の第４項の温度特性が無視できるほ
ど小さいとすると、以下のように表すことができる。
圧回路においてその定電圧出力ＶＲＥＦの温度特性ΔＶ
ＲＥＦは、式（１）の第４項の温度特性が無視できるほ
ど小さいとすると、以下のように表すことができる。
【０００８】 ΔＶＲＥＦ＝ΔＶtn＋ΔＶtp ………（２） ただし、ΔＶtnはＮ型ＭＯＳトランジスタのしきい値Ｖ
tnの温度特性、ΔＶtpはＰ型ＭＯＳトランジスタのしき
い値Ｖtpの温度特性を表す。
tnの温度特性、ΔＶtpはＰ型ＭＯＳトランジスタのしき
い値Ｖtpの温度特性を表す。
【０００９】今、ΔＶtn＝−１.５ ｍＶ／℃、ΔＶtp＝
−２.０ ｍＶ／℃とすると、ΔＶＲＥＦは、−３.５ ｍ
Ｖ／℃となる。第４項の温度特性が無視できない場合に
おいても、トランジスタの温度特性と同じオーダーで負
の温度特性をもたせることは不可能である。
−２.０ ｍＶ／℃とすると、ΔＶＲＥＦは、−３.５ ｍ
Ｖ／℃となる。第４項の温度特性が無視できない場合に
おいても、トランジスタの温度特性と同じオーダーで負
の温度特性をもたせることは不可能である。
【００１０】したがって、従来の定電圧回路において
は、外部に接続される装置の温度特性に合わせて、さら
に大きな負の温度特性をもたせることができない。特に
液晶駆動装置等を構成する定電圧回路では大きな負の温
度特性を必要とするので、温度特性を可変にすることが
できれば都合がよい。
は、外部に接続される装置の温度特性に合わせて、さら
に大きな負の温度特性をもたせることができない。特に
液晶駆動装置等を構成する定電圧回路では大きな負の温
度特性を必要とするので、温度特性を可変にすることが
できれば都合がよい。
【００１１】また、製造のばらつきにより、しきい値Ｖ
tn、Ｖtpが変動するため、ＶＲＥＦが変動してしまい、
製造後に調整できないという欠点がある。
tn、Ｖtpが変動するため、ＶＲＥＦが変動してしまい、
製造後に調整できないという欠点がある。
【００１２】本発明は上記従来の問題を解決するもの
で、定電圧出力の温度特性を変更可能とし、またその定
電圧出力の出力レベルを微調整可能とする定電圧回路を
提供するものである。
で、定電圧出力の温度特性を変更可能とし、またその定
電圧出力の出力レベルを微調整可能とする定電圧回路を
提供するものである。
【００１３】
【課題を解決するための手段】本発明の定電圧回路は、
２つの基準電圧入力端子と、定電圧出力端子と、２つの
基準電圧入力端子の少なくとも一方と前記定電圧出力端
子の間に配された定電流発生手段とを有する定電圧回路
において、２つの基準電圧入力端子のうち一方は一定電
位に固定され、この一定電位に固定された基準電圧入力
端子と定電圧出力端子の間にゲートとドレインを接続し
た複数のＭＯＳトランジスタを並列に設け、複数のＭＯ
Ｓトランジスタはソース・ドレイン間の抵抗値の温度特
性が互いに異なり、さらに複数のＭＯＳトランジスタの
うち任意のトランジスタを選択する選択回路を設けたこ
とを特徴とするものである。
２つの基準電圧入力端子と、定電圧出力端子と、２つの
基準電圧入力端子の少なくとも一方と前記定電圧出力端
子の間に配された定電流発生手段とを有する定電圧回路
において、２つの基準電圧入力端子のうち一方は一定電
位に固定され、この一定電位に固定された基準電圧入力
端子と定電圧出力端子の間にゲートとドレインを接続し
た複数のＭＯＳトランジスタを並列に設け、複数のＭＯ
Ｓトランジスタはソース・ドレイン間の抵抗値の温度特
性が互いに異なり、さらに複数のＭＯＳトランジスタの
うち任意のトランジスタを選択する選択回路を設けたこ
とを特徴とするものである。
【００１４】また、２つの基準電圧入力端子と、定電圧
出力端子と、２つの基準電圧入力端子の少なくとも一方
と定電圧出力端子の間に配された定電流発生手段とを有
する定電圧回路において、２つの基準電圧入力端子のう
ち一方は一定電位に固定され、この一定電位に固定され
た基準電圧入力端子と定電圧出力端子の間にゲートとド
レインを接続したＰ型ＭＯＳトランジスタとＮ型ＭＯＳ
トランジスタを並列に設け、Ｐ型ＭＯＳトランジスタは
基準電圧入力端子側をソースとし、一方、Ｎ型ＭＯＳト
ランジスタは基準電圧入力端子側をドレインとし、これ
らのＰ型およびＮ型のＭＯＳトランジスタのうちどちら
かのトランジスタを選択する選択回路を設けたことを特
徴とするものである。
出力端子と、２つの基準電圧入力端子の少なくとも一方
と定電圧出力端子の間に配された定電流発生手段とを有
する定電圧回路において、２つの基準電圧入力端子のう
ち一方は一定電位に固定され、この一定電位に固定され
た基準電圧入力端子と定電圧出力端子の間にゲートとド
レインを接続したＰ型ＭＯＳトランジスタとＮ型ＭＯＳ
トランジスタを並列に設け、Ｐ型ＭＯＳトランジスタは
基準電圧入力端子側をソースとし、一方、Ｎ型ＭＯＳト
ランジスタは基準電圧入力端子側をドレインとし、これ
らのＰ型およびＮ型のＭＯＳトランジスタのうちどちら
かのトランジスタを選択する選択回路を設けたことを特
徴とするものである。
【００１５】また、２つの基準電圧入力端子と、定電圧
出力端子と、２つの基準電圧入力端子の少なくとも一方
と定電圧出力端子の間に配された定電流発生手段とを有
する定電圧回路において、２つの基準電圧入力端子のう
ち一方は一定電位に固定され、この一定電位に固定され
た基準電圧入力端子と定電圧出力端子の間にゲートとド
レインを接続した複数のＭＯＳトランジスタを並列に設
け、複数のＭＯＳトランジスタはそれぞれゲート電極の
サイズパラメータが異なり、複数のＭＯＳトランジスタ
のうち任意のトランジスタを選択する選択回路を設けた
ことを特徴とするものである。
出力端子と、２つの基準電圧入力端子の少なくとも一方
と定電圧出力端子の間に配された定電流発生手段とを有
する定電圧回路において、２つの基準電圧入力端子のう
ち一方は一定電位に固定され、この一定電位に固定され
た基準電圧入力端子と定電圧出力端子の間にゲートとド
レインを接続した複数のＭＯＳトランジスタを並列に設
け、複数のＭＯＳトランジスタはそれぞれゲート電極の
サイズパラメータが異なり、複数のＭＯＳトランジスタ
のうち任意のトランジスタを選択する選択回路を設けた
ことを特徴とするものである。
【００１６】また、２つの基準電圧入力端子と、定電圧
出力端子と、２つの基準電圧入力端子の少なくとも一方
と定電圧出力端子の間に配された定電流発生手段とを有
する定電圧回路において、２つの基準電圧入力端子のう
ち一方は一定電位に固定され、この一定電位に固定され
た基準電圧入力端子と定電圧出力端子の間にゲートとド
レインを接続した複数のＰ型ＭＯＳトランジスタと複数
のＮ型ＭＯＳトランジスタを並列に設け、Ｐ型ＭＯＳト
ランジスタは基準電圧入力端子側をソースとし、Ｎ型Ｍ
ＯＳトランジスタは基準電圧入力端子側をドレインと
し、複数のＰ型ＭＯＳトランジスタはそれぞれゲート電
極のサイズパラメータが異なり、また複数のＮ型ＭＯＳ
トランジスタもそれぞれゲート電極のサイズパラメータ
が異なり、これら複数のＰ型およびＮ型のＭＯＳトラン
ジスタのうち任意のトランジスタを選択する選択回路を
設けたことを特徴とするものである。
出力端子と、２つの基準電圧入力端子の少なくとも一方
と定電圧出力端子の間に配された定電流発生手段とを有
する定電圧回路において、２つの基準電圧入力端子のう
ち一方は一定電位に固定され、この一定電位に固定され
た基準電圧入力端子と定電圧出力端子の間にゲートとド
レインを接続した複数のＰ型ＭＯＳトランジスタと複数
のＮ型ＭＯＳトランジスタを並列に設け、Ｐ型ＭＯＳト
ランジスタは基準電圧入力端子側をソースとし、Ｎ型Ｍ
ＯＳトランジスタは基準電圧入力端子側をドレインと
し、複数のＰ型ＭＯＳトランジスタはそれぞれゲート電
極のサイズパラメータが異なり、また複数のＮ型ＭＯＳ
トランジスタもそれぞれゲート電極のサイズパラメータ
が異なり、これら複数のＰ型およびＮ型のＭＯＳトラン
ジスタのうち任意のトランジスタを選択する選択回路を
設けたことを特徴とするものである。
【００１７】また、これらの定電圧回路を液晶駆動装置
に用いたものである。
に用いたものである。
【００１８】
【作用】本発明によれば、並列に接続された複数のＭＯ
Ｓトランジスタのソース・ドレイン間の抵抗値の温度特
性が互いに異なるので、この複数のＭＯＳトランジスタ
を切り換えることにより定電圧出力値の温度特性を変え
ることができる。
Ｓトランジスタのソース・ドレイン間の抵抗値の温度特
性が互いに異なるので、この複数のＭＯＳトランジスタ
を切り換えることにより定電圧出力値の温度特性を変え
ることができる。
【００１９】また、Ｐ型ＭＯＳトランジスタとＮ型ＭＯ
Ｓトランジスタを切り換えることにより、Ｐ型ＭＯＳト
ランジスタのしきい値の温度特性とＮ型ＭＯＳトランジ
スタの温度特性に差がある場合、その差の分だけ定電圧
出力の温度特性を切り変えることができる。
Ｓトランジスタを切り換えることにより、Ｐ型ＭＯＳト
ランジスタのしきい値の温度特性とＮ型ＭＯＳトランジ
スタの温度特性に差がある場合、その差の分だけ定電圧
出力の温度特性を切り変えることができる。
【００２０】また、異なるサイズパラメータのゲート電
極を持ったトランジスタを並列に構成し、その出力を１
つだけ選択トランジスタにより選択するようにする事
で、式（１）のｆ（KP2,KN3,KP4,KN5）の値を微調整す
ることが可能となり、製造のばらつきによりトランジス
タのしきい値が変動した場合、定電圧出力ＶＲＥＦを微
調整することができる。
極を持ったトランジスタを並列に構成し、その出力を１
つだけ選択トランジスタにより選択するようにする事
で、式（１）のｆ（KP2,KN3,KP4,KN5）の値を微調整す
ることが可能となり、製造のばらつきによりトランジス
タのしきい値が変動した場合、定電圧出力ＶＲＥＦを微
調整することができる。
【００２１】さらに液晶駆動装置に用いた場合には、大
きな温度特性を有する液晶に対しても安定した液晶表示
を提供することができる。
きな温度特性を有する液晶に対しても安定した液晶表示
を提供することができる。
【００２２】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００２３】図１は本発明の一実施例におけるＭＯＳ型
トランジスタによる定電圧回路を示す。図１において１
は抵抗、２，４はＰ型ＭＯＳトランジスタ、３，５はＮ
型ＭＯＳトランジスタであり、Ｐ型ＭＯＳトランジスタ
２，４、Ｎ型ＭＯＳトランジスタ３，５はそれぞれカレ
ントミラーを構成し、定電流を発生する定電流回路とし
て機能する。６１〜６ｎは定電圧出力部Ｎ型ＭＯＳトラ
ンジスタ、７１〜７ｍは定電圧出力部Ｐ型ＭＯＳトラン
ジスタ、８１〜８ｉ、９１〜９ｊは選択用Ｎ型ＭＯＳト
ランジスタ、Ａ１〜Ａｋ、Ｂ１〜Ｂｌは選択トランジス
タ用コントロール信号。ここで定電圧出力部Ｎ型ＭＯＳ
トランジスタ６１〜６ｎはゲート電極のサイズパラメー
タがそれぞれ異なっており、また、定電圧出力部Ｐ型Ｍ
ＯＳトランジスタ７１〜７ｍはゲート電極のサイズパラ
メータがそれぞれ異なっている。また、６および７は基
準電圧入力端子であり、特に６は一定電位に固定された
電位（たとえば接地電位）ＶＤＤに接続された端子、７
は電位が固定されておらずＶＤＤと異なる電位ＶＳＳに
接続された端子である。また、８は定電圧ＶＲＥＦを出
力する定電圧出力端子である。
トランジスタによる定電圧回路を示す。図１において１
は抵抗、２，４はＰ型ＭＯＳトランジスタ、３，５はＮ
型ＭＯＳトランジスタであり、Ｐ型ＭＯＳトランジスタ
２，４、Ｎ型ＭＯＳトランジスタ３，５はそれぞれカレ
ントミラーを構成し、定電流を発生する定電流回路とし
て機能する。６１〜６ｎは定電圧出力部Ｎ型ＭＯＳトラ
ンジスタ、７１〜７ｍは定電圧出力部Ｐ型ＭＯＳトラン
ジスタ、８１〜８ｉ、９１〜９ｊは選択用Ｎ型ＭＯＳト
ランジスタ、Ａ１〜Ａｋ、Ｂ１〜Ｂｌは選択トランジス
タ用コントロール信号。ここで定電圧出力部Ｎ型ＭＯＳ
トランジスタ６１〜６ｎはゲート電極のサイズパラメー
タがそれぞれ異なっており、また、定電圧出力部Ｐ型Ｍ
ＯＳトランジスタ７１〜７ｍはゲート電極のサイズパラ
メータがそれぞれ異なっている。また、６および７は基
準電圧入力端子であり、特に６は一定電位に固定された
電位（たとえば接地電位）ＶＤＤに接続された端子、７
は電位が固定されておらずＶＤＤと異なる電位ＶＳＳに
接続された端子である。また、８は定電圧ＶＲＥＦを出
力する定電圧出力端子である。
【００２４】以上のように構成された本実施例の定電圧
回路の動作について説明する。まず、複数のＭＯＳトラ
ンジスタのうちＰ型ＭＯＳトランジスタとＮ型トランジ
スタを切り換えて定電圧の温度特性を変える動作につい
て説明する。
回路の動作について説明する。まず、複数のＭＯＳトラ
ンジスタのうちＰ型ＭＯＳトランジスタとＮ型トランジ
スタを切り換えて定電圧の温度特性を変える動作につい
て説明する。
【００２５】図１において、選択トランジスタ用コント
ロール信号Ｂ１のみがＶＤＤレベル（“Ｈ”レベル）
で、他のコントロール信号（Ａ１〜Ａｋ、Ｂ２〜Ｂｌ）
がＶＳＳレベル（“Ｌ”レベル）のとき、その定電圧出
力ＶＲＥＦはＰ型ＭＯＳトランジスタ７１の出力のみが
選択されることになる。Ｐ型ＭＯＳトランジスタ７１の
サイズパラメータをＫＰ７、Ｐ型ＭＯＳトランジスタ
２，４のサイズパラメータをＫＰ２，ＫＰ４、Ｎ型トラ
ンジスタ３，５のサイズパラメータをＫＮ３，ＫＮ５、
Ｐ型ＭＯＳトランジスタのしきい値をＶtp、Ｎ型ＭＯＳ
トランジスタのしきい値をＶtnとすると、このときの定
電圧出力値ＶＲＥＦは、次式（３）のように表される。
ロール信号Ｂ１のみがＶＤＤレベル（“Ｈ”レベル）
で、他のコントロール信号（Ａ１〜Ａｋ、Ｂ２〜Ｂｌ）
がＶＳＳレベル（“Ｌ”レベル）のとき、その定電圧出
力ＶＲＥＦはＰ型ＭＯＳトランジスタ７１の出力のみが
選択されることになる。Ｐ型ＭＯＳトランジスタ７１の
サイズパラメータをＫＰ７、Ｐ型ＭＯＳトランジスタ
２，４のサイズパラメータをＫＰ２，ＫＰ４、Ｎ型トラ
ンジスタ３，５のサイズパラメータをＫＮ３，ＫＮ５、
Ｐ型ＭＯＳトランジスタのしきい値をＶtp、Ｎ型ＭＯＳ
トランジスタのしきい値をＶtnとすると、このときの定
電圧出力値ＶＲＥＦは、次式（３）のように表される。
【００２６】 ＶＲＥＦ＝ＶＤＤ−２Ｖtp−（１／Ｒ）・ｆ（KP2,KN3,KP4,KP7,KN5） ………（３） このとき、定電圧出力ＶＲＥＦの温度特性ΔＶＲＥＦは
次式（４）のように表される。ただし、式（３）の第３
項の温度特性が無視できるほど小さいとする。
次式（４）のように表される。ただし、式（３）の第３
項の温度特性が無視できるほど小さいとする。
【００２７】 ΔＶＲＥＦ＝２・ΔＶtp ………（４） 図１において、選択トランジスタ用コントロール信号Ａ
１のみがＶＤＤレベル（“Ｈ”レベル）で、他のコント
ロール信号（Ａ２〜Ａｋ、Ｂ１〜Ｂｌ）がＶＳＳレベル
（“Ｌ”レベル）のとき、その定電圧出力ＶＲＥＦはＮ
型ＭＯＳトランジスタ６１の出力のみが選択されること
になる。Ｎ型ＭＯＳトランジスタ６１のサイズパラメー
タをＫＮ６、Ｐ型ＭＯＳトランジスタ２，４のサイズパ
ラメータをＫＰ２，ＫＰ４、Ｎ型ＭＯＳトランジスタ
３，５のサイズパラメータをＫＮ３，ＫＮ５、Ｐ型ＭＯ
Ｓトランジスタのしきい値をＶtp、Ｎ型ＭＯＳトランジ
スタのしきい値をＶtnとすると、このときの定電圧出力
値ＶＲＥＦは、次式（５）のように表される。
１のみがＶＤＤレベル（“Ｈ”レベル）で、他のコント
ロール信号（Ａ２〜Ａｋ、Ｂ１〜Ｂｌ）がＶＳＳレベル
（“Ｌ”レベル）のとき、その定電圧出力ＶＲＥＦはＮ
型ＭＯＳトランジスタ６１の出力のみが選択されること
になる。Ｎ型ＭＯＳトランジスタ６１のサイズパラメー
タをＫＮ６、Ｐ型ＭＯＳトランジスタ２，４のサイズパ
ラメータをＫＰ２，ＫＰ４、Ｎ型ＭＯＳトランジスタ
３，５のサイズパラメータをＫＮ３，ＫＮ５、Ｐ型ＭＯ
Ｓトランジスタのしきい値をＶtp、Ｎ型ＭＯＳトランジ
スタのしきい値をＶtnとすると、このときの定電圧出力
値ＶＲＥＦは、次式（５）のように表される。
【００２８】 ＶＲＥＦ＝ＶＤＤ−Ｖtp−Ｖtn−（１／Ｒ）・ｆ（KP2,KN3,KP4,KN6,KN5） ………（５） このとき、定電圧出力ＶＲＥＦの温度特性ΔＶＲＥＦは
次式（６）のように表される。ただし、式（５）の第４
項の温度特性が無視できるほど小さいとする。
次式（６）のように表される。ただし、式（５）の第４
項の温度特性が無視できるほど小さいとする。
【００２９】 ΔＶＲＥＦ＝ΔＶtp＋ΔＶtn ………（６） 前記のように選択トランジスタ用コントロール信号Ａ１
〜Ａｋ、Ｂ１〜Ｂｌを切り替えることにより、この定電
圧回路における定電圧出力ＶＲＥＦの温度特性を式
（４），（６）で表される値に切り替えることができ
る。
〜Ａｋ、Ｂ１〜Ｂｌを切り替えることにより、この定電
圧回路における定電圧出力ＶＲＥＦの温度特性を式
（４），（６）で表される値に切り替えることができ
る。
【００３０】ΔＶtn＝−１.５ ｍＶ／℃、ΔＶtp＝−
２.０ ｍＶ／℃として式（４），（６）に代入すると、
それぞれ−４.０ ｍＶ／℃、−３.５ ｍＶ／℃となり、
この定電圧回路は前記２種類の温度特性を持った定電圧
出力に切り替えることができる。
２.０ ｍＶ／℃として式（４），（６）に代入すると、
それぞれ−４.０ ｍＶ／℃、−３.５ ｍＶ／℃となり、
この定電圧回路は前記２種類の温度特性を持った定電圧
出力に切り替えることができる。
【００３１】次に複数のＭＯＳトランジスタのうちゲー
ト電極のサイズパラメータの異なるトランジスタ間で切
り換えて、定電圧出力の温度特性を変える場合の実施例
を説明する。
ト電極のサイズパラメータの異なるトランジスタ間で切
り換えて、定電圧出力の温度特性を変える場合の実施例
を説明する。
【００３２】図１において、６１〜６ｎ、７１〜７ｍは
それぞれサイズパラメータの異なるＮ型及びＰ型のＭＯ
Ｓトランジスタである。選択用コントロールトランジス
タＡ１〜Ａｋ、Ｂ１〜Ｂｌにより６１〜６ｎまでのどれ
か１つのＮ型ＭＯＳトランジスタの出力が選択された場
合、そのトランジスタのサイズパラメータをＫＮ６ｘと
すると定電圧出力ＶＲＥＦは、次式（７）で与えられ
る。
それぞれサイズパラメータの異なるＮ型及びＰ型のＭＯ
Ｓトランジスタである。選択用コントロールトランジス
タＡ１〜Ａｋ、Ｂ１〜Ｂｌにより６１〜６ｎまでのどれ
か１つのＮ型ＭＯＳトランジスタの出力が選択された場
合、そのトランジスタのサイズパラメータをＫＮ６ｘと
すると定電圧出力ＶＲＥＦは、次式（７）で与えられ
る。
【００３３】 ＶＲＥＦ＝ＶＤＤ−Ｖtp−Ｖtn−（１／Ｒ）・ｆ（KN6x,KP2,KN3,KP4,KN5) ………（７） ただし、ＫＰ２，ＫＮ３，ＫＰ４，ＫＮ５は図１のトラ
ンジスタ２，３，４，５のサイズパラメータを示す。
ンジスタ２，３，４，５のサイズパラメータを示す。
【００３４】同様に選択用コントロールトランジスタＡ
１〜Ａｋ、Ｂ１〜Ｂｌにより７１〜７ｍまでのどれか１
つのＰ型ＭＯＳトランジスタの出力が選択された場合、
そのトランジスタのサイズパラメータをＫＰ７ｙとする
と定電圧出力ＶＲＥＦは、次式（８）で与えられる。
１〜Ａｋ、Ｂ１〜Ｂｌにより７１〜７ｍまでのどれか１
つのＰ型ＭＯＳトランジスタの出力が選択された場合、
そのトランジスタのサイズパラメータをＫＰ７ｙとする
と定電圧出力ＶＲＥＦは、次式（８）で与えられる。
【００３５】 ＶＲＥＦ＝ＶＤＤ−２Ｖtp−（１／Ｒ）・ｆ（KP7y,KP2,KN3,KP4,KN5） ………（８） 式（７），（８）からわかるように、選択トランジスタ
によりサイズパラメータの異なるトランジスタを選ぶこ
とにより、式（７）の第４項および式（８）の第３項の
値を変更することが可能となり、結果として製造後に定
電圧出力ＶＲＥＦの出力レベルの微調整が可能となる。
によりサイズパラメータの異なるトランジスタを選ぶこ
とにより、式（７）の第４項および式（８）の第３項の
値を変更することが可能となり、結果として製造後に定
電圧出力ＶＲＥＦの出力レベルの微調整が可能となる。
【００３６】なお、以上の実施例では、Ｐ型ＭＯＳトラ
ンジスタを複数個並列に設け、さらにＮ型ＭＯＳトラン
ジスタを複数個並列に設け、それぞれのサイズパラメー
タを異ならせる構成としたが、本発明はこの構成に限る
ものではなく、Ｐ型とＮ型のＭＯＳトランジスタをそれ
ぞれ１つずつ並列に設ける構成であってもよい。また、
Ｐ型またはＮ型のいずれか一方だけを複数個並列に設
け、他方は１個のみの構成であってもよい。さらに、Ｐ
型のみ（あるいはＮ型のみ）の複数のＭＯＳトランジス
タを並列に設け、これらのサイズパラメータを異ならせ
る構成であってもよい。
ンジスタを複数個並列に設け、さらにＮ型ＭＯＳトラン
ジスタを複数個並列に設け、それぞれのサイズパラメー
タを異ならせる構成としたが、本発明はこの構成に限る
ものではなく、Ｐ型とＮ型のＭＯＳトランジスタをそれ
ぞれ１つずつ並列に設ける構成であってもよい。また、
Ｐ型またはＮ型のいずれか一方だけを複数個並列に設
け、他方は１個のみの構成であってもよい。さらに、Ｐ
型のみ（あるいはＮ型のみ）の複数のＭＯＳトランジス
タを並列に設け、これらのサイズパラメータを異ならせ
る構成であってもよい。
【００３７】また、定電流発生手段としてのカレントミ
ラーを構成するＰ型ＭＯＳトランジスタ２，４とＮ型Ｍ
ＯＳトランジスタ３，５の構成についても、図１に示し
たもの以外の構成を採ることができる。たとえば、Ｐ型
ＭＯＳトランジスタ２，４とＮ型ＭＯＳトランジスタ
３，５とを入れ換えて、トランジスタ２，４をＮ型と
し、トランジスタ３，５をＰ型とし、さらに電位ＶＤＤ
と電位ＶＳＳを入れ換えた回路構成であっても上記実施
例と同様の効果を得ることができる。ただし、この場合
にはＶＳＳを一定電位とする必要がある。
ラーを構成するＰ型ＭＯＳトランジスタ２，４とＮ型Ｍ
ＯＳトランジスタ３，５の構成についても、図１に示し
たもの以外の構成を採ることができる。たとえば、Ｐ型
ＭＯＳトランジスタ２，４とＮ型ＭＯＳトランジスタ
３，５とを入れ換えて、トランジスタ２，４をＮ型と
し、トランジスタ３，５をＰ型とし、さらに電位ＶＤＤ
と電位ＶＳＳを入れ換えた回路構成であっても上記実施
例と同様の効果を得ることができる。ただし、この場合
にはＶＳＳを一定電位とする必要がある。
【００３８】また、以上の実施例では定電流発生手段と
してのカレントミラーを２箇所に設ける構成としたが、
特にこれに限らず一箇所であってもよい。
してのカレントミラーを２箇所に設ける構成としたが、
特にこれに限らず一箇所であってもよい。
【００３９】また、以上の実施例に示した定電圧回路は
液晶駆動装置に用いると大きな効果を得ることができ
る。液晶は駆動電圧が一定であっても周囲の温度が変わ
ると光の透過度合が変わる。たとえば、通常時明るい
（ノーマリホワイト）液晶パネルでは、印加電圧を上げ
ていくと印加部分の表示が暗くなるが、電圧が一定であ
っても温度が上がるとさらに暗くなる。このため、一定
電圧を印加していても温度変化があると液晶表示が安定
しない。そこで、上記実施例で示した負の温度特性を有
する定電圧回路を液晶駆動装置に用いることにより、液
晶表示の大きな温度変化にも対応することができ、液晶
表示の温度変化分を定電圧回路の温度変化で相殺するこ
とができる。したがって、安定した液晶表示が可能とな
る。
液晶駆動装置に用いると大きな効果を得ることができ
る。液晶は駆動電圧が一定であっても周囲の温度が変わ
ると光の透過度合が変わる。たとえば、通常時明るい
（ノーマリホワイト）液晶パネルでは、印加電圧を上げ
ていくと印加部分の表示が暗くなるが、電圧が一定であ
っても温度が上がるとさらに暗くなる。このため、一定
電圧を印加していても温度変化があると液晶表示が安定
しない。そこで、上記実施例で示した負の温度特性を有
する定電圧回路を液晶駆動装置に用いることにより、液
晶表示の大きな温度変化にも対応することができ、液晶
表示の温度変化分を定電圧回路の温度変化で相殺するこ
とができる。したがって、安定した液晶表示が可能とな
る。
【００４０】
【発明の効果】本発明によれば、複数種類の温度特性を
持った定電圧出力が選択可能になり、また製造のばらつ
きにより変動した定電圧出力の出力レベルを微調整可能
な定電圧回路を提供できる。
持った定電圧出力が選択可能になり、また製造のばらつ
きにより変動した定電圧出力の出力レベルを微調整可能
な定電圧回路を提供できる。
【図１】本発明の一実施例における定電圧回路の構成を
示す図
示す図
【図２】従来の定電圧回路の構成を示す図
１ 抵抗 ２，４ Ｐ型ＭＯＳトランジスタ ３，５ Ｎ型ＭＯＳトランジスタ ６，７ 基準電圧入力端子 ６１〜６ｎ 定電圧出力部Ｎ型ＭＯＳトランジスタ ７１〜７ｍ 定電圧出力部Ｐ型ＭＯＳトランジスタ ８１〜８ｉ，９１〜９ｊ 定電圧出力選択用Ｎ型トラン
ジスタ Ａ１〜Ａｋ，Ｂ１〜Ｂｌ 選択用トランジスタコントロ
ール信号
ジスタ Ａ１〜Ａｋ，Ｂ１〜Ｂｌ 選択用トランジスタコントロ
ール信号
Claims (5)
- 【請求項１】 ２つの基準電圧入力端子と、定電圧出力
端子と、前記２つの基準電圧入力端子の少なくとも一方
と前記定電圧出力端子の間に配された定電流発生手段と
を有する定電圧回路において、前記２つの基準電圧入力
端子のうち一方は一定電位に固定され、前記一定電位に
固定された基準電圧入力端子と前記定電圧出力端子の間
にゲートとドレインを接続した複数のＭＯＳトランジス
タを並列に設け、前記複数のＭＯＳトランジスタはソー
ス・ドレイン間の抵抗値の温度特性が互いに異なり、前
記複数のＭＯＳトランジスタのうち任意のトランジスタ
を選択する選択回路を設けたことを特徴とする定電圧回
路。 - 【請求項２】 ２つの基準電圧入力端子と、定電圧出力
端子と、前記２つの基準電圧入力端子の少なくとも一方
と前記定電圧出力端子の間に配された定電流発生手段と
を有する定電圧回路において、前記２つの基準電圧入力
端子のうち一方は一定電位に固定され、前記一定電位に
固定された基準電圧入力端子と前記定電圧出力端子の間
にゲートとドレインを接続したＰ型ＭＯＳトランジスタ
とＮ型ＭＯＳトランジスタを並列に設け、前記Ｐ型ＭＯ
Ｓトランジスタは基準電圧入力端子側をソースとし、前
記Ｎ型ＭＯＳトランジスタは基準電圧入力端子側をドレ
インとし、前記Ｐ型およびＮ型のＭＯＳトランジスタの
うちどちらかのトランジスタを選択する選択回路を設け
たことを特徴とする定電圧回路。 - 【請求項３】 ２つの基準電圧入力端子と、定電圧出力
端子と、前記２つの基準電圧入力端子の少なくとも一方
と前記定電圧出力端子の間に配された定電流発生手段と
を有する定電圧回路において、前記２つの基準電圧入力
端子のうち一方は一定電位に固定され、前記一定電位に
固定された基準電圧入力端子と前記定電圧出力端子の間
にゲートとドレインを接続した複数のＭＯＳトランジス
タを並列に設け、前記複数のＭＯＳトランジスタはそれ
ぞれゲート電極のサイズパラメータが異なり、前記複数
のＭＯＳトランジスタのうち任意のトランジスタを選択
する選択回路を設けたことを特徴とする定電圧回路。 - 【請求項４】 ２つの基準電圧入力端子と、定電圧出力
端子と、前記２つの基準電圧入力端子の少なくとも一方
と前記定電圧出力端子の間に配された定電流発生手段と
を有する定電圧回路において、前記２つの基準電圧入力
端子のうち一方は一定電位に固定され、前記一定電位に
固定された基準電圧入力端子と前記定電圧出力端子の間
にゲートとドレインを接続した複数のＰ型ＭＯＳトラン
ジスタと複数のＮ型ＭＯＳトランジスタを並列に設け、
前記Ｐ型ＭＯＳトランジスタは基準電圧入力端子側をソ
ースとし、前記Ｎ型ＭＯＳトランジスタは基準電圧入力
端子側をドレインとし、前記複数のＰ型ＭＯＳトランジ
スタはそれぞれゲート電極のサイズパラメータが異な
り、また前記複数のＮ型ＭＯＳトランジスタもそれぞれ
ゲート電極のサイズパラメータが異なり、前記複数のＰ
型およびＮ型のＭＯＳトランジスタのうち任意のトラン
ジスタを選択する選択回路を設けたことを特徴とする定
電圧回路。 - 【請求項５】 請求項１〜４のいずれかに記載の定電圧
回路を用いて液晶表示を制御する液晶駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13901094A JPH086654A (ja) | 1994-06-21 | 1994-06-21 | 定電圧回路およびそれを用いた液晶駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13901094A JPH086654A (ja) | 1994-06-21 | 1994-06-21 | 定電圧回路およびそれを用いた液晶駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH086654A true JPH086654A (ja) | 1996-01-12 |
Family
ID=15235377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13901094A Pending JPH086654A (ja) | 1994-06-21 | 1994-06-21 | 定電圧回路およびそれを用いた液晶駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH086654A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338103B1 (ko) * | 1999-06-23 | 2002-05-24 | 박종섭 | 펌핑 전압 레귤레이션 회로 |
| US7068093B2 (en) | 2002-08-09 | 2006-06-27 | Renesas Technology Corp. | Semiconductor integrated circuit with voltage adjusting circuit |
-
1994
- 1994-06-21 JP JP13901094A patent/JPH086654A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338103B1 (ko) * | 1999-06-23 | 2002-05-24 | 박종섭 | 펌핑 전압 레귤레이션 회로 |
| US7068093B2 (en) | 2002-08-09 | 2006-06-27 | Renesas Technology Corp. | Semiconductor integrated circuit with voltage adjusting circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3738280B2 (ja) | 内部電源電圧生成回路 | |
| JP3863215B2 (ja) | シフトレジスタ | |
| US6919743B2 (en) | Drive circuit with low current consumption | |
| US7358946B2 (en) | Offset cancel circuit of voltage follower equipped with operational amplifier | |
| JP4103468B2 (ja) | 差動回路と増幅回路及び該増幅回路を用いた表示装置 | |
| US5019729A (en) | TTL to CMOS buffer circuit | |
| US7411585B2 (en) | Driving voltage generation device and method for controlling driving voltage generation device | |
| JPH06324640A (ja) | 液晶駆動用電源回路 | |
| KR100405647B1 (ko) | 레벨 시프트 회로 및 화상 표시 장치 | |
| JP2004194124A (ja) | ヒステリシスコンパレータ回路 | |
| JP3482159B2 (ja) | 電源装置、及びこれを用いた液晶表示装置 | |
| US7242222B2 (en) | Output circuit with reduced gate voltage swings | |
| JPH086654A (ja) | 定電圧回路およびそれを用いた液晶駆動装置 | |
| JPH07113862B2 (ja) | 基準電圧発生回路 | |
| JPH06230840A (ja) | バイアス回路 | |
| US6404221B1 (en) | Threshold invariant voltage detecting device | |
| JPH03251817A (ja) | 液晶駆動用電源回路 | |
| US6975168B2 (en) | Drive circuit | |
| JPH0621776A (ja) | 電圧制御型発振回路 | |
| JPH07221560A (ja) | 演算増幅器及びこれを内蔵した半導体集積回路並びにその使用方法 | |
| JP2000284754A (ja) | 電源装置 | |
| US20080018385A1 (en) | Electric power circuit for driving display panel | |
| JP2845192B2 (ja) | 差動スイッチング回路 | |
| KR100327440B1 (ko) | 제로-크로싱 감지회로 | |
| JPH0524492B2 (ja) |