KR100327440B1 - 제로-크로싱 감지회로 - Google Patents
제로-크로싱 감지회로 Download PDFInfo
- Publication number
- KR100327440B1 KR100327440B1 KR1020000008206A KR20000008206A KR100327440B1 KR 100327440 B1 KR100327440 B1 KR 100327440B1 KR 1020000008206 A KR1020000008206 A KR 1020000008206A KR 20000008206 A KR20000008206 A KR 20000008206A KR 100327440 B1 KR100327440 B1 KR 100327440B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- drain
- threshold voltage
- gate
- zero
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1536—Zero-crossing detectors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/13—Modifications for switching at zero crossing
- H03K17/133—Modifications for switching at zero crossing in field-effect transistor switches
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
본 발명은 입력전압에 실린 노이즈 레벨에 따라 스레스 홀드 전압을 가변하여 아날로그 입력에 동기된 안정된 디지탈 신호를 얻을 수 있는 제로-크로싱 감지회로를 제공하기 위한 것으로, 본 발명의 제로-크로싱 감지회로는 입력되는 아날로그 신호를 차동증폭하는 차동증폭부와, 상기 차동증폭부의 이득 조절을 위한 문턱전압을 조절하는 제 1, 제 2 문턱전압 조절부와, 상기 조절된 문턱전압에 상응하여 디지탈 신호를 출력하는 출력회로부와, 상기 차동증폭부, 제 1, 제 2 문턱전압 조절부 및 출력회로부의 동작을 위한 커런트를 공급하는 커런트 공급부를 포함하여 구성되는 것을 특징으로 한다.
Description
본 발명은 반도체 장치에 관한 것으로, 아날로그 입력 전압의 노이즈 레벨에 따라 스레스홀드(threshold) 전압을 가변하여 아날로그 입력에 동기된 디지탈 신호를 얻을 수 있는 제로-크로싱 감지회로에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 제로-크로싱 감지회로를 설명하기로 한다.
도 1은 종래 기술에 따른 제로-크로싱 감지회로의 회로적 구성도이다.
도 1에 도시된 바와 같이, 전원전압단(Vdd)과 연결된 커런트 소오스인 제 1 피모스 트랜지스터(PM1)와, 상기 제 1 피모스 트랜지스터(PM1)의 드레인과 접지단사이에 CMOS타입의 제 2 피모스 트랜지스터(PM2) 및 제 1 앤모스 트랜지스터(NM1)가 연결되고, 상기 제 2 피모스 트랜지스터(PM2) 및 제 1 앤모스 트랜지스터(NM1)와는 병렬적으로 연결되며 상기 제 1 피모스 트랜지스터(PM1)의 드레인과 접지단(Vss) 사이에 CMOS타입의 제 3 피모스 트랜지스터(PM3) 및 제 2 앤모스 트랜지스터(NM2)가 연결되고, 상기 제 1 앤모스 트랜지스터(NM1)와 제 2 앤모스 트랜지스터(NM2)는 게이트가 서로 연결된다. 상기 제 2 피모스 트랜지스터(PM2)의 게이트에는 접지전압(Vss)이 인가되고 상기 제 3 피모스 트랜지스터(PM3)의 게이트에는 입력전압(Vi)이 인가된다. 상기 제 3 피모스 트랜지스터(PM3)의 소오스 전압에 의해 제어되고 드레인이 접지단(Vss)에 연결된 제 3 앤모스 트랜지스터(NM3)가 구성되고, 상기 제 3 앤모스 트랜지스터(NM3)의 소오스와 전원전압단(Vdd) 사이에 제 4 피모스 트랜지스터(PM4)가 연결되며 게이트는 상기 제 1 피모스 트랜지스터(PM1)의 게이트와 연결된다.
이와 같은 종래 제로-크로싱 감지회로의 동작은 다음과 같다.
제 3 피모스 트랜지스터(PM3)의 게이트로 인가되는 입력전압이 접지전압보다 큰 전압일 경우에는 제 2 피모스 트랜지스터(PM2)의 Vgs가 제 3 피모스 트랜지스터(PM3)의 Vgs보다 크게 되므로 제 1 피모스 트랜지스터(PM1)를 통해 출력되는 전류는 제 2 피모스 트랜지스터(PM2)를 통해 흐르게 된다.
따라서, 제 3 앤모스 트랜지스터(NM3)가 오프상태가 되므로 상기 제 4 피모스 트랜지스터(PM4)를 통해 흐르는 전원전압(Vdd)이 출력(Vo)으로 나타난다.
반대로, 상기 제 3 피모스 트랜지스터(PM3)의 게이트로 인가되는 입력전압이접지전압보다 작은 전압일 경우에는 제 3 피모스 트랜지스터(PM3)의 Vgs가 제 2 피모스 트랜지스터(PM2)의 Vgs보다 크게 되므로 제 1 피모스 트랜지스터(PM1)로부터 출력되는 전류는 제 3 피모스 트랜지스터(PM3)를 통해 흐르게 된다.
따라서, 제 3 앤모스 트랜지스터(NM3)가 턴온 상태가 되어 출력(Vo)은 상기 접지전압(Vss)으로 나타난다.
이와 같은 종래 제로-크로싱 감지회로는 다음과 같은 문제점이 있었다.
입력 전압이 실린 노이즈 레벨이 커지면 제로-크로스 부분에서의 디지탈 파형이 바운싱(bouncing) 또는 글리치(glitch)현상이 일어나게 되어 불안정한 디텍트 동작이 수행된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 입력전압에 실린 노이즈 레벨에 따라 스레스 홀드 전압을 가변하여 아날로그 입력에 동기된 안정된 디지탈 신호를 얻을 수 있는 제로-크로싱 감지회로를 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 제로-크로싱 감지회로의 구성도
도 2는 본 발명에 따른 제로-크로싱 감지회로의 구성도
도면의 주요부분에 대한 부호의 설명
21 : 차동증폭부 22,23 : 제 1, 제 2 문턱전압 조절부
24 : 출력회로부 25 : 커런트 공급부
상기의 목적을 달성하기 위한 본 발명의 제로-크로싱 감지회로는 입력되는 아날로그 신호를 차동증폭하는 차동증폭부와, 상기 차동증폭부의 이득 조절을 위한 문턱전압을 조절하는 제 1, 제 2 문턱전압 조절부와, 상기 조절된 문턱전압에 상응하여 디지탈 신호를 출력하는 출력회로부와, 상기 차동증폭부, 제 1, 제 2 문턱전압 조절부 및 출력회로부의 동작을 위한 커런트를 공급하는 커런트 공급부를 포함하여 구성된다.
이하, 본 발명의 제로-크로싱 감지회로를 첨부된 도면을 참조하여 설명하기로한다.
도 2는 본 발명의 제로-크로싱 감지회로의 회로적 구성도이다.
도 2에 도시한 바와 같이, 차동증폭부(21)와, 차동증폭부(21)의 증폭율 조절을 위한 문턱전압을 조절하는 제 1 문턱전압 조절부(22) 및 제 2 문턱전압 조절부(23)와, 출력회로부(24)와, 상기 차동증폭부(21), 제 1, 제 2 문턱전압 조절부(22,23) 및 출력회로부(24)의 동작을 위한 커런트를 공급하는 커런트 공급부(25)를 포함하여 구성된다.
여기서, 상기 제 1 문턱전압 조절부(22)는 전원전압단(Vdd)에 소오스가 연결된 제 1 트랜지스터(PM1)로 구성되며 제 1 트랜지스터(PM1)는 피모스 트랜지스터이다.
상기 차동증폭부(21)는 상기 제 1 트랜지스터(PM1)의 드레인과 접지단(Vss) 사이에 시리얼하게 연결된 제 2 트랜지스터(PM2) 및 제 3 트랜지스터(NM1)와, 상기 제 2 트랜지스터(PM2) 및 제 3 트랜지스터(NM1)에 대해 병렬적으로 연결되며 상기 제 1 트랜지스터(PM1)의 드레인과 접지단(Vss) 사이에 시리얼하게 연결된 제 4 트랜지스터(PM3) 및 제 5 트랜지스터(NM2)로 구성된다.
여기서, 제 2, 제 3 트랜지스터(PM2,NM1)는 피모스 트랜지스터이고, 제 4, 제 5 트랜지스터(NM2)는 앤모스 트랜지스터이다.
제 2 문턱전압 조절부(23)는 게이트가 상기 제 3 트랜지스터(NM1)의 게이트와 연결되고 소오스는 접지단(Vss)에 연결되며 드레인은 상기 제 4 트랜지스터(PM3)의 드레인에 연결되는 제 6 트랜지스터(NM3)와, 게이트가 상기 제 5 트랜지스터(NM2)의 게이트와 연결되고 소오스는 접지단(Vss)에 연결되며 드레인은 상기 제 2 트랜지스터(PM2)의 드레인에 연결되는 제 7 트랜지스터(NM4)로 구성된다.
여기서, 제 6, 제 7 트랜지스터(NM3,NM4)는 앤모스 트랜지스터이다.
출력회로부(24)는 전원전압단(Vdd)과 접지단(Vss) 사이에 시리얼하게 연결된 제 8 트랜지스터(PM4)와 제 9 트랜지스터(NM5)로 구성된다. 여기서, 상기 제 9 트랜지스터(NM5)는 상기 제 4 트랜지스터(PM3)의 드레인 전압에 의해 제어되며, 상기 제 8 트랜지스터(PM4)는 피모스 트랜지스터이고, 제 9 트랜지스터(NM5)는 앤모스 트랜지스터이다.
커런트 공급부(25)는 소오스가 전원전압단(Vdd)에 연결되고 드레인과 게이트가 공통으로 연결된 제 10 트랜지스터(PM5)와, 상기 제 10 트랜지스터(PM5)의 드레인과 접지단(Vss) 사이에 연결되며 게이트 입력신호에 의해 제어되는 제 11 트랜지스터(NM6)와, 소오스가 전원전압단(Vdd) 사이에 연결되고 드레인과 게이트가 공통으로 연결된 제 12 트랜지스터(PM6)와, 상기 제 12 트랜지스터(PM6)의 드레인과 접지단(Vss) 사이에 연결되며 상기 제 2 트랜지스터(PM2)의 드레인 전압에 의해 제어되는 제 13 트랜지스터(NM7)로 구성된다.
여기서, 제 10, 제 12 트랜지스터(PM5,PM6)는 피모스 트랜지스터이고, 제 11, 제 13 트랜지스터(NM6,NM7)는 앤모스 트랜지스터이다.
이와 같이 구성된 본 발명의 제로-크로싱 감지회로의 동작을 설명하면 다음과 같다.
먼저, 제 2 트랜지스터(PM2)의 게이트는 접지단(Vss)에 연결되어 있으므로 턴-온상태를 유지한다. 이때, 제 4 트랜지스터(PM3)의 게이트에 문턱전압보다 높은 양(+)의 전압이 인가되면 상기 제 4 트랜지스터(PM3)는 턴-오프 상태를 유지하게 되어 그 드레인 전압은 로우 레벨이 된다.
따라서, 상기 제 4 트랜지스터(PM3)의 드레인 전압에 의해 온/오프가 결정되는 제 5 트랜지스터(NM2)는 오프상태를 유지하게 되어 결국 출력단(Vo)에는 전원전압(Vdd)이 출력된다.
이때, 상기 제 4 트랜지스터(PM3)의 문턱전압은 다음과 같은 수학식으로 나타낼 수 있다.
여기서, I는 제 1 트랜지스터(PM1)을 통해 공급되는 소오스 커런트이고, β는 제 3 트랜지스터(NM1)와 제 5 트랜지스터(NM2)의 트랜지스터 사이즈 레이티오(size ratio)이고, βin은 제 2 트랜지스터(PM2)와 제 4 트랜지스터(PM3)의 트랜스컨덕턴스(transconductance)이다.
따라서 상기 [수학식 1]로부터 Vth∝이므로 제 1 트랜지스터(PM1)의 사이즈를 조절함으로써 제 4 트랜지스터(PM3)의 Vth를 가변할 수 있다.
또한, 상기 제 6 트랜지스터(NM3)와 제 7 트랜지스터(NM4)의 β값을 조절함에 따라 제 4 트랜지스터(PM3)와 제 2 트랜지스터(PM2)의 문턱전압(Vth)를 조절할 수가 있다.
이와 같이, 제 1 트랜지스터(PM1)의 사이즈를 조절하고, 제 6, 제 7 앤모스 트랜지스터(NM3,NM4)의 β값을 조절함으로써 제 4 트랜지스터(PM3)의 문턱전압을 조절하기 때문에 상기 제 4 트랜지스터(PM3)의 문턱전압 변화에 상응하여 최종적인 출력(Vo) 파형이 나타난다.
이상 상술한 바와 같이, 본 발명의 제로-크로싱 감지회로는 입력 노이즈 레벨이 큰 경우에 그에 따라 문턱전압(Vth)을 가변하여 아날로그 입력파형에 따른 디지탈 출력 파형을 얻을 수 있다.
Claims (6)
- 입력되는 아날로그 신호를 차동증폭하는 차동증폭부와,상기 차동증폭부의 이득 조절을 위한 문턱전압을 조절하는 제 1, 제 2 문턱전압 조절부와,상기 조절된 문턱전압에 상응하여 디지탈 신호를 출력하는 출력회로부와,상기 차동증폭부, 제 1, 제 2 문턱전압 조절부 및 출력회로부의 동작을 위한 커런트를 공급하는 커런트 공급부를 포함하여 구성되는 것을 특징으로 하는 제로-크로싱 감지회로.
- 제 1 항에 있어서, 상기 제 1 문턱전압 조절부는 전원전압단에 소오스가 연결된 제 1 피모스 트랜지스터로 구성되는 것을 특징으로 하는 제로-크로싱 감지회로.
- 제 1 항에 있어서, 상기 차동증폭부는 상기 제 1 피모스 트랜지스터(PM1)의 드레인과 접지단(Vss) 사이에 시리얼하게 연결된 제 2 트랜지스터(PM2) 및 제 3 트랜지스터(NM1)와, 상기 제 2 트랜지스터(PM2) 및 제 3 트랜지스터(NM1)에 대해 병렬적으로 연결되며 상기 제 1 트랜지스터(PM1)의 드레인과 접지단(Vss) 사이에 시리얼하게 연결된 제 4 트랜지스터(PM3) 및 제 5 트랜지스터(NM2)로 구성되는 것을 특징으로 하는 제로-크로싱 감지회로.
- 제 1 항에 있어서, 상기 제 2 문턱전압 조절부는 게이트가 상기 제 3 트랜지스터(NM1)의 게이트와 연결되고 소오스는 접지단(Vss)에 연결되며 드레인은 상기 제 4 트랜지스터(PM3)의 드레인에 연결되는 제 6 트랜지스터(NM3)와, 게이트가 상기 제 5 트랜지스터(NM2)의 게이트와 연결되고 소오스는 접지단(Vss)에 연결되며 드레인은 상기 제 2 트랜지스터(PM2)의 드레인에 연결되는 제 7 트랜지스터(NM4)로 구성되는 것을 특징으로 하는 제로-크로싱 감지회로.
- 제 1 항에 있어서, 상기 출력회로부는 전원전압단(Vdd)과 접지단(Vss) 사이에 시리얼하게 연결된 제 8 트랜지스터(PM4)와 제 9 트랜지스터(NM5)로 구성되는 것을 특징으로 하는 제로-크로싱 감지회로.
- 제 1 항에 있어서, 커런트 공급부는 소오스가 전원전압단(Vdd)에 연결되고 드레인과 게이트가 공통으로 연결된 제 10 트랜지스터(PM5)와, 상기 제 10 트랜지스터(PM5)의 드레인과 접지단(Vss) 사이에 연결되며 게이트 입력신호에 의해 제어되는 제 11 트랜지스터(NM6)와, 소오스가 전원전압단(Vdd) 사이에 연결되고 드레인과 게이트가 공통으로 연결된 제 12 트랜지스터(PM6)와, 상기 제 12 트랜지스터(PM6)의 드레인과 접지단(Vss) 사이에 연결되며 상기 제 2 트랜지스터(PM2)의 드레인 전압에 의해 제어되는 제 13 트랜지스터(NM7)로 구성되는 것을 특징으로 하는 제로-크로싱 감지회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000008206A KR100327440B1 (ko) | 2000-02-21 | 2000-02-21 | 제로-크로싱 감지회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000008206A KR100327440B1 (ko) | 2000-02-21 | 2000-02-21 | 제로-크로싱 감지회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010083708A KR20010083708A (ko) | 2001-09-01 |
| KR100327440B1 true KR100327440B1 (ko) | 2002-03-13 |
Family
ID=19648311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000008206A KR100327440B1 (ko) | 2000-02-21 | 2000-02-21 | 제로-크로싱 감지회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100327440B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100897770B1 (ko) * | 2007-01-30 | 2009-05-15 | 삼성전자주식회사 | 전송 엔벌로프 검출기의 문턱 전압들 조절 방법들과 상기방법들을 이용한 장치들 |
| CN114995581B (zh) * | 2022-05-18 | 2023-12-01 | 珠海全志科技股份有限公司 | 一种功率检测电路及电子设备 |
-
2000
- 2000-02-21 KR KR1020000008206A patent/KR100327440B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010083708A (ko) | 2001-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6590413B1 (en) | Self-tracking integrated differential termination resistance | |
| US7453318B2 (en) | Operational amplifier for outputting high voltage output signal | |
| EP1916586A1 (en) | Regulated analog switch | |
| US6133764A (en) | Comparator circuit and method | |
| US7061322B2 (en) | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels | |
| US7443240B2 (en) | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit | |
| JPH11154832A (ja) | 差動増幅回路及びオペアンプ回路 | |
| US7102439B2 (en) | Low voltage differential amplifier circuit and a sampled low power bias control technique enabling accommodation of an increased range of input levels | |
| JP2004194124A (ja) | ヒステリシスコンパレータ回路 | |
| KR100313504B1 (ko) | 알티알 입력단의 트랜스컨덕턴스 제어회로 | |
| KR100327440B1 (ko) | 제로-크로싱 감지회로 | |
| CN113054620B (zh) | 一种低功耗芯片的欠压保护电路 | |
| JP2001148621A (ja) | ヒステリシスコンパレータ | |
| KR100695510B1 (ko) | 차동증폭기 | |
| JP4331550B2 (ja) | 位相補償回路 | |
| KR100744028B1 (ko) | 차동증폭장치 | |
| US7474152B2 (en) | Operational amplifier circuit | |
| KR100645926B1 (ko) | 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로 | |
| JP2005080090A (ja) | 差動増幅回路の出力電圧制御回路及び電圧検出器 | |
| JP2012191358A (ja) | 差動信号発生回路および電圧制御ゲイン可変増幅器 | |
| JP2003273672A (ja) | 差動増幅回路 | |
| KR100332209B1 (ko) | 고속 응답하는 입력 버퍼 회로 | |
| JP3074972B2 (ja) | ヒステリシス回路 | |
| JP2947042B2 (ja) | 低位相差差動バッファ | |
| JP3052039B2 (ja) | 入力アンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050124 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |