KR20050101618A - 액정표시장치 및 그 제조방법 - Google Patents
액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20050101618A KR20050101618A KR1020040026548A KR20040026548A KR20050101618A KR 20050101618 A KR20050101618 A KR 20050101618A KR 1020040026548 A KR1020040026548 A KR 1020040026548A KR 20040026548 A KR20040026548 A KR 20040026548A KR 20050101618 A KR20050101618 A KR 20050101618A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- liquid crystal
- gate insulating
- crystal display
- gate
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 11
- 239000010409 thin film Substances 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims description 58
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Abstract
본 발명은 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명은 박막 트랜지스터의 문턱전압 이동으로 인한 신호 왜곡 현상을 억제하기 위한 액정표시장치에 있어서, 클럭에 따라 게이트 구동 펄스의 위상을 변조시키는 쉬프트 레지스터를 구비하는 것을 특징으로 한다. 본 발명에 따르면, 액정 패널 내에 쉬프트 레지스터를 집적함으로써 박막 트랜지스터의 문턱전압 이동으로 인해 게이트 구동 주기가 반복됨으로 인해 발생하는 신호 왜곡 현상을 억제할 수 있으며, 이로 인해 박막 트랜지스터의 안정성을 향상시킬 수 있다.
Description
본 발명은 액정표시장치(Liquid Crystal Display)에 관한 것으로, 보다 상세하게는, 액정 패널 내에 쉬프트 레지스터(Shift Register)를 집적하여 로우 드라이버 칩의 신호 왜곡(Distortion)을 억제하고, 박막 트랜지스터의 안정성(Stability)을 향상시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
종래 액정표시장치는 게이트 PCB 측면에서 로우 드라이버 칩을 사용하여 게이트 라인에 구동펄스를 인가하여 주기 때문에 로우 드라이버 칩을 장착하기 위한 패드부 및 배선 연결부가 필요하여 소형화에 어려움이 있으며, 로우 드라이버 칩을 사용함으로 인해 단가 및 제품의 무게가 증가되는 문제점이 있다.
이를 개선하기 위해 로우 드라이버 칩을 제거하고 액정표시장치의 구동회로를 패널 내부에 집적하여야 한다. 이렇게 구동회로를 집적하는데 있어서, 핵심 회로는 쉬프트 레지스터이며, 게이트를 구동하기 위한 펄스를 게이트 라인 방향으로 클럭(Clock)에 따라 위상(Phase)을 쉬프트시키는 역할을 한다.
종래 쉬프트 레지스터는 다수의 트랜지스터(Transistor) 및 캐패시턴스(Capacitance)를 사용하여 리셋(Reset) 단자를 사용하여 오프(Off) 전위를 안정화시키는 방식을 사용하였다.
그러나, 도 1에 도시된 바와 같이, 아모포스 비정질 실리콘(a-Si)으로 형성된 박막 트랜지스터는 동작에 따른 문턱전압(Vth)의 쉬프트 변화에 의한 오프 전류(Off Current)의 작은 변동으로 인해 게이트 구동 주기가 반복될수록 원치않는 신호 왜곡이 발생하며, 이로 인해 쉬프트 레지스터터로서의 동작이 수행되지 않는 문제점이 있다.
일반적으로, 쉬프트 레지스터의 신호 왜곡을 방지하기 위해 박막 트랜지스터의 전기적 특성을 개선하는 작업을 진행하여 오고 있다. 이 특성은 주로 아모포스 비정질 실리콘과 실리콘질화막의 경계면 또는 벌크 특성이 개선됨으로써 박막 트랜지스터의 전기적 특성이 개선된다는 것을 널리 알려져 있으며, 제조공정 라인에서는 SiH4, NH3 또는 SiH4, NH3 및 N2로 구성되는 혼합가스를 사용하며, 이때 혼합가스비는 대량 생산 측면에서 택타임(Tact Time)을 고려하여 혼합가스비를 결정하여 사용하고 있다.
그리고, 도 2에 도시된 바와 같이, 아모포스 비정질 실리콘으로 형성된 박막 트랜지스터는 게이트 전압의 스트레스(Stress)에 의해 문턱전압이 크게 이동한다. 이러한 문턱전압의 이동은 일반적으로 크게 두 가지 매커니즘에 의해 발생한다.
첫번째는, 아모포스 비정질 실리콘 내의 상태 생성은 낮은 양의 바이어스에 영향을 많이 받는다. 두번째는, 높은 순방향의 바이어스에서 캐리어(Carrier) 경계면 근처에서의 트랩(Trap)이 많이 일어난다. 그러므로, 실리콘질화막에서 실리콘의 비율이 높으면, 실리콘질화막에 차지 트랩(Charge Trap)이 증가하여 아모포스 비정질 실리콘으로 형성된 박막 트랜지스터에서 실리콘과 질화막의 비율에 의해 차지 트랩은 실리콘질화막에서 일어나는 반면에, 상태 생성은 아모포스 비정질 실리콘으로 형성된 박막 트랜지스터에서 일어남을 알 수 있다.
따라서, 본 발명은 상기와 같은 종래 문제점을 해결하기 위해 안출된 것으로서, 액정 패널 내에 쉬프트 레지스터를 집적하여 로우 드라이버 칩의 신호 왜곡을 억제하고, 박막 트랜지스터의 안정성을 향상시킬 수 있는 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 박막 트랜지스터의 문턱전압 이동으로 인한 신호 왜곡 현상을 억제하기 위한 액정표시장치에 있어서, 클럭에 따라 게이트 구동 펄스의 위상을 변조시키는 쉬프트 레지스터를 구비하는 것을 특징으로 한다.
여기에서, 상기 쉬프트 레지스터는 액정 패널 내에 형성하는 것을 특징으로 한다.
상기 상기 쉬프트 레지스터는 스트레스 시간에 따른 문턱전압의 이동 기울기(γ)가 0.3 이내인 것을 특징으로 한다.
또한, 본 발명은 유리기판 상에 게이트 전극 및 게이트 절연막을 차례로 형성하는 단계; 상기 게이트 전극 상부의 게이트 절연막 부분 상에 활성층 및 n+ a-Si막을 차례로 형성하는 단계; 상기 게이트 절연막이 노출되도록 n+ a-Si막과 a-Si막을 식각하는 단계; 상기 n+ a-Si막을 포함한 게이트 절연막 상에 소오스/드레인용 금속막을 증착하는 단계; 상기 금속막을 식각하여 데이터 버스 라인과 소오스 및 드레인 전극을 형성함과 동시에 활성층 상의 n+ a-Si막을 식각하여 제거하는 단계; 상기 기판 전면 상에 어레이 보호막을 형성한 후에 보호막을 선택적으로 식각하여 상기 소오스 전극을 노출시키는 콘택홀을 형성하는 단계; 상기 소오스 전극과 전기적으로 접속하는 화소 전극을 형성하는 액정표시장치의 제조방법에 있어서, 상기 게이트 절연막을 형성하는 단계는 게이트 절연막 및 a-Si막의 인터페이스를 향상시키기 위해 수소 플라즈마를 사용하는 것을 특징으로 한다.
여기에서, 상기 게이트 절연막을 형성하는 단계는 SiH4:N2:NH3=1:10:20의 비율로 혼합하여 공정을 수행하는 것을 특징으로 한다.
상기 게이트 절연막을 형성하는 단계는 SiH4:N2:NH3의 혼합비를 N2는 1.5배 이하 또는 NH3는 1.5배보다 크지 않는 조건으로 수행하는 것을 특징으로 한다.
(실시예)
이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.
도 3는 본 발명의 실시예에 따른 LCD의 제조방법을 설명하기 위한 공정 단면도이다.
도 3에 도시된 바와 같이, 유리기판(30) 상에 금속막을 증착하여 게이트 전극(32)을 형성한 다음, 상기 기판(30) 전면 상에 게이트 전극(32)을 덮도록 게이트 절연막(34)을 형성한다. 이때, 게이트 전극(32) 및 게이트 절연막(34)은 각각 1500Å 및 4000Å의 두께로 형성한다.
그리고, 박막 트랜지스터의 특성을 최적화시키기 위해 게이트 절연막(34) 및 a-Si막(36) 증착시 가스유량과 RF 파워를 조절하였으며, 게이트 절연막(34) 및 a-Si막(36)의 인터페이스를 향상시키기 위해 수소(H2) 플라즈마를 사용하여 공정을 진행한다. 여기에서, 게이트 절연막 증착시 SiH4:N2:NH3=1:10:20의 비율로 혼합하여 공정을 진행하고, N2의 혼합비를 1.5배 이하 또는 NH3의 혼합비를 1.5배보다 크지 않는 조건으로 공정을 진행한다.
이어서, 상기 게이트 전극(32) 상부의 게이트 절연막(34) 부분 상에 도핑되지 않은 비정질 실리콘막(이하, a-Si막 : 36)을 증착한 후에 PECVD 방식을 사용하여 활성층(38) 및 n+로 도핑된 비정질 실리콘(이하, n+ a-Si막 : 40)을 차례로 형성한 다음, 상기 게이트 절연막이 노출되도록 n+ a-Si막(40)과 a-Si막(36)을 식각한다. 이때, a-Si막(36) 및 n+ a-Si막(40)은 각각 2000Å 및 500Å의 두께로 형성한다.
그 다음, 상기 n+ a-Si막(40)을 포함한 게이트 절연막(34) 상에 소오스/드레인용 금속막을 증착하고, 상기 금속막을 식각하여 데이터 버스 라인(46)과 소오스 및 드레인 전극(42, 44)을 형성함과 동시에 활성층(38) 상의 n+ a-Si막(40)을 식각하여 제거한다.
이어서, 상기 소오스 및 드레인 전극(42, 44)이 형성된 기판 전면 상에 어레이 보호막(48)을 형성한 다음, 상기 보호막(48)을 선택적으로 식각하여 상기 소오스 전극(42)을 노출시키는 콘택홀(50)을 형성한 후에 상기 소오스 전극(42)과 전기적으로 접속하는 화소 전극(52)을 형성한다.
도 4a는 본 발명의 일실시예에 따른 박막 트랜지스터의 채널의 W/L의 비를 25/5㎛로 설계한 경우, 게이트 전압에 따른 드레인 전류를 나타낸다.
도 4b는 본 발명의 일실시예에 따른 다수의 게이트 스트레스 전압에 의해 문턱전압이 이동한 것을 나타낸 도면으로서, 이러한 문턱전압의 이동은 온도(T), 시간(t), 게이트 전압(Vg)의 함수로 나타나며, △Vt의 실험식은 다음과 같다.
△Vt = A | Vgs | βtγexp(-Ea/kT)
여기서, Ea는 활성화 에너지, A, β,γ는 상수로서, γ는 다른 상수보다 바이어스 전압의 극성에 더 의존한다.
도 4a에 도시된 바와 같이, 게이트 절연막을 SiH4:N2:NH3=1:10:20의 비율로 혼합하여 증착하였을 경우, 아모포스 비정질 실리콘으로 형성된 박막 트랜지스터의 문턱전압의 이동은 거의 없었으며, 양질의 쉬프트 레지스터 구조를 갖는 박막 트랜지스터의 특성이 나타남을 알 수 있다.
도 5a는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 채널의 W/L의 비를 25/5㎛로 설계한 경우, 게이트 전압에 따른 드레인 전류를 나타낸다.
도 5b는 본 발명의 다른 실시예에 따른 다수의 게이트 스트레스 전압에 의해 문턱전압이 이동한 것을 나타낸 도면으로서, 게이트 절연막 증착시 SiH4:N2:NH3의 혼합비를 N2는 1.5배 이하 또는 NH3는 1.5배보다 크지 않는 조건으로 공정을 진행한다. 박막 트랜지스터가 동작 중에 받는 스트레스를 측정하기 위해 전류가 계속 흐르고 있는 고전류(High Current) 상태에서 시간에 따른 문턱전압의 이동을 측정하였다. 측정 결과, 도 4a에 도시된 바와 같이,박막 트랜지스터의 문턱전압의 이동은 거의 없었으며, 안정적인 결과가 나타남을 알 수 있다. 따라서, 전기적인 스트레스에 의해 야기되는 박막 트랜지스터의 문턱전압의 이동은 게이트 전압에 의존함을 알 수 있다.
도 6은 본 발명에 따른 쉬프트 레지스터의 첫단과 끝단의 파형도로서, 박막 트랜지스터의 문턱전압의 이동으로 인한 신호 왜곡 현상이 발생하지 않음을 알 수 있다.
상기와 같이, 본 발명은 액정 패널 내에 쉬프트 레지스터를 집적함으로써 게이트 바이어스에 대한 임계전압의 이동이 거의 없었으며, 박막 트랜지스터의 문턱전압 이동으로 인해 게이트 구동 주기가 반복됨으로 인해 발생하는 신호 왜곡 현상을 억제할 수 있다.
이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.
이상에서와 같이, 본 발명에 의하면, 액정 패널 내에 쉬프트 레지스터를 집적함으로써 박막 트랜지스터의 문턱전압 이동으로 인해 게이트 구동 주기가 반복됨으로 인해 발생하는 신호 왜곡 현상을 억제할 수 있으며, 이로 인해 박막 트랜지스터의 안정성을 향상시킬 수 있다.
도 1은 종래 박막 트랜지스터의 게이트 전압에 따른 드레인 전류를 나타낸 도면.
도 2는 종래 다수의 게이트 스트레스 전압에 의해 문턱전압이 이동한 것을 나타낸 도면.
도 3는 본 발명의 실시예에 따른 LCD의 제조방법을 설명하기 위한 공정 단면도.
도 4a는 본 발명의 일실시예에 따른 박막 트랜지스터의 게이트 전압에 따른 드레인 전류를 나타낸 도면.
도 4b는 본 발명의 일실시예에 따른 다수의 게이트 스트레스 전압에 의해 문턱전압이 이동한 것을 나타내 도면.
도 5a는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 게이트 전압에 따른 드레인 전류를 나타낸 도면.
도 5b는 본 발명의 다른 실시예에 따른 다수의 게이트 스트레스 전압에 의해 문턱전압이 이동한 것을 나타낸 도면.
도 6은 본 발명에 따른 쉬프트 레지스터의 첫단과 끝단의 파형도.
Claims (6)
- 박막 트랜지스터의 문턱전압 이동으로 인한 신호 왜곡 현상을 억제하기 위한 액정표시장치에 있어서,클럭에 따라 게이트 구동 펄스의 위상을 변조시키는 쉬프트 레지스터를 구비하는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서, 상기 쉬프트 레지스터는 액정 패널 내에 형성하는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서, 상기 쉬프트 레지스터는 스트레스 시간에 따른 문턱전압의 이동 기울기(γ)가 0.3 이내인 것을 특징으로 하는 액정표시장치.
- 유리기판 상에 게이트 전극 및 게이트 절연막을 차례로 형성하는 단계; 상기 게이트 전극 상부의 게이트 절연막 부분 상에 활성층 및 n+ a-Si막을 차례로 형성하는 단계; 상기 게이트 절연막이 노출되도록 n+ a-Si막과 a-Si막을 식각하는 단계; 상기 n+ a-Si막을 포함한 게이트 절연막 상에 소오스/드레인용 금속막을 증착하는 단계; 상기 금속막을 식각하여 데이터 버스 라인과 소오스 및 드레인 전극을 형성함과 동시에 활성층 상의 n+ a-Si막을 식각하여 제거하는 단계; 상기 기판 전면 상에 어레이 보호막을 형성한 후에 보호막을 선택적으로 식각하여 상기 소오스 전극을 노출시키는 콘택홀을 형성하는 단계; 상기 소오스 전극과 전기적으로 접속하는 화소 전극을 형성하는 액정표시장치의 제조방법에 있어서,상기 게이트 절연막을 형성하는 단계는 게이트 절연막 및 a-Si막의 인터페이스를 향상시키기 위해 수소 플라즈마를 사용하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 4 항에 있어서, 상기 게이트 절연막을 형성하는 단계는 SiH4:N2:NH3=1:10:20의 비율로 혼합하여 공정을 수행하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 5 항에 있어서, 상기 게이트 절연막을 형성하는 단계는 SiH4:N2:NH3의 혼합비를 N2는 1.5배 이하 또는 NH3는 1.5배보다 크지 않는 조건으로 수행하는 것을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040026548A KR20050101618A (ko) | 2004-04-19 | 2004-04-19 | 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040026548A KR20050101618A (ko) | 2004-04-19 | 2004-04-19 | 액정표시장치 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050101618A true KR20050101618A (ko) | 2005-10-25 |
Family
ID=37280017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040026548A KR20050101618A (ko) | 2004-04-19 | 2004-04-19 | 액정표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050101618A (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5701136A (en) * | 1995-03-06 | 1997-12-23 | Thomson Consumer Electronics S.A. | Liquid crystal display driver with threshold voltage drift compensation |
| JP2003280034A (ja) * | 2002-03-20 | 2003-10-02 | Sharp Corp | Ｔｆｔ基板およびそれを用いる液晶表示装置 |
| KR20040003287A (ko) * | 2002-07-02 | 2004-01-13 | 삼성전자주식회사 | 쉬프트 레지스터와 이를 구비하는 액정 표시 장치 |
-
2004
- 2004-04-19 KR KR1020040026548A patent/KR20050101618A/ko not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5701136A (en) * | 1995-03-06 | 1997-12-23 | Thomson Consumer Electronics S.A. | Liquid crystal display driver with threshold voltage drift compensation |
| JP2003280034A (ja) * | 2002-03-20 | 2003-10-02 | Sharp Corp | Ｔｆｔ基板およびそれを用いる液晶表示装置 |
| KR20040003287A (ko) * | 2002-07-02 | 2004-01-13 | 삼성전자주식회사 | 쉬프트 레지스터와 이를 구비하는 액정 표시 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100305414B1 (ko) | 액티브매트릭스디스플레이장치구동방법 | |
| US8035103B2 (en) | Circuit board, electronic device, and method for producing circuit board | |
| US8937691B2 (en) | TFT-LCD array substrate, manufacturing method of the same and TFT-LCD | |
| US8373836B2 (en) | Gate driver-on-array and method of making the same | |
| US20110274234A1 (en) | Shift register | |
| CN101770124B (zh) | Tft-lcd阵列基板及其制造方法 | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| JP2011004393A (ja) | 電子回路、表示装置、及び電子機器、並びに電子回路の駆動方法。 | |
| JPS60217669A (ja) | 非晶質シリコン電界効果トランジスタ、その製法およびそれによつてアドレスされる液晶表示装置 | |
| US10510558B2 (en) | Electronic device, thin film transistor, array substrate and manufacturing method thereof | |
| JP6366828B2 (ja) | トランジスタ、薄膜トランジスタ基板および液晶表示装置 | |
| CN100547824C (zh) | 有机绝缘体、包含它的有机薄膜晶体管阵列面板及其制法 | |
| US10714931B2 (en) | Electrostatic protection circuit, array substrate and display device | |
| TWI712167B (zh) | 具有垂直結構的電晶體及電子裝置 | |
| KR20050101618A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100255589B1 (ko) | 박막트랜지스터의 제조방법 | |
| US20030096459A1 (en) | Crystalline silicon thin film transistor panel for LCD and method of fabricating the same | |
| US20030102479A1 (en) | Crystalline silicon thin film transistor panel for LCD and method of fabricating the same | |
| JPH1039325A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100466392B1 (ko) | 프린지 필드 스위칭 액정표시장치의 제조방법 | |
| JP2005236191A (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法 | |
| KR100692672B1 (ko) | 액정 표시 소자의 제조방법 | |
| US8164093B2 (en) | Display device | |
| KR0182027B1 (ko) | 게이트 절연막의 제조 방법 | |
| KR100634828B1 (ko) | 액정표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |