JPH1039325A

JPH1039325A - アクティブマトリクス型液晶表示装置

Info

Publication number: JPH1039325A
Application number: JP19758096A
Authority: JP
Inventors: Kazuo Nakamura; 和夫中村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-07-26
Filing date: 1996-07-26
Publication date: 1998-02-13

Abstract

(57)【要約】【課題】走査信号線遅延の影響を減少させることによ
って、画質の優れたアクティブマトリクス型液晶表示装
置を提供すること。【解決手段】本発明のアクティブマトリクス型液晶表
示装置は、複数の走査信号線１３と、走査信号線に直交
する複数の映像信号線１４と、走査信号線と映像信号線
との各交点に配置されたスイッチング素子１２と、スイ
ッチング素子を介して映像信号線１４に接続された画素
電極１１と、各走査信号線１３の終端に接続された終端
器１９とを備える。この終端器１９は、半導体素子で構
成され、スイッチング素子１２と同時に形成される。な
お、この終端器１９は、ダイオード型の終端器あるいは
薄膜トランジスタ型の終端器とすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアクティブマトリク
ス型液晶表示装置に係り、特に、画質の向上を目的とし
た回路構成に関する。

【０００２】

【従来の技術】画素電極毎に薄膜トランジスタ（ＴＦ
Ｔ）あるいは薄膜ダイオード（ＴＦＤ）などのスイッチ
ング素子が配置されたアクティブマトリクス型液晶表示
装置は、画質が鮮明で、ＣＲＴ並みの高速且つ高密度の
表示性能を備えており、情報機器端末や薄型ＴＶ等のグ
ラフィックディスプレイとして広く利用されている。中
でも、スイッチング素子として薄膜トランジスタ（ＴＦ
Ｔ）使用した薄膜トランジスタ駆動方式の液晶表示装置
の開発が盛んに行われている。通常、ＴＦＴの半導体活
性層（チャネル、ソース及びドレインの各領域）には非
晶質シリコンあるいは多結晶シリコンが使用されてい
る。

【０００３】図６は、薄膜トランジスタ方式のアクティ
ブマトリクス型液晶表示装置の代表的な構成例を示した
ものである。表示領域を構成するガラス基板上には、複
数の走査信号線１３とこれに直交する複数の映像信号線
１４が格子状に配列され、走査信号線１３と映像信号線
１４との交点には薄膜トランジスタ１２が配置されてい
る。薄膜トランジスタ１２のゲート電極は走査信号線１
３に接続され、ソース電極は映像信号線１４に接続さ
れ、ドレイン電極は画素電極１１を介して液晶容量１５
及び補助容量コンデンサ１６に接続されている。また、
走査信号線１３の始端及び映像信号線１４の始端は、そ
れぞれ走査信号ドライバ回路１７及び映像信号ドライバ
回路１８に接続されている。

【０００４】近年、アクティブマトリクス型液晶表示装
置の大型化及び高密度化に伴い、走査信号線の抵抗及び
容量が増大して、走査信号線遅延が増大する傾向にあ
る。走査信号線遅延が増大すると、図７に示す様に、走
査信号線１３の終端で信号波形９２が大きく歪み、これ
が表示領域内での輝度分布の原因となって、画質の低下
を招く。また、走査信号線遅延により、選択された画素
電極に所定の電圧が印加されている時間、即ち書き込み
時間が減少する。

【０００５】そこで、図８に示す様に、走査信号線１３
の両端に全く同一のドライバ回路１７ａ、１７ｂを配置
し、走査信号線遅延の影響を減少させる方法が提案さ
れ、一部で使用されている。然しながら、走査信号線の
両端にドライバ回路を配置する方法では、表示装置の面
内でドライバ回路が占める領域が広くなる結果、表示領
域が狭くなり、その上、ドライバ回路を２つ用いるので
コストアップを招くなどの問題がある。

【０００６】

【発明が解決しようとする課題】本発明は上記の様な事
情に鑑みてなされたものであり、本発明の目的は、走査
信号線遅延の影響を減少させることによって、画質の優
れたアクティブマトリクス型液晶表示装置を提供するこ
とにある。

【０００７】

【課題を解決するための手段】本発明のアクティブマト
リクス型液晶表示装置は、複数の走査信号線と、走査信
号線に直交する複数の映像信号線と、走査信号線と映像
信号線との各交点に配置されたスイッチング素子と、ス
イッチング素子を介して映像信号線に接続された画素電
極と、各走査信号線の終端に接続された終端器とを備え
たことを特徴とする。

【０００８】なお、前記終端器を半導体素子で構成すれ
ば、前記スイッチング素子と同時に形成することが可能
である。前記終端器をダイオード型の終端器とする場
合、好ましくは、当該ダイオードのアノード領域及びカ
ソード領域を多結晶シリコン薄膜により形成する。

【０００９】また、前記終端器を薄膜トランジスタ型の
終端器とする場合、好ましくは、当該薄膜トランジスタ
のチャネル領域、ソース領域及びドレイン領域を多結晶
シリコン薄膜により形成する。

【００１０】本発明のアクティブマトリクス型液晶表示
装置では、走査信号線の終端に終端器を接続することに
より、走査信号線の終端において走査信号の波形整形が
行われる。これにより、走査信号線遅延の影響を除去
し、走査信号線の終端における信号波形の歪みを減少さ
せて、即ち、走査信号電位の立ち上がり及び立ち下がり
の急峻度を維持して、書き込み時間の減少を防止する。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。図１に、本発明の実施の形態の一例
を示すブロック図を示す。このブロック図は、アクティ
ブマトリクス型液晶表示装置のアレイ基板側の回路構成
を示したものである。

【００１２】表示部に相当する領域には、ガラス基板上
に複数の走査信号線１３とこれに直交する複数の映像信
号線１４とが格子状に配列され、走査信号線１３と映像
信号線１４との交点付近には薄膜トランジスタ１２が配
置される。薄膜トランジスタ１２のドレイン電極には、
画素電極１１を介して、液晶容量１５及び補助容量コン
デンサ１６が接続されている。走査信号線１３の始端に
は走査信号ドライバ回路１７が、映像信号線１８の始端
には映像信号ドライバ回路１８が接続されている。更
に、走査信号線の終端には後述の回路を備えた終端器１
９が接続されている。

【００１３】図２に、本発明のアクティブマトリクス型
液晶表示装置で使用される終端器の一例を示す。（ａ）
は終端器の等価回路を表し、（ｂ）及び（ｃ）は、この
終端器を半導体素子で構成する場合の平面図及び断面図
を表す。

【００１４】この例では、図２（ａ）に示す様に、終端
器は二つダイオード２１及びダイオード２２を直列に接
続することにより構成されている。走査信号線１３の終
端は、ダイオード２１とダイオード２２との接続部に接
続される。即ち、走査信号線１３の終端は、ダイオード
２１のアノード及びダイオード２２のカソードに接続さ
れる。ダイオード２１のカソードは走査信号ＯＮ電圧電
源（Ｖgh）に、ダイオード２２のアノードは走査信号Ｏ
ＦＦ電圧電源（Ｖgl）に、それぞれ接続される。

【００１５】図２（ｂ）及び（ｃ）に示す様に、ガラス
基板３１の上に、ｎ型多結晶シリコン薄膜３２、３４と
ｐ型多結晶シリコン薄膜３３、３５とを堆積し、パター
ニングを行ってｐｎ接合ダイオードを形成する。次に、
絶縁膜３６を、ｎ型多結晶シリコン薄膜３２、３４及び
ｐ型多結晶シリコン薄膜３３、３５を覆うように形成す
る。次に、絶縁膜３６をエッチングして、コンタクトホ
ール４１、４２、４３、４４を形成し、ｎ型多結晶シリ
コン薄膜３２、３４及びｐ型多結晶シリコン薄膜３３、
３５の表面の一部を、それぞれ露出させる。次に、絶縁
膜３６上に金属薄膜を堆積して、パターニングを行い、
走査信号線電極３７、走査信号ＯＮ電源電極（Ｖgh）３
８、及び走査信号ＯＦＦ電源電極（Ｖgl）３９を形成す
る。これによって、走査信号線電極３７は、コンタクト
ホール４２を介してｐ型多結晶シリコン薄膜３３に、ま
た、コンタクトホール４３を介してｎ型多結晶シリコン
薄膜３４に、それぞれ接続され、同時に、走査信号ＯＮ
電源電極３８（Ｖgh）は、コンタクトホール４１を介し
てｎ型多結晶シリコン薄膜３２に、走査信号ＯＦＦ電源
電極３９（Ｖgl）は、コンタクトホール４４を介してｐ
型多結晶シリコン薄膜３５に、それぞれ接続される。

【００１６】図３に、本発明のアクティブマトリクス型
液晶表示装置で使用される終端器の他の例を示す。
（ａ）は終端器の等価回路を表し、（ｂ）及び（ｃ）
は、この終端器を半導体素子で構成する場合の平面図及
び断面図を表す。

【００１７】この例では、図３（ａ）に示す様に、終端
器はｐ型薄膜トランジスタ５１及びｎ型薄膜トランジス
タ５２を直列に接続することにより構成される。走査信
号線１３の終端は、ｐ型薄膜トランジスタ５１とｎ型薄
膜トランジスタ５２との接続部に接続される。即ち、走
査信号線１３の終端は、ｐ型薄膜トランジスタ５１のソ
ース電極及びｎ型薄膜トランジスタ５２のソース電極に
接続される。ｐ型薄膜トランジスタ５１のドレイン電極
及びゲート電極は走査信号ＯＮ電圧電源（Ｖgh）に、ｎ
型薄膜トランジスタ５２のドレイン電極及びゲート電極
は走査信号ＯＦＦ電圧電源（Ｖgl）に、それぞれ接続さ
れる。

【００１８】図３（ｂ）及び（ｃ）に示す様に、ガラス
基板６１の上に、ｐ型多結晶シリコン薄膜６２及びｎ型
多結晶シリコン薄膜６３を形成する。ｐ型多結晶シリコ
ン薄膜６２及びｎ型多結晶シリコン薄膜６３の上に絶縁
膜を堆積し、更にその上に金属薄膜を堆積した後、この
金属薄膜をパターニングしてゲート電極６６、６７を形
成する。次に、ゲート電極６６、６７に覆われていない
領域の絶縁膜を除去してゲート絶縁膜６４、６５を形成
する。以上の様にして、ｐ型多結晶シリコン薄膜トラン
ジスタ５１、及びｎ型多結晶シリコン薄膜トランジスタ
５２が形成される。

【００１９】次に、層間絶縁膜６８を、ゲート電極６
６、６７及び多結晶シリコン薄膜６２、６３を覆う様に
堆積する。層間絶縁膜６８をエッチングして、コンタク
トホール７２、７３、７４、７５を形成し、ｐ型多結晶
シリコン薄膜６２及びｎ型多結晶シリコン薄膜６３の表
面の一部を、それぞれ露出させる。次に、層間絶縁膜６
８の上に金属薄膜を堆積して、パターニングを行い、ｐ
型多結晶シリコン薄膜トランジスタ５１及びｎ型多結晶
シリコン薄膜トランジスタ５２に共通のソース電極６
９、ｐ型多結晶シリコン薄膜トランジスタ５１のドレイ
ン電極７０、及びｎ型多結晶シリコン薄膜トランジスタ
５２のドレイン電極７１を形成する。これによって、ソ
ース電極６９は、コンタクトホール７３を介してｐ型多
結晶シリコン薄膜６２のソース領域に、また、コンタク
トホール７４を介してｎ型多結晶シリコン薄膜６３のソ
ース領域に、それぞれ接続され、同時に、ドレイン電極
７０は、コンタクトホール７２を介してｎ型多結晶シリ
コン薄膜６２のドレイン領域に、ドレイン電極７１は、
コンタクトホール７５を介してｐ型多結晶シリコン薄膜
６３のドレイン領域に、それぞれ接続される。

【００２０】なお、共通のソース電極６９は走査信号線
１３の終端に接続され、ｐ型多結晶シリコン薄膜トラン
ジスタ５１のゲート電極６６及びドレイン電極７０は走
査信号ＯＮ電圧電源（Ｖgh）に、ｎ型多結晶シリコン薄
膜トランジスタ５２のゲート電極６７及びドレイン電極
７１は走査信号ＯＦＦ電圧電源（Ｖgl）に、それぞれ接
続される。

【００２１】通常、表示領域が対角１０インチ級のアク
ティブマトリクス型液晶表示装置の場合、走査信号線抵
抗は１０ｋΩ程度であり、走査信号の振幅は３０Ｖ程度
であるので、終端器には３ｍＡ程度の電流を流す能力が
要求される。従って、図３に示した薄膜トランジスタ５
１、５２のチャネル長は３０μｍ程度に設定される。

【００２２】なお、上記のダイオード型の終端器及び薄
膜トランジスタ型の終端器は、いずれも、各画素素毎に
配置されるスイッチング素子（例えば薄膜トランジス
タ）と同時に形成することができる。

【００２３】また、図１に示した例の様に、画素部のス
イッチング素子として薄膜トランジスタを使用する場
合、上記のダイオード型の終端器及び薄膜トランジスタ
型の終端器は、いずれも、画素部の薄膜トランジスタの
ゲートに蓄積される静電気を終端器に接続された電源配
線に逃す機能を備えているので、当該薄膜トランジスタ
の静電破壊を防止する効果もある。

【００２４】

【実施例】次に、図３に示した終端器を備えたた本発明
のアクティブマトリクス型液晶表示装置を用いて、走査
信号線遅延の影響を測定した結果について説明する。ま
た、比較のため、終端器を備えていない従来のアクティ
ブマトリクス型液晶表示装置を用いた測定結果について
も説明する。なお、以下の実験は、いずれも、走査信号
線抵抗Ｒｇ＝１０ｋΩ、走査信号線容量Ｃｇ＝３０ｐＦ
の走査信号線に、パルス幅３０μｓ、振幅３０Ｖの走査
信号を印加することにより行ったものである。

【００２５】図４に、走査信号線の始端及び終端におけ
る走査信号波形の測定結果を示す。図４（ａ）は、終端
器を備えた本発明のアクティブマトリクス型液晶表示装
置についての測定結果であり、図４（ｂ）は、終端器を
備えていない従来の装置についての測定結果である。

【００２６】本発明の装置の場合、走査信号線の始端で
の画素電位書き込み時間は３０μｓであり、走査信号線
の終端では走査信号の立ち上がり時間及び立ち下がり時
間は共に３μｓとなり、画素電位書き込み時間は２７μ
ｓであった。一方、従来の装置の場合、走査信号線の始
端での画素電位書き込み時間は先と同様に３０μｓであ
るが、走査信号線の終端では、走査信号線抵抗及び走査
信号線容量に起因する走査信号波形の歪みが大きく、走
査信号の立ち上がり時間及び立ち下がり時間は共に５μ
ｓとなり、画素電位書き込み時間は２５μｓであった。
以上の様に、走査信号線の終端に終端器を接続すること
によって、走査信号線のインピーダンス整合の効果によ
って、波形の歪みが減少することが確認された。

【００２７】図５に、走査信号線遅延による画素電位レ
ベルシフトの影響を測定した結果を示す。図の横軸は映
像信号電圧（Ｖsig ）を表し、縦軸は画素電位レベルシ
フト（ΔＶp ）を表す。また、８１は走査信号線の始端
での画素電位レベルシフトを、８２は本発明の装置の場
合の走査信号線の終端での画素電位レベルシフトを、８
３は従来の装置の場合の走査信号線の終端での画素電位
レベルシフトを、それぞれ表す。

【００２８】図５に見られる様に、本発明の装置では、
従来の装置と比較して、走査信号線の終端における画素
電位レベルシフトの映像信号電圧依存性が、始端におけ
る画素電位レベルシフトのそれに近付く。これは、終端
器による波形整形によって、走査信号線の終端における
走査信号波形が走査信号線の始端における走査信号波形
に近付いたためである。即ち、走査信号線の終端に終端
器を接続することによって、画素電位レベルシフトの走
査信号線方向に沿った変動を減少させ、輝度分布の走査
信号線方向の距離に対する依存性を減少させることでき
る。

【００２９】

【発明の効果】本発明のアクティブマトリクス型液晶表
示装置では、各走査信号線の終端に終端器を接続するこ
とにより、走査信号線の終端で走査信号の波形整形を行
い、走査信号線遅延の影響を減少させ、走査信号線の終
端における走査信号電位の立ち上がり及び立ち下がりを
急峻にして、書き込み時間の減少を防止する。

【００３０】更に、各走査信号線の終端に終端器を接続
することにより、画素部のスイッチング素子素子として
薄膜トランジスタを使用した場合、当該薄膜トランジス
タの静電破壊を抑制する効果も得られる。

【図面の簡単な説明】

【図１】本発明のアクティブマトリクス型液晶表示装置
の一例を示すブロック図。

【図２】本発明のアクティブマトリクス型液晶表示装置
に使用する終端器の一例を示す図、（ａ）は等価回路
図、（ｂ）は平面図、（ｃ）は断面図を表す。

【図３】本発明のアクティブマトリクス型液晶表示装置
に使用する終端器の他の例を示す図、（ａ）は等価回路
図、（ｂ）は平面図、（ｃ）は断面図を表す。

【図４】走査信号線の始端及び終端における走査信号波
形の測定結果を示す図、（ａ）は本発明のアクティブマ
トリクス型液晶表示装置についての測定結果、（ｂ）は
従来のアクティブマトリクス型液晶表示装置についての
測定結果である。

【図５】画素電位レベルシフトの映像信号電圧依存性を
表す図。

【図６】従来のアクティブマトリクス型液晶表示装置の
構成を説明するブロック図。

【図７】従来のアクティブマトリクス型液晶表示装置に
おける走査信号線遅延の影響を説明する図。

【図８】従来のアクティブマトリクス型液晶表示装置の
他の構成を説明するブロック図。

【符号の説明】

１１・・・画素電極、１２・・・薄膜トランジスタ、１
３・・・走査信号線、１４・・・映像信号線、１５・・
・画素容量、１６・・・補助容量コンデンサ、１７・・
・走査信号ドライバ回路、１８・・・映像信号ドライバ
回路、１９・・・終端器、２１・・・ダイオード、２２
・・・ダイオード、３１・・・ガラス基板、３２、３４
・・・ｎ型多結晶シリコン薄膜、３３、３５・・・ｐ型
多結晶シリコン薄膜、３６・・・絶縁膜、３７・・・走
査信号線電極、３８・・・走査信号ＯＦＦ電源電極、３
９・・・走査信号ＯＮ電源電極、４１、４２、４３、４
４・・・コンタクトホール、５１・・・ｐ型薄膜トラン
ジスタ、５２・・・ｎ型薄膜トランジスタ、６１・・・
透明絶縁基板、６２・・・ｐ型多結晶シリコン薄膜，６
３・・・ｎ型多結晶シリコン薄膜、６４、６５・・・ゲ
ート絶縁膜、６６、６７・・・ゲート電極、６８・・・
層間絶縁膜、６９・・・ソース電極（共通）、７０・・
・ドレイン電極、７１・・・ドレイン電極、７２、７
３、７４、７５・・・コンタクトホール、９１、９２・
・・信号波形。

Claims

【特許請求の範囲】

【請求項１】複数の走査信号線と、走査信号線に直交する複数の映像信号線と、走査信号線と映像信号線との各交点に配置されたスイッ
チング素子と、スイッチング素子を介して映像信号線に接続された画素
電極と、各走査信号線の終端に接続された終端器とを備えたこと
を特徴とするアクティブマトリクス型液晶表示装置。
【請求項２】前記終端器は半導体素子により構成され
ていることを特徴とする請求項１に記載のアクティブマ
トリクス型液晶表示装置。
【請求項３】前記終端器は前記スイッチング素子と同
時に形成されていることを特徴とする請求項２に記載の
アクティブマトリクス型液晶表示装置。
【請求項４】前記終端器はダイオード型の終端器であ
り、当該ダイオードのアノード領域及びカソード領域
は、多結晶シリコン薄膜により構成されていることを特
徴とする請求項３に記載のアクティブマトリクス型液晶
表示装置。
【請求項５】前記終端器は薄膜トランジスタ型の終端
器であり、当該薄膜トランジスタのチャネル領域、ソー
ス領域及びドレイン領域は、多結晶シリコン薄膜により
構成されていることを特徴とする請求項３に記載のアク
ティブマトリクス型液晶表示装置。