JP2002148645A - 表示装置用電極基板 - Google Patents

Abstract

(57)【要約】 【課題】 駆動回路内蔵型ＴＦＴ−ＬＣＤなどに用いら
れる表示装置用電極基板において、製造時に配線欠陥を
発生しにくくし、歩留まりを向上させる。 【解決手段】 走査線駆動回路１７又は信号線駆動回路
１８の能動素子部を除く配線の幅Ｗ１ｃｉｒ、幅Ｗ２ｃ
ｉｒを、画像表示部１９の能動素子部を除く配線の幅Ｗ
１ｐｉｘ、幅Ｗ２ｐｉｘに比べて広くすることで、製造
時にダストによる配線欠陥が生じる可能性を少なくし
て、歩留まりを向上させるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置用電極基
板に関し、詳しくは、駆動回路を内蔵するアクティブマ
トリクス型液晶表示装置に用いられる表示装置用電極基
板に関する。

【０００２】

【従来の技術】液晶表示装置の一つとして、薄膜トラン
ジスタ（以下、ＴＦＴ）をスイッチング素子とするアク
ティブマトリクス型液晶表示装置（以下、ＴＦＴ−ＬＣ
Ｄ）の開発が盛んである。この表示装置は、例えばガラ
ス等の透明絶縁基板上に設けられたスイッチング素子を
用いて一画素の液晶に加わる電圧を制御する方式のた
め、画質が鮮明であるという特徴を備えており、ＯＡ機
器端末やテレビジョン画面等のグラフィックディスプレ
イとして広く用いられている。

【０００３】近年では、同一面積の透明絶縁基板上での
有効画面領域を広げ、且つ製造コストの低減を図るた
め、特に多結晶珪素ＴＦＴ（以下、ｐ−ＳｉＴＦＴ）を
用いたＴＦＴ−ＬＣＤにおいて、走査線及び信号線の各
駆動回路を、画像表示部と同時に透明絶縁基板上に一体
形成した駆動回路内蔵型ＴＦＴ−ＬＣＤが開発されてい
る。

【０００４】図３は、駆動回路内蔵型ＴＦＴ−ＬＣＤの
一般的な回路構成図である。透明絶縁基板１０の主面上
には、複数本の走査信号線１１と、これに直交する複数
本の信号線１２が互いに交差するように配置されてお
り、走査信号線１１の端部は走査線駆動回路１７に、信
号線１２の端部は信号線駆動回路１８に接続されてい
る。そして、これら各線の交点近傍には能動素子である
ＴＦＴ１３が接続されている（図３では、そのうちの一
つを拡大して示している）。ＴＦＴ１３のドレイン電極
には液晶容量１５と補助容量１４が電気的に並列に接続
されて一つの画素Ａを形成している。この画素Ａの集ま
りが透明絶縁基板１０上の画像表示部１９となる。ま
た、補助容量１４の他方の電極には補助容量線１６が接
続されている。

【０００５】

【発明が解決しようとする課題】上記のような駆動回路
内蔵型ＴＦＴ−ＬＣＤでは、透明絶縁基板上に形成され
る素子密度及び配線密度が増大するため、同一プロセス
条件下では、駆動回路を内蔵しない画像表示部のみの液
晶表示装置と比較して、ダストの影響を受けやすくな
る。即ち、素子密度及び配線密度の増大により、駆動回
路での配線幅が狭くなったり、配線間の間隔が狭くなる
と、液晶表示装置のパターン形成プロセス等でダストに
よりパターン形成の一部に欠陥が生じ、例えば図４
（ａ）に示すように配線がオープンしてしまったり、或
いは図４（ｂ）に示すように配線間が導電性領域でショ
ートしてしまうなどの配線欠陥が起こりやすくなり、製
造時の歩留りが低下することになる。

【０００６】本発明の目的は、製造時に配線欠陥が発生
しにくく、歩留まりに優れた表示装置用電極基板を提供
することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、能動素子部を含む画素が規則的
に複数配置された画像表示部と、前記画像表示部の能動
素子部と同一形式の能動素子部を含む駆動回路とを有す
る表示装置用電極基板において、前記駆動回路の能動素
子部を除く配線幅を、前記画像表示部の能動素子部を除
く配線幅よりも広くしたことを特徴とする。

【０００８】好ましい形態として、前記駆動回路の能動
素子部を除く最小配線幅を、前記画像表示部の能動素子
部を除く最小配線幅よりも広くする。

【０００９】請求項２の発明は、能動素子部を含む画素
が規則的に複数配置された画像表示部と、前記画像表示
部の能動素子部と同一形式の能動素子部を含む駆動回路
とを有する表示装置用電極基板において、前記駆動回路
の能動素子部を除く配線の間隔を、前記画像表示部の能
動素子部を除く配線の間隔よりも広くしたことを特徴と
する。

【００１０】好ましい形態として、前記駆動回路の能動
素子部を除く配線の最小間隔を、前記画像表示部の能動
素子部を除く配線の最小間隔よりも広くする。

【００１１】好ましい形態として、上記請求項１及び請
求項２における能動素子部を、ｐ−ＳｉＴＦＴにより形
成する。

【００１２】請求項３の発明は、請求項１又は２におい
て、前記駆動回路の能動素子部を除く配線と前記画像表
示部の能動素子部を除く配線は同一層に形成されている
ことを特徴とする。

【００１３】請求項４の発明は、請求項１乃至３におい
て、前記画像表示部と前記駆動回路が同一プロセスによ
り形成されることを特徴とする。

【００１４】

【発明の実施の形態】以下、本発明に係わる表示装置用
電極基板を、図３に示すような駆動回路内蔵型ＴＦＴ−
ＬＣＤ適用した場合の実施形態について説明する。

【００１５】図２は、図３に示す画素Ａの詳細を示した
概略平面図であり、とくに能動素子部とその周辺の電極
パターンを示している（以下、図２に示す電極パターン
を画素部と総称する）。図２において、１０１は能動素
子であるＴＦＴを構成する多結晶珪素薄膜、１０２は第
１金属配線、１０３は第２金属配線、そして１０４はコ
ンタクトホールである。また、二点鎖線で囲まれた領域
は図１のＴＦＴ１３が配置されている（画素）能動素子
部１である。第１金属配線１０２はＴＦＴ１３のゲート
Ｇにもなり、第２金属配線１０３はコンタクトホール１
０４を介してＴＦＴ１３のソースＳを形成する。図に示
したＤ、Ｇ、Ｓは、ＴＦＴ１３のドレイン、ゲート、ソ
ースに当たる部分であり、ソースＳの延長線上に補助容
量１４を構成する部分が形成されている。ここで、ゲー
トＧに導通する第１金属配線１０２の幅をＷ１ｐｉｘと
し、それとは異なる層に配線されたドレインＤに導通す
る配線１０５の幅をＷ２ｐｉｘとする。また、この能動
素子部１での同一層における配線間の間隔をＳｐｉｘと
する。

【００１６】図１は、図３に示す走査線駆動回路１７の
一部分の詳細を示した概略平面図であり、とくに能動素
子部とその周辺の電極パターンを示している（以下、図
１に示す電極パターンを駆動回路部と総称する）。図１
において、二点鎖線で囲まれた領域は（駆動回路）能動
素子部２であり、走査線駆動回路１７の終段のインバー
タを構成するＰ型とＮ型のＴＦＴが形成されている。Ｓ
ｐ、Ｇｐ、ＤはＰ型ＴＦＴトのソース、ゲート、ドレイ
ンであり、Ｓｎ、Ｇｎ、ＤはＮ型ＴＦＴのソース、ゲー
ト、ドレインである。両ＴＦＴ共通のドレインは、その
延長上にある配線２０１で走査線に接続される。Ｐ型Ｔ
ＦＴのソースＳｐの延長上にある配線はＶＤＤ（電源）
電位の配線２０２に接続されている。また、Ｎ型ＴＦＴ
のソースＳｎの延長上にある配線はＧＮＤ（接地）電位
の配線２０３に接続されている。ここで、配線２０１の
幅をＷ１ｃｉｒとし、配線２０２の幅をＷ２ｃｉｒとす
る。また、この能動素子部２での同一層における配線２
０２、２０３の間隔をＳｃｉｒとする。

【００１７】なお、図１では走査線駆動回路１７を例に
挙げて駆動回路部を説明したが、信号線駆動回路１８に
ついても同様に駆動回路部を構成することができる。

【００１８】次に、図１に示した駆動回路部と図２に示
した画素部における配線幅及び配線間隔について比較す
る。

【００１９】図１に示した配線２０１の幅Ｗ１ｃｉｒ
は、図２に示した第１金属配線１０２の幅Ｗ１ｐｉｘよ
りも広く、また、図１に示した配線２０２の幅Ｗ２ｃｉ
ｒは、図２に示した配線１０５の幅Ｗ２ｐｉｘよりも広
い。更に、図１に示した配線間隔Ｓｃｉｒは図２に示し
た配線間隔Ｓｐｉｘよりも広くなるように設定されてい
る。

【００２０】ただし、図１に示す配線２０１と図２に示
す第１金属配線１０２は同一層にある。また、図１に示
す配線２０２と図２に示す第２金属配線１０３も同一層
にある。以上をまとめると、図１の駆動回路部と図２の
画素部では以下の関係が成り立つ。

【００２１】Ｗ１ｃｉｒ＞Ｗ１ｐｉｘ Ｗ２ｃｉｒ＞Ｗ２ｐｉｘ Ｓｃｉｒ＞Ｓｐｉｘ 上式の関係を満たすように配線幅及び配線間隔を設定す
ると、図１に示した駆動回路部の配線幅及び配線間隔は
従来構成に比べて広くなる。したがって、この部分は製
造時にダストの影響を受けにくくなり、配線オープン、
或いは配線のショートなどの配線欠陥の生じる確率を大
幅に少なくすることができる。

【００２２】ここで、図２に示す画素部の配線幅は従来
通りで狭いが、仮に配線欠陥が生じて一画素が機能しな
くとも、それを視認することはほとんどできないため、
品質に余り影響を与えることはない。しかし、例えば走
査線駆動回路１７に配線欠陥が生じて一ラインの走査線
が駆動されないと、ライン欠陥として視認されることに
なり、画像品質に影響する。このため、上記した駆動回
路部での配線欠陥を無くすことが品質向上に有効と考え
られる。

【００２３】本実施形態によれば、走査線駆動回路や信
号線駆動回路などの駆動回路部の配線の幅及び間隔を画
素部の配線の幅及び間隔より広くしたので、製造時にダ
ストによる駆動回路部の配線欠陥が発生しにくくなり、
歩留りを向上させることができる。

【００２４】なお、駆動回路部においては、配線の幅と
間隔の両方が広くなくとも、どちらか一方を広くするこ
とで、上記効果を得ることができる。

【００２５】

【発明の効果】以上詳細に説明したように、本発明によ
れば、製造時にダストの影響を受けにくくなるので、駆
動回路での配線オープンや配線ショートなどの配線欠陥
が発生しにくくなり、歩留りに優れた表示装置用電極基
板を提供することができる。

【図面の簡単な説明】

【図１】図３の走査線駆動回路の一部分の詳細を示した
概略平面図。

【図２】図３の画素Ａの詳細を示した概略平面図。

【図３】駆動回路内蔵型ＴＦＴ−ＬＣＤの一般的な回路
構成図。

【図４】従来のダストによる配線欠陥例を示す説明図。

【符号の説明】

１…（画素）能動素子部、２…（駆動回路）能動素子
部、１１…走査線、１２…信号線、１３…ＴＦＴ（薄膜
トランジスタ）、１４…補助容量、１５…液晶容量、１
６…補助容量線、１７…走査線駆動回路、１８…信号線
駆動回路、１０１…多結晶珪素薄膜、１０２…第１金属
配線、１０３…第２金属配線、１０４…コンタクトホー
ル、１０５，２０１，２０２，２０３…配線

Claims (4)

【特許請求の範囲】
1. 【請求項１】 能動素子部を含む画素が規則的に複数配
   置された画像表示部と、前記画像表示部の能動素子部と
   同一形式の能動素子部を含む駆動回路とを有する表示装
   置用電極基板において、 前記駆動回路の能動素子部を除く配線幅を、前記画像表
   示部の能動素子部を除く配線幅よりも広くしたことを特
   徴とする表示装置用電極基板。
2. 【請求項２】 能動素子部を含む画素が規則的に複数配
   置された画像表示部と、前記画像表示部の能動素子部と
   同一形式の能動素子部を含む駆動回路とを有する表示装
   置用電極基板において、 前記駆動回路の能動素子部を除く配線の間隔を、前記画
   像表示部の能動素子部を除く配線の間隔よりも広くした
   ことを特徴とする表示装置用電極基板。
3. 【請求項３】 前記駆動回路の能動素子部を除く配線と
   前記画像表示部の能動素子部を除く配線は同一層に形成
   されていることを特徴とする請求項１又は２に記載の表
   示装置用電極基板。
4. 【請求項４】 前記画像表示部と前記駆動回路が同一プ
   ロセスにより形成されることを特徴とする請求項１乃至
   ３に記載の表示装置用電極基板。