JP3047522B2 - アクティブマトリクス基板を用いた液晶表示装置 - Google Patents
アクティブマトリクス基板を用いた液晶表示装置Info
- Publication number
- JP3047522B2 JP3047522B2 JP16421791A JP16421791A JP3047522B2 JP 3047522 B2 JP3047522 B2 JP 3047522B2 JP 16421791 A JP16421791 A JP 16421791A JP 16421791 A JP16421791 A JP 16421791A JP 3047522 B2 JP3047522 B2 JP 3047522B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- area
- capacitor
- display area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、駆動回路を同時形成し
たアクティブマトリクス基板の構成に関する。
たアクティブマトリクス基板の構成に関する。
【０００２】
【従来の技術】駆動回路内蔵ＴＦＴ液晶表示装置に関し
ての公知例として、特開昭62−198827号公報等がある。
この発明は、液晶表示領域の信号線の入力側と出力側の
両方に駆動回路を内蔵し、その駆動回路の出力側に容量
を有することを特徴としている。この容量により信号線
が断線した場合に発生する線状欠陥不良を低減させよう
とするものである。内蔵した容量の片方の電極は駆動回
路の出力側に接続され、他方の電極は外部接続端子を有
し通常は電気的に浮かした状態にしている。線状欠陥が
発生した場合、どちらか一方の容量の外部接続端子を使
用することで所定の電圧が供給でき、充分な容量を得る
ことができる。これによって画素電極への書き込みを確
実にすることを可能としたものである。
ての公知例として、特開昭62−198827号公報等がある。
この発明は、液晶表示領域の信号線の入力側と出力側の
両方に駆動回路を内蔵し、その駆動回路の出力側に容量
を有することを特徴としている。この容量により信号線
が断線した場合に発生する線状欠陥不良を低減させよう
とするものである。内蔵した容量の片方の電極は駆動回
路の出力側に接続され、他方の電極は外部接続端子を有
し通常は電気的に浮かした状態にしている。線状欠陥が
発生した場合、どちらか一方の容量の外部接続端子を使
用することで所定の電圧が供給でき、充分な容量を得る
ことができる。これによって画素電極への書き込みを確
実にすることを可能としたものである。
【０００３】
【発明が解決しようとする課題】前述の従来技術では、
薄膜トランジスタ及び容量等で構成される駆動回路を液
晶表示領域の信号線の入力側と出力側の両方に形成する
ために、同一透明基板内に占める駆動回路領域が大きく
なりパネル全体が大きくなる傾向にある。本発明の第１
の目的は、液晶表示領域は同じ大きさで駆動回路領域を
狭くし、パネル全体を小さくすることにある。また、液
晶表示領域を駆動するための薄膜トランジスタ及び容量
を液晶表示領域の信号線の入力側と出力側の両方に形成
するために駆動回路の歩留まり低下が予測される。本発
明の第２の目的は、駆動回路の歩留まり低下を抑えるこ
とにある。
薄膜トランジスタ及び容量等で構成される駆動回路を液
晶表示領域の信号線の入力側と出力側の両方に形成する
ために、同一透明基板内に占める駆動回路領域が大きく
なりパネル全体が大きくなる傾向にある。本発明の第１
の目的は、液晶表示領域は同じ大きさで駆動回路領域を
狭くし、パネル全体を小さくすることにある。また、液
晶表示領域を駆動するための薄膜トランジスタ及び容量
を液晶表示領域の信号線の入力側と出力側の両方に形成
するために駆動回路の歩留まり低下が予測される。本発
明の第２の目的は、駆動回路の歩留まり低下を抑えるこ
とにある。
【０００４】
【課題を解決するための手段】本発明は、前記２つの目
的を次の手段によって達成するものである。
的を次の手段によって達成するものである。
【０００５】本発明は、複数の走査線と、その複数の走
査線に交差するように配置した複数の信号線を有する表
示領域と、表示領域外に設けられ複数の信号線にそれぞ
れ接続され第１の静電容量を形成するように配置された
第１のコンデンサを有する第１の駆動回路領域と、表示
領域外に設けられ第１の駆動回路領域に対して表示領域
から伸びるもう一方の複数の信号線に接続される第２の
薄膜トランジスタと第２の薄膜トランジスタと表示領域
を接続する電極線上に接続され第１の静電容量よりも小
さい第２の静電容量を形成するように配置された第２の
コンデンサを有する第２の駆動回路領域を有する第２の
駆動回路領域を含んでなる液晶表示装置により構成され
る。
査線に交差するように配置した複数の信号線を有する表
示領域と、表示領域外に設けられ複数の信号線にそれぞ
れ接続され第１の静電容量を形成するように配置された
第１のコンデンサを有する第１の駆動回路領域と、表示
領域外に設けられ第１の駆動回路領域に対して表示領域
から伸びるもう一方の複数の信号線に接続される第２の
薄膜トランジスタと第２の薄膜トランジスタと表示領域
を接続する電極線上に接続され第１の静電容量よりも小
さい第２の静電容量を形成するように配置された第２の
コンデンサを有する第２の駆動回路領域を有する第２の
駆動回路領域を含んでなる液晶表示装置により構成され
る。
【０００６】
【作用】本発明の上記第１の目的に対しては、液晶表示
領域を制御する駆動回路を、薄膜トランジスタ１個及び
容量の必要最小限に留め、パネルに占める駆動回路領域
を狭くすることでパネル全体を小さくすることができ
る。
領域を制御する駆動回路を、薄膜トランジスタ１個及び
容量の必要最小限に留め、パネルに占める駆動回路領域
を狭くすることでパネル全体を小さくすることができ
る。
【０００７】
【０００８】
【実施例】以下、本発明の実施例について、図面を用い
て説明する。
て説明する。
【０００９】図１は本発明の駆動回路を内蔵したアクテ
ィブマトリクス基板を用いた液晶表示装置を示したもの
である。本液晶表示装置は、画素ＴＦＴ及び画素容量を
マトリクス状に配置した液晶表示領域１と、液晶表示領
域１を挾んで液晶表示領域１を制御する駆動回路２を同
一透明基板上に形成する。各信号線６は、画素ＴＦＴと
駆動回路２に接続されている。駆動回路２は、周辺ＴＦ
Ｔ３及び第１の静電容量４、第２の静電容量５で構成さ
れている。周辺ＴＦＴ３の出力側には第２の静電容量５
が接続されており、液晶表示領域１を挾んだ反対側の駆
動回路２には第１の静電容量４が信号線６に接続されて
いる。
ィブマトリクス基板を用いた液晶表示装置を示したもの
である。本液晶表示装置は、画素ＴＦＴ及び画素容量を
マトリクス状に配置した液晶表示領域１と、液晶表示領
域１を挾んで液晶表示領域１を制御する駆動回路２を同
一透明基板上に形成する。各信号線６は、画素ＴＦＴと
駆動回路２に接続されている。駆動回路２は、周辺ＴＦ
Ｔ３及び第１の静電容量４、第２の静電容量５で構成さ
れている。周辺ＴＦＴ３の出力側には第２の静電容量５
が接続されており、液晶表示領域１を挾んだ反対側の駆
動回路２には第１の静電容量４が信号線６に接続されて
いる。
【００１０】図２は駆動回路２の平面構造を示す。周辺
ＴＦＴ３及び第１の静電容量４、第２の静電容量５は、
ゲート／ドレイン間ショートの不良が発生した場合を考
慮し、周辺ＴＦＴ３の半導体膜層と上部電極および容量
４，５の上部電極を複数に分割する。ショートが発生し
た箇所はレーザでソースあるいはドレイン電極を切断す
る。また、断線に対しては、駆動回路の信号線を少なく
とも２本に分割し冗長性を持たせている。第２の静電容
量５より第１の静電容量４の容量値を大きくしてあり、
周辺ＴＦＴ３及び第２の静電容量５で構成される駆動回
路２と第１の静電容量４の駆動回路の占有面積をほぼ同
じにする。
ＴＦＴ３及び第１の静電容量４、第２の静電容量５は、
ゲート／ドレイン間ショートの不良が発生した場合を考
慮し、周辺ＴＦＴ３の半導体膜層と上部電極および容量
４，５の上部電極を複数に分割する。ショートが発生し
た箇所はレーザでソースあるいはドレイン電極を切断す
る。また、断線に対しては、駆動回路の信号線を少なく
とも２本に分割し冗長性を持たせている。第２の静電容
量５より第１の静電容量４の容量値を大きくしてあり、
周辺ＴＦＴ３及び第２の静電容量５で構成される駆動回
路２と第１の静電容量４の駆動回路の占有面積をほぼ同
じにする。
【００１１】図３は、図２の駆動回路平面構造の周辺Ｔ
ＦＴ３の断面Ａ−Ａ′と、第１の静電容量４及び第２の
静電容量５の断面Ｂ−Ｂ′を示したものである。周辺Ｔ
ＦＴの構造は、逆スタガ構造でゲート絶縁膜には陽極酸
化膜と窒化珪素膜の２層絶縁膜で形成される。また、周
辺ＴＦＴ３は高移動度を必要とするため半導体膜層を移
動度の高い多結晶シリコン膜を使用し、単結晶シリコン
膜の２層半導体膜層で形成する。
ＦＴ３の断面Ａ−Ａ′と、第１の静電容量４及び第２の
静電容量５の断面Ｂ−Ｂ′を示したものである。周辺Ｔ
ＦＴの構造は、逆スタガ構造でゲート絶縁膜には陽極酸
化膜と窒化珪素膜の２層絶縁膜で形成される。また、周
辺ＴＦＴ３は高移動度を必要とするため半導体膜層を移
動度の高い多結晶シリコン膜を使用し、単結晶シリコン
膜の２層半導体膜層で形成する。
【００１２】図４に液晶表示領域１の１画素分の平面構
造を示す。液晶表示領域１は画素ＴＦＴ１３及び画素容
量１４をマトリクス状に形成してある。画素ＴＦＴ１３
のゲート電極は走査線に、ドレイン電極は信号線にそれ
ぞれ接続され、ソース電極は透明導電膜１６に接続され
る。また、前段の走査線１５と透明導電膜１６との間に
画素容量１４を形成する。
造を示す。液晶表示領域１は画素ＴＦＴ１３及び画素容
量１４をマトリクス状に形成してある。画素ＴＦＴ１３
のゲート電極は走査線に、ドレイン電極は信号線にそれ
ぞれ接続され、ソース電極は透明導電膜１６に接続され
る。また、前段の走査線１５と透明導電膜１６との間に
画素容量１４を形成する。
【００１３】図５は、図４の液晶表示領域１の画素ＴＦ
Ｔ１３の断面構造Ｃ−Ｃ′を示したものである。画素Ｔ
ＦＴ１３の構造は、逆スタガ構造であり、半導体膜のみ
周辺ＴＦＴ３とは違い単結晶シリコン膜１１のみで形成
される。
Ｔ１３の断面構造Ｃ−Ｃ′を示したものである。画素Ｔ
ＦＴ１３の構造は、逆スタガ構造であり、半導体膜のみ
周辺ＴＦＴ３とは違い単結晶シリコン膜１１のみで形成
される。
【００１４】図６は、パネル内の液晶表示領域１と駆動
回路２の配置図を示す。液晶表示領域１を挾んで周辺Ｔ
ＦＴ３及び第２の静電容量５、及び第１の静電容量４で
構成される駆動回路２でパネルを構成する。また、駆動
回路２の占有面積比を0.90から１.１０ の範囲内とす
る。
回路２の配置図を示す。液晶表示領域１を挾んで周辺Ｔ
ＦＴ３及び第２の静電容量５、及び第１の静電容量４で
構成される駆動回路２でパネルを構成する。また、駆動
回路２の占有面積比を0.90から１.１０ の範囲内とす
る。
【００１５】
【発明の効果】本発明によれば、駆動回路領域を狭くす
ることでパネル全体を小さくすることができる。駆動回
路に冗長性をもたせることで駆動回路の歩留まり低下を
抑えられる。
ることでパネル全体を小さくすることができる。駆動回
路に冗長性をもたせることで駆動回路の歩留まり低下を
抑えられる。
【図１】本発明の駆動回路内蔵アクティブマトリクス基
板の概略図である。
板の概略図である。
【図２】本発明の駆動回路の平面構造図である。
【図３】本発明の駆動回路の断面図である。
【図４】本発明の液晶表示領域の平面構造図である。
【図５】本発明の液晶表示領域の断面図である。
【図６】本発明のパネル内の液晶表示領域と駆動回路の
配置図である。
配置図である。
１…液晶表示領域、２…駆動回路、３…周辺ＴＦＴ、４
…第１の静電容量、５…第２の静電容量、６…信号線、
７…ガラス基板、８…ゲート電極、９…ゲート絶縁膜、
１０…多結晶シリコン膜、１１…単結晶シリコン膜、１
２…ソース／ドレイン電極、１３…画素ＴＦＴ、１４…
画素容量、１５…走査線、１６…透明導電膜。
…第１の静電容量、５…第２の静電容量、６…信号線、
７…ガラス基板、８…ゲート電極、９…ゲート絶縁膜、
１０…多結晶シリコン膜、１１…単結晶シリコン膜、１
２…ソース／ドレイン電極、１３…画素ＴＦＴ、１４…
画素容量、１５…走査線、１６…透明導電膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−65018（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G02F 1/133 550
Claims (3)
- 【請求項１】 複数の走査線と、複数の走査線に交差する
ように配置した複数の信号線と、前記走査線と前記信号
線の交点近傍に設けられた第１の薄膜トランジスタと、
前記複数の走査線と前記複数の信号線により囲まれたそ
れぞれの領域に対応して配置した透明電極と、を有する
表示領域と、前記表示領域外に設けられ前記複数の信号
線にそれぞれ接続され第１の静電容量を形成するように
配置された第１のコンデンサと、を有する第１の駆動回
路領域と、前記表示領域外に設けられ前記第１の駆動回
路領域に対して前記表示領域から伸びるもう一方の複数
の信号線に接続される第２の薄膜トランジスタと、該第
２の薄膜トランジスタと前記表示領域を接続する電極線
上に接続され前記第１の静電容量よりも小さい第２の静
電容量を形成するように配置された第２のコンデンサ
と、を有する第２の駆動回路領域と、を含んでなるアク
ティブマトリクス基板を用いた液晶表示装置。 - 【請求項２】 請求項１において、前記第２の薄膜トラン
ジスタ及び前記第２のコンデンサの占有面積と、前記第
１のコンデンサの占有面積の比が、０.９から１.１の範
囲内にあることを特徴とするアクティブマトリクス基板
を用いた液晶表示装置。 - 【請求項３】 請求項１において、前記第１のコンデンサ
又は前記第２のコンデンサの少なくともいずれか一方の
片側の導体板が前記信号線の一部で形成され、かつ上部
導体板が複数に分割されたアクティブマトリクス基板を
用いた液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16421791A JP3047522B2 (ja) | 1991-07-04 | 1991-07-04 | アクティブマトリクス基板を用いた液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16421791A JP3047522B2 (ja) | 1991-07-04 | 1991-07-04 | アクティブマトリクス基板を用いた液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0511272A JPH0511272A (ja) | 1993-01-19 |
| JP3047522B2 true JP3047522B2 (ja) | 2000-05-29 |
Family
ID=15788897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16421791A Expired - Lifetime JP3047522B2 (ja) | 1991-07-04 | 1991-07-04 | アクティブマトリクス基板を用いた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3047522B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2613015B2 (ja) * | 1994-02-08 | 1997-05-21 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
| JP3081497B2 (ja) * | 1995-03-30 | 2000-08-28 | 三洋電機株式会社 | 表示装置及びその製造方法 |
| TWI453711B (zh) | 2007-03-21 | 2014-09-21 | Semiconductor Energy Lab | 顯示裝置 |
-
1991
- 1991-07-04 JP JP16421791A patent/JP3047522B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0511272A (ja) | 1993-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950019865A (ko) | 액정표시장치 및 그 제조방법 | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| EP0430592A2 (en) | An active matrix display device | |
| US6819385B2 (en) | Transflective pixel structure | |
| KR0123445B1 (ko) | 액정표시장치 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| KR20010095132A (ko) | 액티브 매트릭스형 액정표시장치 | |
| US20080246707A1 (en) | Display Device | |
| KR100268615B1 (ko) | 액티브매트릭스표시장치 | |
| JP2003091017A (ja) | カラー液晶表示装置 | |
| US20040233370A1 (en) | Display apparatus and method for manufacturing the same | |
| KR100531388B1 (ko) | 표시 장치 | |
| US5546204A (en) | TFT matrix liquid crystal device having data source lines and drain means of etched and doped single crystal silicon | |
| KR100379291B1 (ko) | 액정 디스플레이 장치용 박막 트랜지스터 어레이 | |
| JP3047522B2 (ja) | アクティブマトリクス基板を用いた液晶表示装置 | |
| JP3286843B2 (ja) | 液晶パネル | |
| JP2896067B2 (ja) | 液晶表示装置 | |
| JP2762820B2 (ja) | 薄膜トランジスタマトリクス及びそれを用いた液晶表示装置 | |
| TW561440B (en) | Active matrix display device | |
| JPH1078761A (ja) | 液晶表示装置 | |
| JP3480105B2 (ja) | 表示パネル | |
| JP4801835B2 (ja) | 表示装置用電極基板 | |
| KR100569271B1 (ko) | 박막 트랜지스터 액정표시장치 | |
| KR100361624B1 (ko) | 액정표시장치 | |
| JPH07199225A (ja) | 表示装置 |