JP2762820B2 - 薄膜トランジスタマトリクス及びそれを用いた液晶表示装置 - Google Patents
薄膜トランジスタマトリクス及びそれを用いた液晶表示装置Info
- Publication number
- JP2762820B2 JP2762820B2 JP3471292A JP3471292A JP2762820B2 JP 2762820 B2 JP2762820 B2 JP 2762820B2 JP 3471292 A JP3471292 A JP 3471292A JP 3471292 A JP3471292 A JP 3471292A JP 2762820 B2 JP2762820 B2 JP 2762820B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- wiring
- drain
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶等を駆動するため
に用いる薄膜トランジスタマトリクスに関するものであ
る。
に用いる薄膜トランジスタマトリクスに関するものであ
る。
【０００２】
【従来の技術】近年、ＴＦＴ（薄膜トランジスタ素子）
を搭載したアクティブマトリクス型液晶表示装置が注目
され、特に画素数の多い高精細化が進められていが、画
素数が多くなると、配線本数およびＴＦＴ数が著るしく
増大するので線欠陥による歩留り低下が問題となってい
る。こうした問題の解決策として、ドレイン配線とゲー
ト配線の交差部での短絡における線欠陥にたいしては、
ドレイン配線またはゲート配線を２本に分けるか、スリ
ット状の穴を開け、一方にレーザートリミングを施し分
離するなどの対策がある。また、ＴＦＴのゲート電極と
ドレイン電極またはソース電極の短絡による線欠陥にた
いしては、ドレイン電極またはソース電極をドレイン配
線から切り離すことによって、線欠陥を救済している。
前者のようなドレイン配線とゲート配線の交差部におけ
る冗長構成は、例えば、折付他２名、特開昭63−5380号
「平面ディスプレイ装置」または、井上他１名、特開昭
63−221325号「薄膜トランジスタマトリクス」等に記載
されている。また、後者のようなＴＦＴ部の短絡による
線欠陥については、例えば、竹田守他８名、論文「冗長
構成を採用した１２.５ 型アクティブマトリクス方式カ
ラー液晶ディスプレイ」：日経エレクトロニクス、Ｎ
ｏ.４１０，ｐ.１９３−２１０（１９８６，１２，１
５）等に記載されている。
を搭載したアクティブマトリクス型液晶表示装置が注目
され、特に画素数の多い高精細化が進められていが、画
素数が多くなると、配線本数およびＴＦＴ数が著るしく
増大するので線欠陥による歩留り低下が問題となってい
る。こうした問題の解決策として、ドレイン配線とゲー
ト配線の交差部での短絡における線欠陥にたいしては、
ドレイン配線またはゲート配線を２本に分けるか、スリ
ット状の穴を開け、一方にレーザートリミングを施し分
離するなどの対策がある。また、ＴＦＴのゲート電極と
ドレイン電極またはソース電極の短絡による線欠陥にた
いしては、ドレイン電極またはソース電極をドレイン配
線から切り離すことによって、線欠陥を救済している。
前者のようなドレイン配線とゲート配線の交差部におけ
る冗長構成は、例えば、折付他２名、特開昭63−5380号
「平面ディスプレイ装置」または、井上他１名、特開昭
63−221325号「薄膜トランジスタマトリクス」等に記載
されている。また、後者のようなＴＦＴ部の短絡による
線欠陥については、例えば、竹田守他８名、論文「冗長
構成を採用した１２.５ 型アクティブマトリクス方式カ
ラー液晶ディスプレイ」：日経エレクトロニクス、Ｎ
ｏ.４１０，ｐ.１９３−２１０（１９８６，１２，１
５）等に記載されている。
【０００３】例えば、図９に、井上他１名、特開昭63−
221325号「薄膜トランジスタマトリクス」に記載されて
いるゲート配線の冗長構成を示す。ドレイン配線１とゲ
ート配線２の交差部において、ゲート配線２の略中央部
にスリット状の開口部８が設けられている。ドレイン配
線１とゲート配線２が交差部で短絡したとき、微小区域
２ａの両端１０をレーザートリミングでゲート配線２か
ら切り離すことによって、短絡部９をゲート配線２から
切離しドレイン配線１との短絡を救済する。
221325号「薄膜トランジスタマトリクス」に記載されて
いるゲート配線の冗長構成を示す。ドレイン配線１とゲ
ート配線２の交差部において、ゲート配線２の略中央部
にスリット状の開口部８が設けられている。ドレイン配
線１とゲート配線２が交差部で短絡したとき、微小区域
２ａの両端１０をレーザートリミングでゲート配線２か
ら切り離すことによって、短絡部９をゲート配線２から
切離しドレイン配線１との短絡を救済する。
【０００４】
【発明が解決しようとする課題】しかしながら、レーザ
ートリミングを行う場合、周りに影響を与えないよう
に、切断する部分の両脇に少なくとも８μｍ角以上のス
ペースを設けておかなければならない。ＴＦＴ部の短絡
を救済するときに、ドレイン電極４の両脇にもレーザー
トリミング用のスペースが必要である。また、高精細化
が進み画素サイズが縮小してくると、レーザートリミン
グ用のスペースが開口率に大きく寄与し開口率を下げ
る。
ートリミングを行う場合、周りに影響を与えないよう
に、切断する部分の両脇に少なくとも８μｍ角以上のス
ペースを設けておかなければならない。ＴＦＴ部の短絡
を救済するときに、ドレイン電極４の両脇にもレーザー
トリミング用のスペースが必要である。また、高精細化
が進み画素サイズが縮小してくると、レーザートリミン
グ用のスペースが開口率に大きく寄与し開口率を下げ
る。
【０００５】このことから、本発明の目的は、ゲート配
線とドレイン配線の短絡モードによる線欠陥を完全に救
済することができると同時に、レーザートリミング用ス
ペースを減少させ、開口率を上げることのできるアクテ
ィブマトリクス型液晶表示装置の画素構成を提供するこ
とにある。
線とドレイン配線の短絡モードによる線欠陥を完全に救
済することができると同時に、レーザートリミング用ス
ペースを減少させ、開口率を上げることのできるアクテ
ィブマトリクス型液晶表示装置の画素構成を提供するこ
とにある。
【０００６】
【課題を解決するための手段】上記問題を解決するため
に、本発明の特徴は、透明絶縁基板上にマトリクス状に
配列された薄膜トランジスタ素子と、前記薄膜トランジ
スタ素子を駆動すべく行方向に配設された複数のゲート
配線２と、および列方向に配設された複数のドレイン配
線１と、ゲート配線２に接続されたゲート電極と、ドレ
イン配線１に接続されたドレイン電極４を具備した薄膜
トランジスタマトリクス基板において、１行のゲート配
線２を複数本に分割し、分割されたゲート配線２の間に
ドレイン配線１とドレイン電極４との接続点を設けたこ
とにある。
に、本発明の特徴は、透明絶縁基板上にマトリクス状に
配列された薄膜トランジスタ素子と、前記薄膜トランジ
スタ素子を駆動すべく行方向に配設された複数のゲート
配線２と、および列方向に配設された複数のドレイン配
線１と、ゲート配線２に接続されたゲート電極と、ドレ
イン配線１に接続されたドレイン電極４を具備した薄膜
トランジスタマトリクス基板において、１行のゲート配
線２を複数本に分割し、分割されたゲート配線２の間に
ドレイン配線１とドレイン電極４との接続点を設けたこ
とにある。
【０００７】
【作用】１行のゲート配線２を複数本に分割し、分割さ
れたゲート配線２の間にドレイン配線１とドレイン電極
４との接続点を設けたことによって、ドレイン配線１１
とゲート配線２２の交差部短絡時のレーザートリミング
用スペースとＴＦＴ部の短絡時のレーザートリミング用
スペースを共用でき、レーザートリミング用スペースを
減少させ、開口率を上げることができる。
れたゲート配線２の間にドレイン配線１とドレイン電極
４との接続点を設けたことによって、ドレイン配線１１
とゲート配線２２の交差部短絡時のレーザートリミング
用スペースとＴＦＴ部の短絡時のレーザートリミング用
スペースを共用でき、レーザートリミング用スペースを
減少させ、開口率を上げることができる。
【０００８】
【実施例】以下、発明の実施例を図面を用いて説明す
る。
る。
【０００９】図１に本発明の画素部の構成を示す。本実
施例の画素部は、ドレイン配線１と、ゲート配線２と、
ドレイン配線１に接続されたドレイン電極４と画素電極
６に接続されたソース電極５とゲート配線２の一部を用
いたゲート電極と半導体活性層７から成るＴＦＴと、画
素電極６によって構成されている。ゲート配線２はドレ
イン配線１との交差部において２本に分割されており、
ドレイン電極４とドレイン配線１の接続点は、２本に分
離した一方のゲート配線２ａと他方のゲート配線２ｂの
間に位置している。
施例の画素部は、ドレイン配線１と、ゲート配線２と、
ドレイン配線１に接続されたドレイン電極４と画素電極
６に接続されたソース電極５とゲート配線２の一部を用
いたゲート電極と半導体活性層７から成るＴＦＴと、画
素電極６によって構成されている。ゲート配線２はドレ
イン配線１との交差部において２本に分割されており、
ドレイン電極４とドレイン配線１の接続点は、２本に分
離した一方のゲート配線２ａと他方のゲート配線２ｂの
間に位置している。
【００１０】図２に図１のＡ線における断面図を示す。
ガラス基板等の透明絶縁基板２２上に、ゲート電極を含
む図５のような開口部２１のあるパターンのゲート配線
２を形成する。ゲート絶縁膜１３を形成し、半導体活性
層７，画素電極６を形成した後、ドレイン配線１，ドレ
イン電極４およびソース電極５を形成する。ゲート配線
２には、クロム，タンタル，アルミニウム等の金属を用
い、ゲート絶縁膜１３には窒化シリコン，酸化シリコン
等を用いる。また、半導体活性層７にはアモルファスシ
リコン等を用い、画素電極６にはインジウム−チン−オ
キサイド等を用いる。画素電極６は、特に透明電極を使
用する必要はない。ドレイン配線１，ドレイン電極４お
よびソース電極５には、ゲート配線２と同様に、クロ
ム，タンタル，アルミニウム等の金属を用い、ドレイン
配線１，ドレイン電極４およびソース電極５は、１回の
ホトレジスト加工により同時に形成する。ドレイン配線
１，ドレイン電極４およびソース電極５を形成する際
に、図１に示したようにドレイン配線１をゲート配線２
が２本に分割している位置に形成する。このような構造
は、逆スタガ構造の薄膜トランジスタマトリクスである
が、構造については、ガラス基板に対して上下逆転した
正スタガ構造の薄膜トランジスタマトリクスでもよい。
ガラス基板等の透明絶縁基板２２上に、ゲート電極を含
む図５のような開口部２１のあるパターンのゲート配線
２を形成する。ゲート絶縁膜１３を形成し、半導体活性
層７，画素電極６を形成した後、ドレイン配線１，ドレ
イン電極４およびソース電極５を形成する。ゲート配線
２には、クロム，タンタル，アルミニウム等の金属を用
い、ゲート絶縁膜１３には窒化シリコン，酸化シリコン
等を用いる。また、半導体活性層７にはアモルファスシ
リコン等を用い、画素電極６にはインジウム−チン−オ
キサイド等を用いる。画素電極６は、特に透明電極を使
用する必要はない。ドレイン配線１，ドレイン電極４お
よびソース電極５には、ゲート配線２と同様に、クロ
ム，タンタル，アルミニウム等の金属を用い、ドレイン
配線１，ドレイン電極４およびソース電極５は、１回の
ホトレジスト加工により同時に形成する。ドレイン配線
１，ドレイン電極４およびソース電極５を形成する際
に、図１に示したようにドレイン配線１をゲート配線２
が２本に分割している位置に形成する。このような構造
は、逆スタガ構造の薄膜トランジスタマトリクスである
が、構造については、ガラス基板に対して上下逆転した
正スタガ構造の薄膜トランジスタマトリクスでもよい。
【００１１】図１に戻り説明する。今、ゲート配線２と
ドレイン配線１の交差部でゲート配線２とドレイン配線
１が短絡したとき、２本に分離したゲート配線２ａ，２
ｂのうち、短絡部９を含む分離した一方のゲート配線２
ａとゲート配線２の２つの接続点のレーザートリミング
領域１０を、ゲート配線２の幅方向のいずれか一方に向
かってレーザートリミングし、短絡部９を含む分離した
一方のゲート配線２ａをゲート配線２から分離すること
によって、短絡部９をゲート配線２から電気的に分離で
きる。また、ドレイン電極４またはソース電極５とゲー
ト配線２の一部を用いたゲート電極間で短絡が起きた場
合、ドレイン電極４とドレイン配線１の接続点のレーザ
ートリミング領域１０ａを、ゲート配線２の幅方向のい
ずれか一方に向かってレーザートリミングし、ドレイン
電極４をドレイン配線１から分離することによって、短
絡部９ａをドレイン配線１から電気的に分離できる。上
記の２つのレーザートリミングを施すことによって、ゲ
ート配線２とドレイン配線１の短絡モードによる線欠陥
を完全に救済することができる。レーザートリミングを
施すとき、レーザートリミング領域１０，１０ａ，１０
ｂのゲート配線２の幅方向の両側には、他の部分に影響
を与えないようにレーザートリミング用スペース１１，
１１ａを設けておく必要がある。このレーザートリミン
グ用スペースは、レーザーの照射精度により決定され、
レーザーの照射精度以上の面積を必要とする。また、レ
ーザートリミング用スペース１１，１１ａには、ガラス
基板およびゲート絶縁膜１３のみ存在するようにする。
ドレイン配線１の交差部でゲート配線２とドレイン配線
１が短絡したとき、２本に分離したゲート配線２ａ，２
ｂのうち、短絡部９を含む分離した一方のゲート配線２
ａとゲート配線２の２つの接続点のレーザートリミング
領域１０を、ゲート配線２の幅方向のいずれか一方に向
かってレーザートリミングし、短絡部９を含む分離した
一方のゲート配線２ａをゲート配線２から分離すること
によって、短絡部９をゲート配線２から電気的に分離で
きる。また、ドレイン電極４またはソース電極５とゲー
ト配線２の一部を用いたゲート電極間で短絡が起きた場
合、ドレイン電極４とドレイン配線１の接続点のレーザ
ートリミング領域１０ａを、ゲート配線２の幅方向のい
ずれか一方に向かってレーザートリミングし、ドレイン
電極４をドレイン配線１から分離することによって、短
絡部９ａをドレイン配線１から電気的に分離できる。上
記の２つのレーザートリミングを施すことによって、ゲ
ート配線２とドレイン配線１の短絡モードによる線欠陥
を完全に救済することができる。レーザートリミングを
施すとき、レーザートリミング領域１０，１０ａ，１０
ｂのゲート配線２の幅方向の両側には、他の部分に影響
を与えないようにレーザートリミング用スペース１１，
１１ａを設けておく必要がある。このレーザートリミン
グ用スペースは、レーザーの照射精度により決定され、
レーザーの照射精度以上の面積を必要とする。また、レ
ーザートリミング用スペース１１，１１ａには、ガラス
基板およびゲート絶縁膜１３のみ存在するようにする。
【００１２】また、上記のように、ドレイン電極４とド
レイン配線１の接続点を２本に分離した一方のゲート配
線２ａと他方のゲート配線２ｂの間に位置するように設
けることによって、一方のゲート配線２ａと他方のゲー
ト配線２ｂのレーザートリミング領域１０，１０ｂをレ
ーザートリミングする時のレーザートリミング用スペー
ス１１の一つをドレイン電極４とドレイン配線１のレー
ザートリミング領域１０ａをレーザートリミングすると
きのレーザートリミング用スペース１１ａと共用でき、
（１つのレーザートリミング用スペース）×１０倍から
（１つのレーザートリミング用スペース）×８倍に、全
体のレーザートリミング用スペースを削減することがで
きた。それにより、画素電極６の面積を（１つのレーザ
ートリミング用スペース）×２倍だけ増やすことがで
き、開口率を向上させることができた。
レイン配線１の接続点を２本に分離した一方のゲート配
線２ａと他方のゲート配線２ｂの間に位置するように設
けることによって、一方のゲート配線２ａと他方のゲー
ト配線２ｂのレーザートリミング領域１０，１０ｂをレ
ーザートリミングする時のレーザートリミング用スペー
ス１１の一つをドレイン電極４とドレイン配線１のレー
ザートリミング領域１０ａをレーザートリミングすると
きのレーザートリミング用スペース１１ａと共用でき、
（１つのレーザートリミング用スペース）×１０倍から
（１つのレーザートリミング用スペース）×８倍に、全
体のレーザートリミング用スペースを削減することがで
きた。それにより、画素電極６の面積を（１つのレーザ
ートリミング用スペース）×２倍だけ増やすことがで
き、開口率を向上させることができた。
【００１３】さらに、図５のようなゲート配線パターン
は、ゲート配線２を２本にしていることに等しいか、ま
たはゲート配線２の幅を見かけ上、広くする効果があ
る。ゲート配線等の断線は、パターニングの際のレジス
トマスクの欠陥などにより発生し、レジストマスクの欠
陥の大きさに依存する。よって、２本のゲート配線が同
じに断線する確立は極めて小さく、多くはいずれか一方
によって電気的接続が維持される。従って、ゲート配線
２の断線確立を大幅に減らすことができ、特にゲート配
線２の多い薄膜トランジスタマトリクスに効果があっ
た。
は、ゲート配線２を２本にしていることに等しいか、ま
たはゲート配線２の幅を見かけ上、広くする効果があ
る。ゲート配線等の断線は、パターニングの際のレジス
トマスクの欠陥などにより発生し、レジストマスクの欠
陥の大きさに依存する。よって、２本のゲート配線が同
じに断線する確立は極めて小さく、多くはいずれか一方
によって電気的接続が維持される。従って、ゲート配線
２の断線確立を大幅に減らすことができ、特にゲート配
線２の多い薄膜トランジスタマトリクスに効果があっ
た。
【００１４】図３に本発明の画素部の構成の第２の実施
例を示す。前記第１の実施例において、ゲート配線２の
パターンを図６のように形成した。本実施例では、前記
第１項の実施例と同様な効果が得られ、さらに、全体の
レーザートリミング用スペースが（１つのレーザートリ
ミング用スペース）×１０倍から（１つのレーザートリ
ミング用スペース）×７倍に減少させることができ、画
素電極６の面積を（１つのレーザートリミング用スペー
ス）×３倍だけ増やすことができた。
例を示す。前記第１の実施例において、ゲート配線２の
パターンを図６のように形成した。本実施例では、前記
第１項の実施例と同様な効果が得られ、さらに、全体の
レーザートリミング用スペースが（１つのレーザートリ
ミング用スペース）×１０倍から（１つのレーザートリ
ミング用スペース）×７倍に減少させることができ、画
素電極６の面積を（１つのレーザートリミング用スペー
ス）×３倍だけ増やすことができた。
【００１５】図４に本発明の画素部の構成の第３の実施
例を示す。前記第１の実施例において、ゲート配線２の
パターンを図７のように形成した。これにより、本実施
例では、前記第１項，第２項の実施例と同様な効果が得
られ、さらに、ゲート電極と蓄積容量用の電極を接続し
たことにより、ゲート配線２の幅を広く取ることがで
き、分割するゲート配線２の本数を増やすことができ
る。また、２本に分離した一方のゲート配線２ａと他方
のゲート配線２ｂの間も広く取ることができ、さらに、
ゲート配線２の断線確立を大幅に減らすことができる。
例を示す。前記第１の実施例において、ゲート配線２の
パターンを図７のように形成した。これにより、本実施
例では、前記第１項，第２項の実施例と同様な効果が得
られ、さらに、ゲート電極と蓄積容量用の電極を接続し
たことにより、ゲート配線２の幅を広く取ることがで
き、分割するゲート配線２の本数を増やすことができ
る。また、２本に分離した一方のゲート配線２ａと他方
のゲート配線２ｂの間も広く取ることができ、さらに、
ゲート配線２の断線確立を大幅に減らすことができる。
【００１６】図８は、本発明の画素部の構成を用いたア
クティブマトリクス型液晶表示装置を示す。マトリクス
状に並んだ画素部から成る本発明の画素部を用いた薄膜
トランジスタマトリクス基板３３と画素電極６に対向し
て電極を形成した基板３４の間に、液晶層が封入されて
おり、各画素３６の液晶を駆動するために、ゲート配線
２には走査側駆動回路３１が接続され、ドレイン配線１
には信号側駆動回路３２が接続されており、走査側駆動
回路３１および信号側駆動回路３２は、外部コントロー
ル回路３７に接続されている。走査側駆動回路３１はゲ
ート電極に走査スイッチング信号を印加するものであ
り、信号側駆動回路３２はドレイン電極４に順次選択的
にビデオ信号を印加する。図中には示していないが、薄
膜トランジスタマトリクス基板３３の背面には、光源が
あり、電源回路が接続されている。アクティブマトリク
ス型液晶表示装置に、本発明の画素部を用いた薄膜トラ
ンジスタマトリクス基板３３を用いて、開口率が向上し
たことによって、透過率が向上する。これにより、液晶
表示パネルの表面輝度が向上し、明るさが向上する。ま
た、本発明の画素部を用いた薄膜トランジスタマトリク
ス基板３３を用いない液晶表示装置と明るさを等しくす
ると、光源の輝度を下げることができ、消費電力が低減
する。これは、アクティブマトリクス型液晶表示装置に
ついて説明したものであるが、特にこれに限定されるも
のでなく、ＴＦＴを用いたアクティブマトリクス方式の
平面ディスプレイ装置には一般的に適用可能なものであ
る。
クティブマトリクス型液晶表示装置を示す。マトリクス
状に並んだ画素部から成る本発明の画素部を用いた薄膜
トランジスタマトリクス基板３３と画素電極６に対向し
て電極を形成した基板３４の間に、液晶層が封入されて
おり、各画素３６の液晶を駆動するために、ゲート配線
２には走査側駆動回路３１が接続され、ドレイン配線１
には信号側駆動回路３２が接続されており、走査側駆動
回路３１および信号側駆動回路３２は、外部コントロー
ル回路３７に接続されている。走査側駆動回路３１はゲ
ート電極に走査スイッチング信号を印加するものであ
り、信号側駆動回路３２はドレイン電極４に順次選択的
にビデオ信号を印加する。図中には示していないが、薄
膜トランジスタマトリクス基板３３の背面には、光源が
あり、電源回路が接続されている。アクティブマトリク
ス型液晶表示装置に、本発明の画素部を用いた薄膜トラ
ンジスタマトリクス基板３３を用いて、開口率が向上し
たことによって、透過率が向上する。これにより、液晶
表示パネルの表面輝度が向上し、明るさが向上する。ま
た、本発明の画素部を用いた薄膜トランジスタマトリク
ス基板３３を用いない液晶表示装置と明るさを等しくす
ると、光源の輝度を下げることができ、消費電力が低減
する。これは、アクティブマトリクス型液晶表示装置に
ついて説明したものであるが、特にこれに限定されるも
のでなく、ＴＦＴを用いたアクティブマトリクス方式の
平面ディスプレイ装置には一般的に適用可能なものであ
る。
【００１７】
【発明の効果】以上に記述したように、本発明によれ
ば、ゲート配線とドレイン配線の交差部およびＴＦＴ部
における短絡による線欠陥の救済ができると同時に、ゲ
ート配線の断線確立を減少させることもできる。また、
レーザートリミング用のスペースを減らすことができ、
開口率の向上ができる。
ば、ゲート配線とドレイン配線の交差部およびＴＦＴ部
における短絡による線欠陥の救済ができると同時に、ゲ
ート配線の断線確立を減少させることもできる。また、
レーザートリミング用のスペースを減らすことができ、
開口率の向上ができる。
【図１】本発明の画素部の構成の第１実施例を示す図で
ある。
ある。
【図２】図１Ａ線における断面図である。
【図３】本発明の画素部の構成の第２実施例を示す図で
ある。
ある。
【図４】本発明の画素部の構成の第３実施例を示す図で
ある。
ある。
【図５】本発明の第１実施例のゲート配線パターンを示
す図である。
す図である。
【図６】本発明の第２実施例のゲート配線パターンを示
す図である。
す図である。
【図７】本発明の第３実施例のゲート配線パターンを示
す図である。
す図である。
【図８】本発明の画素部の構成を用いたアクティブマト
リクス型液晶表示装置を示す図である。
リクス型液晶表示装置を示す図である。
【図９】従来の画素部の構成図である。
１…ドレイン配線、２…ゲート配線、２ａ…分割された
一方のゲート配線、２ｂ…分割された他方のゲート配線
蓄積、４…ドレイン電極、５…ソース電極、６…画素電
極、７…半導体活性層、８…スリット状開口部、９…交
差部の短絡部、９ａ…ＴＦＴ部の短絡部、１０，１０ｂ
…交差部の短絡レーザートリミング領域、１０ａ…ＴＦ
Ｔ部の短絡レーザートリミング領域、１１…交差部の短
絡レーザートリミング用スペース、１１ａ…ＴＦＴ部の
短絡レーザートリミング用スペース、１２…蓄積容量用
電極、１３…ゲート絶縁膜、２１…開口部、２２…ガラ
ス基板、３１…走査側駆動回路、３２…信号側駆動回
路、３３…薄膜トランジスタマトリクス基板、３４…対
向電極基板、３５…薄膜トランジスタ素子、３６…画素
部、３７…外部コントロール回路。
一方のゲート配線、２ｂ…分割された他方のゲート配線
蓄積、４…ドレイン電極、５…ソース電極、６…画素電
極、７…半導体活性層、８…スリット状開口部、９…交
差部の短絡部、９ａ…ＴＦＴ部の短絡部、１０，１０ｂ
…交差部の短絡レーザートリミング領域、１０ａ…ＴＦ
Ｔ部の短絡レーザートリミング領域、１１…交差部の短
絡レーザートリミング用スペース、１１ａ…ＴＦＴ部の
短絡レーザートリミング用スペース、１２…蓄積容量用
電極、１３…ゲート絶縁膜、２１…開口部、２２…ガラ
ス基板、３１…走査側駆動回路、３２…信号側駆動回
路、３３…薄膜トランジスタマトリクス基板、３４…対
向電極基板、３５…薄膜トランジスタ素子、３６…画素
部、３７…外部コントロール回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500
Claims (4)
- 【請求項１】透明絶縁基板上にマトリクス状に配列され
た薄膜トランジスタ素子と、前記薄膜トランジスタ素子
を駆動すべく行方向に配設された複数のゲート配線と、
列方向に配設された複数のドレイン配線と、ゲート配線
に接続されたゲート電極と、ドレイン配線に接続された
ドレイン電極と画素電極に接続されたソース電極を具備
した薄膜トランジスタマトリクス基板において、少なく
ともゲート配線とドレイン配線の交差部のゲート配線を
複数本に分割し、分割された一方のゲート配線と他方の
ゲート配線の間にドレイン配線とドレイン電極の接続点
を設けたことを特徴とする薄膜トランジスタマトリク
ス。 - 【請求項２】請求項１記載の薄膜トランジスタマトリク
スにおいて、分割された一方のゲート配線と他方のゲー
ト配線の間隔を、ゲート配線の配設方向に沿って不等に
したことを特徴とする薄膜トランジスタマトリクス。 - 【請求項３】請求項１記載の薄膜トランジスタマトリク
スにおいて、ゲート配線に蓄積容量形成用の電極を接続
したことを特徴とする薄膜トランジスタマトリクス。 - 【請求項４】１対の透明絶縁基板に挟持された液晶層を
有する液晶表示装置において、一方の透明絶縁基板上
に、マトリクス状に配列された薄膜トランジスタ素子
と、前記薄膜トランジスタ素子を駆動すべく行方向に配
設された複数のゲート配線と、および列方向に配設され
た複数のドレイン配線と、ゲート配線に接続されたゲー
ト電極と、ドレイン配線に接続されたドレイン電極と画
素電極に接続されたソース電極を具備し、少なくともゲ
ート配線とドレイン配線の交差部のゲート配線を複数本
に分割し、分割された一方のゲート配線と他方のゲート
配線の間にドレイン配線とドレイン電極の接続点を設け
たことを特徴とする薄膜トランジスタマトリクスを用い
た液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3471292A JP2762820B2 (ja) | 1992-02-21 | 1992-02-21 | 薄膜トランジスタマトリクス及びそれを用いた液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3471292A JP2762820B2 (ja) | 1992-02-21 | 1992-02-21 | 薄膜トランジスタマトリクス及びそれを用いた液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05232503A JPH05232503A (ja) | 1993-09-10 |
| JP2762820B2 true JP2762820B2 (ja) | 1998-06-04 |
Family
ID=12421957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3471292A Expired - Lifetime JP2762820B2 (ja) | 1992-02-21 | 1992-02-21 | 薄膜トランジスタマトリクス及びそれを用いた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2762820B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08106108A (ja) * | 1994-10-05 | 1996-04-23 | Fujitsu Ltd | 薄膜トランジスタマトリクス及びその製造方法 |
| JP4216270B2 (ja) | 2004-06-30 | 2009-01-28 | 三星エスディアイ株式会社 | 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置 |
| CN101517623B (zh) | 2006-09-29 | 2013-05-22 | 夏普株式会社 | 显示装置、显示装置的制造方法 |
| US8319906B2 (en) | 2007-02-09 | 2012-11-27 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, active matrix substrate manufacturing method, and liquid crystal panel manufacturing method |
| US8351016B2 (en) | 2007-04-23 | 2013-01-08 | Sharp Kabushiki Kaisha | Display device and manufacturing method of display device |
| WO2009001578A1 (ja) * | 2007-06-28 | 2008-12-31 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、液晶パネルの製造方法 |
| JP5113609B2 (ja) * | 2008-04-24 | 2013-01-09 | パナソニック液晶ディスプレイ株式会社 | 表示装置及びその製造方法 |
| CN112925137B (zh) * | 2021-03-29 | 2023-03-10 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
-
1992
- 1992-02-21 JP JP3471292A patent/JP2762820B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05232503A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12019339B2 (en) | Display device | |
| US5659375A (en) | Active matrix LCD device having two equal coupling capacitances | |
| EP0450941B1 (en) | An active matrix display device | |
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| JP2772405B2 (ja) | 液晶表示装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3657702B2 (ja) | 液晶表示装置 | |
| JP2762820B2 (ja) | 薄膜トランジスタマトリクス及びそれを用いた液晶表示装置 | |
| JPH10319428A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3669082B2 (ja) | 液晶表示素子用薄膜トランジスタアレイ | |
| JPH06273802A (ja) | アクティブマトリクス液晶表示装置 | |
| JP3427664B2 (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
| JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JP2851305B2 (ja) | 液晶表示装置 | |
| JP2741773B2 (ja) | 液晶表示装置 | |
| JP2968252B2 (ja) | 液晶表示装置 | |
| JPH0535426Y2 (ja) | ||
| JP2002108245A (ja) | マトリクスアレイ基板 | |
| JPH0786741B2 (ja) | 液晶表示装置 | |
| JPH11271813A (ja) | 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置並びにこのアレイ基板の製造方法 | |
| JPH0828516B2 (ja) | 薄膜トランジスタアレー基板 | |
| JPH07318976A (ja) | 液晶表示装置 | |
| JPS63182630A (ja) | 薄膜トランジスタ液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |