JPH11271813A - 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置並びにこのアレイ基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】走査線と対向信号線とのショートする確率を下
げ、製造歩留りを向上できる表示装置用アレイ基板及び
アレイ基板を備えた平面表示装置並びにアレイ基板の製
造方法を提供することを目的とする。 【解決手段】絶縁性基板上の同一層に、走査線１０２と
対向信号線１０３とが形成される。対向信号線１０３
は、隣接する画素の走査線１０２ａから十分離間して配
置される。走査線１０２及び対向信号線１０３に交差す
るように絶縁膜を介して表示信号線１０９が形成され、
対向信号線１０３に交差するように絶縁膜を介して画素
電極１１０及び対向電極１１１が形成される。対向電極
１１１は、絶縁膜に形成されたコンタクトホール１１３
を介して対向信号線１０３に接続される。走査線１０２
と表示信号線１０９との交差部には、表示信号線１０９
に供給された電圧を選択的に画素電極に供給する薄膜ト
ランジスタ１２０が設けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、表示装置用アレ
イ基板およびこのアレイ基板を備えた平面表示装置並び
にこのアレイ基板の製造方法に関する。

【０００２】

【従来の技術】近年、ＣＲＴディスプレイに代わる平面
表示装置が盛んに開発されており、中でも液晶表示装置
は、軽量、薄型、低消費電力等の利点から特に注目を集
めている。

【０００３】この液晶表示装置は、対向電極と表示画素
電極との間に電圧を時分割的に印加するだけで液晶を駆
動させるシンプルマトリクス型液晶表示装置や、より高
い画質を得るために、各画素毎にスイッチング素子を組
み込んだアクティブマトリクス型液晶表示装置が実用化
されている。特に最近では、モニタ用途を対象とした高
視野角化が求められており、各種方式の高視野角化技術
の開発が行われている。

【０００４】特に、同一基板上に表示画素電極と対向電
極とを形成することで、基板に対して略水平に生じる電
場で液晶を応答させるＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗ
ｉｔｃｈｉｎｇ）方式と呼ばれるものが注目を集めてい
る。

【０００５】このＩＰＳ方式のアクティブマトリクス型
液晶表示装置に適用されるアレイ基板は、図１に示すよ
うに、ガラス基板上の行方向に沿って平行に形成された
走査線１および対向信号線２を備えている。この走査線
１および対向信号線２は、ガラス基板上に成膜された同
一材料をパターニングすることによって形成されてい
る。対向信号線２は、各画素毎に列方向に延出された複
数の対向電極２Ａを有している。

【０００６】また、このアレイ基板は、絶縁膜上の走査
線１と交差する方向すなわちガラス基板の列方向に沿っ
て平行に形成された表示信号線３を備えている。この表
示信号線３は、走査線１をゲート電極とする薄膜トラン
ジスタ４のドレイン電極に接続されている。また、絶縁
膜上には、薄膜トランジスタ４のソース電極に接続され
ているとともに、列方向に延出された画素電極５が配置
されている。この表示信号線３および画素電極５は、絶
縁膜上に成膜された同一材料をパターニングすることに
よって形成されている。

【０００７】このようなＩＰＳ方式のアクティブマトリ
クス型液晶表示装置では、対向信号線２から対向電極２
Ａに供給された電圧と、表示信号線３から薄膜トランジ
スタ４を介して画素電極５に供給された電圧との電位差
により、ガラス基板に略平行な電界を形成し、液晶分子
を制御している。

【０００８】

【発明が解決しようとする課題】ところで、上記したア
レイ基板は、走査線１と対向信号線２とは、同一層に形
成されており、対向信号線２と列方向に隣接する画素の
走査線１ａとの間の領域は、非表示領域となるため、で
きるだけ間隔を狭くする必要がある。しかしながら、対
向信号線２と隣接画素の走査線１ａとの距離が近くなる
と、走査線１、１ａおよび対向信号線２の成膜時やフォ
トリソグラフィによるパターニング時に、パーティクル
等のゴミにより、走査線１ａと対向信号線２とがショー
トして、表示上線欠陥となる虞がある。

【０００９】すなわち、ガラス基板上に成膜された金属
膜をパターニングする際に、金属膜表面に塗布されたフ
ォトレジストやフォトレジスト上に配置されるフォトマ
スクにゴミが付着している場合、ゴミの部分が未露光領
域となる。このため、フォトレジストを現像しても、未
露光領域には、フォトレジストが残る。その結果、露出
した金属膜をエッチングによって除去しても、フォトレ
ジストが残存している未露光領域は、金属膜が露出して
いないために除去できない。

【００１０】このように、金属膜が除去されなかった部
分には、常に導通されるため、表示不良の原因となる。
このような問題は、同一材料の金属膜を同一層に成膜し
てパターニングすることによって、異なる電圧が供給さ
れる２種類以上の配線を形成する際に発生しうる問題で
あり、特に、これらの配線が近接して配置される場合に
は、発生する確率が極めて高くなる。このような表示不
良が発生する確率が高くなることにより、製造歩留まり
が低下する。

【００１１】そこで、この発明は、上記問題点を解決す
るためになされたものであり、走査線と対向信号線との
ショートする確率を下げ、製造歩留りを向上できる表示
装置用アレイ基板及びこのアレイ基板を備えた平面表示
装置並びにこのアレイ基板の製造方法を提供することを
目的とする。

【００１２】

【課題を解決するための手段】この発明は、上記問題点
に基づきなされたもので、請求項１に記載の発明によれ
ば、絶縁性基板上の第１方向に沿って延出されていると
ともに第１方向に交差する第２方向に並列して形成され
た走査線と、前記隣接する一対の走査線の略中央に配置
されているとともに第１方向に沿って延出された対向信
号線と、前記走査線および対向信号線に絶縁膜を介して
交差する第２方向に沿って延出されているとともに第１
方向に並列して形成された表示信号線と、前記走査線と
前記表示信号線との交差部分に設けられたスイッチング
素子と、前記スイッチング素子に電気的に接続された第
１電極と、前記対向信号線に電気的に接続された第２電
極と、を備え、第１方向に並列している前記複数の第１
電極は、同一の走査線に接続されていることを特徴とす
る表示装置用アレイ基板が提供される。

【００１３】請求項８に記載の発明によれば、絶縁性基
板上の第１方向に沿って延出されているとともに第１方
向に交差する第２方向に並列して形成された走査線と、
前記隣接する一対の走査線の略中央に配置されていると
ともに第１方向に沿って延出された対向信号線と、前記
走査線および対向信号線に絶縁膜を介して交差する第２
方向に沿って延出されているとともに第１方向に並列し
て形成された表示信号線と、前記走査線と前記表示信号
線との交差部分に設けられたスイッチング素子と、前記
スイッチング素子に電気的に接続された第１電極と、前
記対向信号線に電気的に接続された第２電極と、を備
え、第１方向に並列している前記複数の第１電極は、同
一の走査線に接続されているアレイ基板と、このアレイ
基板に所定の間隔をおいて対向配置された対向基板と、
前記アレイ基板と対向基板との間に挟持されているとと
もに、前記アレイ基板と対向基板との間を通過する光
を、前記アレイ基板の第１電極と第２電極との間に形成
される電界によって変調する光変調層と、を備えたこと
を特徴とする平面表示装置が提供される。

【００１４】請求項９に記載の発明によれば、絶縁性基
板上の第１方向に沿って延出された走査線を第１方向に
交差する第２方向に並列して形成し、第１方向に沿って
延出された対向信号線を隣接する一対の走査線の略中央
に配置し、前記走査線および対向信号線を絶縁膜で覆
い、前記絶縁膜上に前記走査線を制御端子とするスイッ
チング素子を形成し、前記絶縁膜の前記対向信号線上に
コンタクトホールを形成し、前記走査線および対向信号
線に絶縁膜を介して交差する第２方向に沿って延出され
た表示信号線を前記スイッチング素子の入力端子に接続
するように第１方向に並列して形成し、前記絶縁膜上に
第１電極を前記スイッチング素子の出力端子に接続する
ように形成し、前記絶縁膜上に第２電極を前記対向信号
線に接続するように形成した表示装置用アレイ基板にお
いて、第１方向に並列している前記複数の第１電極は、
同一の走査線に接続されていることを特徴とする表示装
置用アレイ基板の製造方法が提供される。

【００１５】

【発明の実施の形態】以下、図面を参照してこの発明の
表示装置用アレイ基板及びこのアレイ基板を備えた平面
表示装置並びにこのアレイ基板の製造方法の実施の形態
について詳細に説明する。このアレイ基板は、例えば平
面表示装置としてのＩｎ−ＰｌａｎｅＳｗｉｔｃｈｉｎ
ｇ方式すなわちＩＰＳ方式の液晶表示装置に適用される
ものである。

【００１６】このＩＰＳ方式の液晶表示装置は、第１電
極としての画素電極、第２電極としての対向電極、およ
びスイッチング素子としての薄膜トランジスタすなわち
ＴＦＴを有するアレイ基板を備えている。また、この液
晶表示装置は、アレイ基板に対して所定の間隔をおいて
対向配置された対向基板、および、アレイ基板と対向基
板との間に配置された光変調層としての液晶層を備えて
いる。

【００１７】そして、このＩＰＳ方式の液晶表示装置
は、画素電極に供給された電圧と、対向電極に供給され
た電圧との電圧差によって、基板に略平行な横電界を形
成し、液晶層に含まれる液晶分子の駆動を制御し、画像
表示を行う。

【００１８】図２は、この発明の一実施形態に係る表示
装置用アレイ基板の一部を概略的に示す平面図である。
図３は、図２に示した表示用アレイ基板のＡ−Ａ線で破
断した断面を概略的に示す図である。図４は、図２に示
した表示用アレイ基板のＢ−Ｂ線で破断した断面を概略
的に示す図である。

【００１９】図２乃至図４に示したように、アレイ基板
１００は、絶縁性基板としてのガラス基板１０１上の第
１方向としての行方向すなわち水平方向に延出された走
査線１０２と、走査線１０２から所定の距離をおいて配
置されているとともに水平方向に延出された対向信号線
１０３とを備えている。これらの走査線１０２および対
向信号線１０３は、第１方向に交差する第２方向として
の列方向すなわち垂直方向に交互に並列して配置されて
いる。すなわち、所定の画素における対向信号線１０３
は、図２に示すように、所定の画素の走査線１０２と、
この画素に対して列方向に隣接する画素の走査線１０２
ａとの略中間位置に配置されている。

【００２０】なお、図２に示した例では、対向信号線１
０３は、互いに隣接する２本の走査線１０２、１０２ａ
の中間位置に配置されている。しかしながら、隣接する
画素の走査線１０２ａから少なくとも１０μｍ以上、好
ましくは２０μｍ以上離間した位置すなわち隣接する一
対の走査線１０２、１０２ａの略中央位置に配置されて
いればよい。

【００２１】走査線１０２、１０２ａは、それぞれ隣接
する画素側に拡張された補助容量形成部１０２−Ｃ、１
０２ａ−Ｃを有している。走査線１０２および対向信号
線１０３は、ガラス基板１０１上に成膜された同一の金
属膜すなわちモリブデン−タングステン合金（Ｍｏ−
Ｗ）やアルミニウム（Ａｌ）合金をパターニングするこ
とによって形成されている。

【００２２】これら走査線１０１上および対向信号線１
０３上には、図３及び図４に示したように、第１のゲー
ト絶縁膜１０４であるシリコン酸化膜あるいはシリコン
窒素化膜が配置されている。また、薄膜トランジスタ１
２０には、第１のゲート絶緑膜１０４上に第２のゲート
絶緑膜１０５であるシリコン窒化膜が配置されている。

【００２３】また、アレイ基板１００は、図２乃至図４
に示したように、第１のゲート絶縁膜１０４を介してガ
ラス基板１０１の垂直方向に延出された表示信号線１０
９を備えている。この表示信号線１０９は、モリブデン
とアルミニウムとの積層膜をパターニングすることによ
って水平方向に並列して形成されている。この表示信号
線１０９は、薄膜トランジスタ１２０の入力端子として
のソース電極１０９ａと一体に形成されることによって
電気的に接続されている。

【００２４】さらに、アレイ基板１００は、第１のゲー
ト絶縁膜１０４を介してガラス基板１０１の垂直方向に
延出された第１電極としての画素電極１１０と、第１の
ゲート絶縁膜１０４を介してガラス基板の垂直方向に延
出されているとともに画素電極１１０に対して所定の間
隔、例えば７μｍ以上の間隔をおいて配置された第２電
極としての対向電極１１１とを備えている。画素電極１
１０は、薄膜トランジスタ１２０の出力端子としてのド
レイン電極１１０ａと一体に形成されることによって電
気的に接続されている。対向電極１１１は、第１のゲー
ト絶縁膜１０４に形成されたコンタクトホール１１３を
介して対向信号線１０３に電気的に接続されている。

【００２５】この実施の形態では、対向信号線１０３
は、画素電極１１０および対向電極１１１の略中間位置
で交差するように形成されている。画素電極１１０は、
第１のゲート絶縁膜１０４を介して隣接画素の走査線１
０２ａにおける補助容量形成部１０２ａ−Ｃ上に配置さ
れた補助容量形成部１１０Ｃを有している。そして、走
査線１０２ａにおける補助容量形成部１０２ａ−Ｃと、
画素電極１１０における補助容量形成部１１０Ｃとによ
り、補助容量Ｃｓを形成している。

【００２６】表示信号線１０９、画素電極１１０、およ
び対向電極１１１は、第１のゲート絶縁膜１０４上に成
膜された同一の金属膜すなわちモリブデンとアルミニウ
ムとの積層膜をパターニングすることによって形成され
ている。

【００２７】これら表示信号線１０９、画素電極１１
０、および対向電極１１１は、それぞれの輪郭に沿って
配置された保護膜として機能するパッシベーション膜１
１２によって覆われている。

【００２８】次に、このアレイ基板の製造プロセスにつ
いて、図５を参照して詳細に説明する。図５の（ａ）乃
至（ｆ）は、図２におけるＡ−Ａ線断面を用いてアレイ
基板の製造過程を示す工程断面図である。

【００２９】まず、図５の（ａ）に示したように、ガラ
ス基板１０１上にスパッタ法によりＭｏ−Ｗ合金膜を２
５０ｎｍ厚で成膜する。このＭｏ−Ｗ合金膜の表面にフ
ォトレジストを塗布した後、第１のマスクパターンを介
してフォトレジストを露光し、フォトレジストを現像す
ることによって、不要な領域のフォトレジストが除去さ
れてＭｏ−Ｗ合金膜を露出させる。フォトレジストが除
去されて露出されたＭｏ−Ｗ合金膜をエッチングして除
去した後、フォトレジストを剥離する。

【００３０】このようなフォトリソグラフィによるパタ
ーニングにより、ガラス基板１０１上の行方向に延出さ
れた複数の走査線１０２，１０２ａと、隣接する走査線
１０２および１０２ａの間の行方向に延出された対向信
号線１０３とを同時に形成する。

【００３１】このとき、それぞれ異なる電圧信号が供給
される走査線１０２および対向信号線１０３は、互いに
十分離間して配置されているため、フォトリソグラフィ
によるパターニングの際に、フォトレジスト上またはマ
スクパターン上にゴミが付着したとしても導通する可能
性を低減することが可能となる。

【００３２】続いて、図５の（ｂ）に示したように、ア
レイ基板の全面にプラズマＣＶＤ法により３５０ｎｍ厚
のシリコン酸窒化膜によって形成された第１ゲート絶縁
膜１０４を成膜する。そして、この第１ゲート絶縁膜１
０４上に、プラズマＣＶＤ法により５０ｎｍ厚のシリコ
ン窒化膜によって形成された第２ゲート絶縁膜１０５を
成膜する。そして、さらに、この第２ゲート絶縁膜１０
５上に、プラズマＣＶＤ法により５０ｎｍ厚のアモルフ
ァス・シリコン（ａ−Ｓｉ：Ｈ）膜によって形成された
半導体膜１０６を成膜する。この半導体膜１０６上に、
プラズマＣＶＤ法により３００ｎｍ厚のシリコン窒化膜
によって形成されたチャネル保護膜１０７を成膜する。

【００３３】このチャネル保護膜１０７を、走査線１０
２をマスクとした裏面露光を行った後、第２のマスクパ
ターンを用いて、同様のフォトリソグラフィによるパタ
ーニングを行うことにより、島状のチャネル保護膜１０
７を形成する。

【００３４】続いて、図５の（ｃ）に示したように、半
導体膜１０６およびチャネル保護膜１０７上に、プラズ
マＣＶＤ法により不純物としてリンを含む５０ｎｍ厚の
ｎ＋ａ−Ｓｉ：Ｈによって形成された低抵抗半導体膜１
０８を成膜する。この低抵抗半導体膜１０８と、半導体
膜１０６と、第２ゲート絶縁膜１０５とを、第３のマス
クパターンを用いて、同様のフォトリソグラフィによる
パターニングを行うことにより、島状の低抵抗半導体膜
１０８、半導体膜１０６、および第２ゲート絶縁膜１０
５を形成する。

【００３５】続いて、図５の（ｄ）に示したように、第
４のマスクパターンを用いて、同様のフォトリソグラフ
ィによるパタ−ニングを行うことにより、対向信号線１
０３上の第１ゲート絶縁膜１０４に穴をあけて、図２に
示したようなコンタクトホール１１３を形成する。

【００３６】続いて、図５の（ｅ）に示したように、ア
レイ基板の全面にスパッタ法により５０ｎｍ厚のＭｏ、
２００ｎｍ厚のＡｌ、５０ｎｍ厚のＭｏを順に成膜する
ことにより、ＭｏとＡｌとの積層膜を形成する。このＭ
ｏ−Ａｌ−Ｍｏの積層膜と、低抵抗半導体膜１０８と
を、第５のマスクパターンを用いて、同様のフォトリソ
グラフィによるパターニングを行うことにより、ソース
電極１０９ａと一体の表示信号線１０９と、ドレイン電
極１１０ａと一体の画素電極１１０と、第２電極１１１
とを形成するとともに、薄膜トランジスタ１２０のソー
ス電極１０９ａとドレイン電極１１０ａとの間の低抵抗
半導体膜１０８を除去する。これにより、第２電極１１
１は、コンタクトホール１１３を介して対向信号線１０
３に電気的に接続される。

【００３７】続いて、図５の（ｆ）に示したように、ア
レイ基板全面にプラズマＣＶＤ法により２００ｎｍ厚の
シリコン窒化膜を成膜する。このシリコン窒化膜を、第
６のマスクパターンを用いて、フォトリソグラフィによ
るパターニングを行うことにより、パッシべーション膜
１１２を形成する。このパッシベーション膜１１２は、
表示信号線１０９、画素電極１１０、および対向電極１
１１をそれぞれの形状に合わせて個別に覆うように形成
される。

【００３８】このようにして、アレイ基板１００が完成
する。また、このパッシベーション膜１１２を形成した
後に、同一マスクパターンで、Ｍｏ−Ａｌ−Ｍｏ積層膜
をエッチングすれば、フォトリソグラフィ工程を増やす
ことなく、同一層に形成された画素電極１１０と対向電
極１１１、あるいは、表示信号線１０９と対向電極１１
１とのショート不良を抑制することが可能となる。

【００３９】すなわち、それぞれ異なる電圧信号が供給
される表示信号線１０９、画素電極１１０、および対向
電極１１１を第１ゲート絶縁膜１０４上に形成する工程
において、フォトリソグラフィによるパターニングの際
に、フォトレジスト上またはマスクパターン上にゴミが
付着していたために導通したとしても、パッシベーショ
ン膜１１２によって覆われずに露出しているＭｏ−Ａｌ
−Ｍｏ積層膜をエッチングによって除去することによっ
て、製造工程数を増加することなく不所望な配線間の導
通を防止することが可能となる。

【００４０】上述したように、この実施の形態に係るア
レイ基板によれば、走査線１０２と対向信号線１０３と
の間の距離が、従来例の約４倍と大きくなるため、走査
線１０２と対向信号線１０３とがショートする確立は、
従来例で３〜５％であったのに対して、０％となり、ア
レイ基板の製造歩留りが大幅に向上した。

【００４１】また、上述したような構造のアレイ基板で
は、画素電極１１０と対向電極１１１とを第１ゲート絶
縁膜１０４上の同一層に形成することが可能となり、従
来のように、画素電極と対向電極とを異なる層に形成し
た場合より、基板に対して略平行な均一の電界を形成す
ることが可能となる。これにより、液晶分子の応答特性
を向上することが可能となり、より高品位な画像を表示
することができる。

【００４２】さらに、画素電極１１０と対向電極１１１
とは、同一のマスクパターンに基づいてパターニングさ
れるため、各画素電極１１０と対向電極１１１との間隙
は、マスクパターンに基づいて所望の間隙に形成され
る。これにより、従来の如く、それぞれ別のマスクパタ
ーンに基づいてパターニングする場合に、マスクずれに
基づいて生じる間隙のバラツキがなく、各所で均一な電
圧−透過率特性が得られる。

【００４３】このようにして形成されたアレイ基板１０
０の全面には、図６に示すように、液晶層に含まれる液
晶分子を所定の向きに配向するための配向膜１３０が設
けられ、また、アレイ基板１００の外表面には、偏光板
１４０が設けられている。

【００４４】一方、このアレイ基板１００とは別に形成
された対向基板２００は、ガラス基板２０１上における
アレイ基板１００の画素領域に対向する位置に設けられ
たカラーフィルタ２０２、アレイ基板１００の非画素領
域に対向する位置に設けられた遮光膜２０３、および液
晶層に含まれる液晶分子を所定の向きに配向するための
配向膜２０４を備えている。

【００４５】このようなアレイ基板１００および対向基
板２００は、互いに配向膜１３０および２０４が対向す
るように所定の間隔をおいてシール材によって貼り合せ
られ、このアレイ基板１００と対向基板２００との間に
光変調層としての液晶分子を含む液晶層３００を形成す
ることにより、平面表示装置としての液晶表示装置が構
成される。

【００４６】液晶分子は、アレイ基板１００に備えられ
た画素電極１１０と対向電極１１１との間に形成される
基板に略平行な電界によって応答し、液晶層３００を通
過する光を変調する。これにより、カラー画像を表示す
る。

【００４７】このように、配線のショートを抑制したア
レイ基板を用いて組み立てられた液晶表示装置は、表示
欠陥の発生が防止され、表示品位の良好なカラー画像を
表示することが可能となる。

【００４８】上述したように、この発明の表示装置用ア
レイ基板によれば、絶縁性基板上の同一層に成膜された
第１金属膜をパターニングすることにより、互いに異な
る電圧が供給される走査線および対向信号線を同時に形
成している。この時に形成される走査線および対向信号
線は、互いに十分離間して配置されるため、フォトリソ
グラフィによるパターニングの際にゴミなどがフォトレ
ジストやマスクパターンに付着したとしてもショートす
ることが防止できる。

【００４９】また、この発明の表示装置用アレイ基板に
よれば、絶縁膜上の同一層に成膜された第２金属膜をパ
ターニングすることにより、互いに異なる電圧が供給さ
れる表示信号線、画素電極、および対向電極を同時に形
成している。そして、これら表示信号線、画素電極、お
よび対向電極は、それぞれ配線および電極の形状の沿っ
てパッシベーション膜によって覆われている。この時に
形成される表示信号線及び対向電極、あるいは、画素電
極および対向電極は、比較的近接して配置されるため、
フォトリソグラフィによるパターニングの際にゴミなど
がフォトレジストやマスクパターンに付着した場合にシ
ョートする虞があるが、それぞれの配線や電極をパッシ
ベーション膜で覆った後に、パッシベーション膜で覆わ
れずに露出している第２金属膜をエッチングして除去す
ることによりショートを防止することができる。

【００５０】このように、同一層に形成された配線や電
極との間でのショートの確立が低減され、製造歩留まり
を向上することが可能となる。また、この発明の表示装
置用アレイ基板を備えた平面表示装置によれば、アレイ
基板上に形成された配線や電極との間でのショートによ
って生じる表示不良を低減することが可能となる。

【００５１】さらに、上述したような構造のアレイ基板
を適用することにより、アレイ基板上の同一層に形成し
た画素電極と対向電極との間で、基板に対して略平行な
均一の電界を形成することが可能となる。これにより、
光変調層としての液晶層に含まれる液晶分子の応答特性
を向上することが可能となり、より高品位な画像を表示
することができる。

【００５２】なお、この発明は、上述した実施の形態に
限定されずに、種々に変更可能である。例えば、この実
施の形態では、半導体膜１０６をアモルファス・シリコ
ンで構成する場合について説明したが、多結晶シリコン
膜等であってもよいことは言うまでもない。また、周辺
領域に駆動回路部を一体的に構成してもよい。

【００５３】

【発明の効果】以上説明したように、この発明によれ
ば、走査線と対向信号線とのショートする確率を下げ、
製造歩留りを向上できる表示装置用アレイ基板及びこの
アレイ基板を備えた平面表示装置並びにこのアレイ基板
の製造方法を提供することができる。

【図面の簡単な説明】

【図１】図１は、従来の平面表示装置に適用されるアレ
イ基板の構造を概略的に示す平面図である。

【図２】図２は、は、この発明の実施の形態に係る平面
表示装置用アレイ基板の構造を概略的に示す平面図であ
る。

【図３】図３は、図２に示した表示用アレイ基板のＡ−
Ａ線で破断した断面を概略的に示す図である。

【図４】図４は、図２に示した表示用アレイ基板のＢ−
Ｂ線で破断した断面を概略的に示す図である。

【図５】図５の（ａ）乃至（ｆ）は、図２におけるＡ−
Ａ線断面を用いてアレイ基板の製造過程を示す工程断面
図である。

【図６】図６は、この発明の表示装置用アレイ基板が適
用された平面表示装置としての液晶表示装置の構造を概
略的に示す断面図である。

【符号の説明】

１００…アレイ基板 １０１…ガラス基板 １０２…走査線 １０３…対向信号線 １０４…第１のゲート絶縁膜 １０５…第２のゲート絶縁膜 １０６…半導体膜 １０７…チャネル保護膜 １０８…低抵抗半導体膜 １０９…表示信号線 １０９ａ…ソース電極 １１０…画素電極 １１０ａ…ドレイン電極 １１１…対向電極 １１２…パッシペーション層 １１３…コンタクトホール １２０…薄膜トランジスタ ２００…対向基板 ３００…液晶層

Claims (11)

【特許請求の範囲】
1. 【請求項１】絶縁性基板上の第１方向に沿って延出され
   ているとともに第１方向に交差する第２方向に並列して
   形成された走査線と、 前記隣接する一対の走査線の略中央に配置されていると
   ともに第１方向に沿って延出された対向信号線と、 前記走査線および対向信号線に絶縁膜を介して交差する
   第２方向に沿って延出されているとともに第１方向に並
   列して形成された表示信号線と、 前記走査線と前記表示信号線との交差部分に設けられた
   スイッチング素子と、 前記スイッチング素子に電気的に接続された第１電極
   と、 前記対向信号線に電気的に接続された第２電極と、を備
   え、 第１方向に並列している前記複数の第１電極は、同一の
   走査線に接続されていることを特徴とする表示装置用ア
   レイ基板。
2. 【請求項２】前記第１電極および第２電極は、第２方向
   に延出されているとともに、前記対向信号線は、前記第
   １電極および第２電極の略中間位置を交差するように配
   置されていることを特徴とする請求項１に記載の表示装
   置用アレイ基板。
3. 【請求項３】前記第１電極および第２電極は、前記絶縁
   膜上に配置された同一マスクに基づいてパターニングす
   ることにより形成されたことを特徴とする請求項１に記
   載の表示装置用アレイ基板。
4. 【請求項４】前記第１電極および第２電極は、前記表示
   信号線と同一の層に形成されたことを特徴とする請求項
   １に記載の表示装置用アレイ基板。
5. 【請求項５】前記第１電極、第２電極および表示信号線
   は、前記絶縁膜上に配置され、前記第２電極は、前記絶
   縁膜に形成したコンタクトホールを介して前記対向信号
   線と電気的に接続されていることを特徴とする請求項１
   に記載の表示装置用アレイ基板。
6. 【請求項６】前記第１電極、第２電極および表示信号線
   を輪郭に沿ってそれぞれ覆う保護膜を有することを特徴
   とする請求項１に記載の表示装置用アレイ基板。
7. 【請求項７】前記第１電極は、前記絶縁膜を介して前記
   対向信号線と重なる領域を含むことを特徴とする請求項
   １に記載の表示装置用アレイ基板。
8. 【請求項８】絶縁性基板上の第１方向に沿って延出され
   ているとともに第１方向に交差する第２方向に並列して
   形成された走査線と、 前記隣接する一対の走査線の略中央に配置されていると
   ともに第１方向に沿って延出された対向信号線と、 前記走査線および対向信号線に絶縁膜を介して交差する
   第２方向に沿って延出されているとともに第１方向に並
   列して形成された表示信号線と、 前記走査線と前記表示信号線との交差部分に設けられた
   スイッチング素子と、 前記スイッチング素子に電気的に接続された第１電極
   と、 前記対向信号線に電気的に接続された第２電極と、を備
   え、 第１方向に並列している前記複数の第１電極は、同一の
   走査線に接続されているアレイ基板と、 このアレイ基板に所定の間隔をおいて対向配置された対
   向基板と、 前記アレイ基板と対向基板との間に挟持されているとと
   もに、前記アレイ基板と対向基板との間を通過する光
   を、前記アレイ基板の第１電極と第２電極との間に形成
   される電界によって変調する光変調層と、 を備えたことを特徴とする平面表示装置。
9. 【請求項９】絶縁性基板上の第１方向に沿って延出され
   た走査線を第１方向に交差する第２方向に並列して形成
   し、 第１方向に沿って延出された対向信号線を隣接する一対
   の走査線の略中央に配置し、 前記走査線および対向信号線を絶縁膜で覆い、 前記絶縁膜上に前記走査線を制御端子とするスイッチン
   グ素子を形成し、 前記絶縁膜の前記対向信号線上にコンタクトホールを形
   成し、 前記走査線および対向信号線に絶縁膜を介して交差する
   第２方向に沿って延出された表示信号線を前記スイッチ
   ング素子の入力端子に接続するように第１方向に並列し
   て形成し、 前記絶縁膜上に第１電極を前記スイッチング素子の出力
   端子に接続するように形成し、 前記絶縁膜上に第２電極を前記対向信号線に接続するよ
   うに形成した表示装置用アレイ基板において、 第１方向に並列している前記複数の第１電極は、同一の
   走査線に接続されていることを特徴とする表示装置用ア
   レイ基板の製造方法。
10. 【請求項１０】前記走査線および対向信号線は、前記絶
    縁性基板上に成膜された第１金属膜を同一マスクに基づ
    いてパターニングするとともに、前記表示信号線、第１
    電極および第２電極は、前記絶縁膜上に成膜された第２
    金属膜を同一マスクに基づいてパターニングすることを
    特徴とする請求項９に記載の表示装置用アレイ基板の製
    造方法。
11. 【請求項１１】前記表示信号線、第１電極および第２電
    極を形成した後、前記表示信号線、第１電極および第２
    電極を輪郭に沿ってそれぞれ保護膜で覆い、 前記第２金属膜を除去可能なエッチング処理を施すこと
    を特徴とする請求項１０に記載の表示装置用アレイ基板
    の製造方法。