JPH1031230A - 表示装置用アレイ基板の製造方法 - Google Patents
表示装置用アレイ基板の製造方法Info
- Publication number
- JPH1031230A JPH1031230A JP18900396A JP18900396A JPH1031230A JP H1031230 A JPH1031230 A JP H1031230A JP 18900396 A JP18900396 A JP 18900396A JP 18900396 A JP18900396 A JP 18900396A JP H1031230 A JPH1031230 A JP H1031230A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- substrate
- region
- array substrate
- div
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 137
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 230000002093 peripheral effect Effects 0.000 claims abstract description 21
- 238000000059 patterning Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 16
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 21
- 238000007687 exposure technique Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 13
- 239000010409 thin film Substances 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 高精度な露光技術が用いられるにもかかわら
ず、製造時間あるいは部材コストの増大が抑えられる表
示装置用アレイ基板の製造方法を提供する。 【解決手段】 複数の画素電極が配列された表示領域、
その外側に配置される周辺領域、その外側に配置される
マーク領域を含む表示装置用アレイ基板の製造方法で、
絶縁基板41上に第１の層を配置する工程と、第１の層上
にレジストを配置する工程と、絶縁基板(41)を複数の領
域に分割し、各領域を対応するマスクパターンを用いて
露光しパターニングする工程と、第１の層上に第２の層
を配置する工程と、第２の層上にレジストを配置する工
程と、絶縁基板(41)のマーク領域を除いた領域を複数の
領域に分割し、各領域を対応するマスクパターンを用い
て露光しパターニングする工程とからなる。
ず、製造時間あるいは部材コストの増大が抑えられる表
示装置用アレイ基板の製造方法を提供する。 【解決手段】 複数の画素電極が配列された表示領域、
その外側に配置される周辺領域、その外側に配置される
マーク領域を含む表示装置用アレイ基板の製造方法で、
絶縁基板41上に第１の層を配置する工程と、第１の層上
にレジストを配置する工程と、絶縁基板(41)を複数の領
域に分割し、各領域を対応するマスクパターンを用いて
露光しパターニングする工程と、第１の層上に第２の層
を配置する工程と、第２の層上にレジストを配置する工
程と、絶縁基板(41)のマーク領域を除いた領域を複数の
領域に分割し、各領域を対応するマスクパターンを用い
て露光しパターニングする工程とからなる。
Description
【０００１】
【発明の属する技術分野】この発明は、表示装置用アレ
イ基板の製造方法に係り、特に分割露光方法を用いた製
造方法に関する。
イ基板の製造方法に係り、特に分割露光方法を用いた製
造方法に関する。
【０００２】
【従来の技術】近年、液晶表示装置に代表される平面表
示装置は、ＣＲＴ等に比べて軽量、薄型、低消費電力等
の特徴を生かして、テレビ表示装置、コンピューター表
示装置、カー・ナビゲーション表示装置等の各種分野で
利用されている。
示装置は、ＣＲＴ等に比べて軽量、薄型、低消費電力等
の特徴を生かして、テレビ表示装置、コンピューター表
示装置、カー・ナビゲーション表示装置等の各種分野で
利用されている。
【０００３】中でも、各表示画素毎に薄膜トランジスタ
（以下、ＴＦＴと略称する。）やＭＩＭ（Metal Insula
tor Metal ）素子等のスイッチ素子が用いられて成るア
クティブマトリクス型表示装置は、隣接画素間でのクロ
ストークのない良好な表示画像が実現できることから、
盛んに研究・開発が成されている。
（以下、ＴＦＴと略称する。）やＭＩＭ（Metal Insula
tor Metal ）素子等のスイッチ素子が用いられて成るア
クティブマトリクス型表示装置は、隣接画素間でのクロ
ストークのない良好な表示画像が実現できることから、
盛んに研究・開発が成されている。
【０００４】各表示画素毎にスイッチ素子としてＴＦＴ
が用いられて成るアクティブマトリクス型液晶表示装置
を例にとり従来の技術を簡単に説明する。アクティブマ
トリクス型液晶表示装置は、複数の画素電極が配列され
たアレイ基板と、対向電極が形成された対向基板との間
隙に光変調層として液晶組成物が封入されて成ってい
る。このアレイ基板は、ガラス基板等の透明な絶縁基板
上にＴＦＴ及びこれに接続された画素電極がマトリクス
状に配列され、さらに行方向に配列された各ＴＦＴのゲ
ート電極に共通に接続された走査線および列方向に配列
された各ＴＦＴのドレイン電極に共通に接続された信号
線、画素電極に絶縁層を介し相対して配置され、補助容
量（Cs）を構成する補助容量線等が配置されている。
が用いられて成るアクティブマトリクス型液晶表示装置
を例にとり従来の技術を簡単に説明する。アクティブマ
トリクス型液晶表示装置は、複数の画素電極が配列され
たアレイ基板と、対向電極が形成された対向基板との間
隙に光変調層として液晶組成物が封入されて成ってい
る。このアレイ基板は、ガラス基板等の透明な絶縁基板
上にＴＦＴ及びこれに接続された画素電極がマトリクス
状に配列され、さらに行方向に配列された各ＴＦＴのゲ
ート電極に共通に接続された走査線および列方向に配列
された各ＴＦＴのドレイン電極に共通に接続された信号
線、画素電極に絶縁層を介し相対して配置され、補助容
量（Cs）を構成する補助容量線等が配置されている。
【０００５】このようなアクティブマトリクス型液晶表
示装置のアレイ基板は、絶縁膜、導電膜あるいは誘電体
膜等が成膜され、レジストの塗布、露光、現像、更にパ
ターニングが繰り返されて製造される。
示装置のアレイ基板は、絶縁膜、導電膜あるいは誘電体
膜等が成膜され、レジストの塗布、露光、現像、更にパ
ターニングが繰り返されて製造される。
【０００６】
【発明が解決しようとする課題】ところで、近年、液晶
表示装置に代表される平面表示装置には、大型で高精細
な表示画像の実現が要求されており、これを実現するた
めに高精度の露光技術が必要となる。
表示装置に代表される平面表示装置には、大型で高精細
な表示画像の実現が要求されており、これを実現するた
めに高精度の露光技術が必要となる。
【０００７】このため、基板上に配置されるレジストを
一括して露光するのではなく、例えば図９に示すよう
に、複数領域に区画し、各領域毎にそれぞれ露光する分
割露光方法が知られている。
一括して露光するのではなく、例えば図９に示すよう
に、複数領域に区画し、各領域毎にそれぞれ露光する分
割露光方法が知られている。
【０００８】例えば、図９は、中央に表示領域を含む表
示装置用アレイ基板(1001)であって、露光補償の制約か
ら、１８領域に分割してそれぞれの領域毎に分割して露
光される。図中Ａはアレイ基板の表示領域、ｌ1 ，ｌ2
，ｒ1 ，ｒ2 ，ｔ1 〜ｔ4 ，ｂ1 〜ｂ4 は、それぞれ
非表示領域に相当する。
示装置用アレイ基板(1001)であって、露光補償の制約か
ら、１８領域に分割してそれぞれの領域毎に分割して露
光される。図中Ａはアレイ基板の表示領域、ｌ1 ，ｌ2
，ｒ1 ，ｒ2 ，ｔ1 〜ｔ4 ，ｂ1 〜ｂ4 は、それぞれ
非表示領域に相当する。
【０００９】このような手法によれば、精度の高い露光
が実現できるが、アレイ基板の各層を露光するに当た
り、Ａ，ｌ1 ，ｌ2 ，ｒ1 ，ｒ2 ，ｔ1 〜ｔ4 ，ｂ1 〜
ｂ4 に対応するフォトマスクを用いて順次露光を繰り返
す必要があるため、１３のフォトマスクを差し替えて１
８回露光する必要がある。しかも、このような露光は、
各層毎に繰り返されるため、分割数が多いことは、直接
製造時間の増大につながる。
が実現できるが、アレイ基板の各層を露光するに当た
り、Ａ，ｌ1 ，ｌ2 ，ｒ1 ，ｒ2 ，ｔ1 〜ｔ4 ，ｂ1 〜
ｂ4 に対応するフォトマスクを用いて順次露光を繰り返
す必要があるため、１３のフォトマスクを差し替えて１
８回露光する必要がある。しかも、このような露光は、
各層毎に繰り返されるため、分割数が多いことは、直接
製造時間の増大につながる。
【００１０】また、各層の露光毎に１３のフォトマスク
を用意するには、それ自体にマスク費用が増大する。本
発明は、上記した技術課題に対処して成されたもので、
高精度な露光技術が用いられるにもかかわらず、製造時
間あるいは部材コストの増大が抑えられる表示装置用ア
レイ基板の製造方法を提供することを目的としている。
を用意するには、それ自体にマスク費用が増大する。本
発明は、上記した技術課題に対処して成されたもので、
高精度な露光技術が用いられるにもかかわらず、製造時
間あるいは部材コストの増大が抑えられる表示装置用ア
レイ基板の製造方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】請求項１に記載される発
明は、絶縁基板の一主表面上に複数の画素電極が配列さ
れた表示領域、前記表示領域の外側に配置され前記表示
領域に駆動電圧を供給するための周辺領域、前記周辺領
域の外側に配置されるマーク領域を含む表示装置用アレ
イ基板の製造方法において、絶縁基板の一主表面上に第
１の層を配置する工程と、前記第１の層上にレジストを
配置する工程と、前記絶縁基板を複数の領域に分割し、
各領域を対応するマスクパターンを用いて露光し、これ
に基づいてパターニングする工程と、前記第１の層上に
第２の層を配置する工程と、前記第２の層上にレジスト
を配置する工程と、前記絶縁基板の少なくとも前記マー
ク領域を除いた領域を複数に分割し、各領域を対応する
マスクパターンを用いて露光し、これに基づいてパター
ニングする工程と、を備えたことを特徴とする表示装置
用アレイ基板の製造方法にある。
明は、絶縁基板の一主表面上に複数の画素電極が配列さ
れた表示領域、前記表示領域の外側に配置され前記表示
領域に駆動電圧を供給するための周辺領域、前記周辺領
域の外側に配置されるマーク領域を含む表示装置用アレ
イ基板の製造方法において、絶縁基板の一主表面上に第
１の層を配置する工程と、前記第１の層上にレジストを
配置する工程と、前記絶縁基板を複数の領域に分割し、
各領域を対応するマスクパターンを用いて露光し、これ
に基づいてパターニングする工程と、前記第１の層上に
第２の層を配置する工程と、前記第２の層上にレジスト
を配置する工程と、前記絶縁基板の少なくとも前記マー
ク領域を除いた領域を複数に分割し、各領域を対応する
マスクパターンを用いて露光し、これに基づいてパター
ニングする工程と、を備えたことを特徴とする表示装置
用アレイ基板の製造方法にある。
【００１２】請求項２に記載される発明は、請求項１記
載の製造方法において、前記マーク領域を除去する工程
を含むことを特徴とする表示装置用アレイ基板の製造方
法にある。
載の製造方法において、前記マーク領域を除去する工程
を含むことを特徴とする表示装置用アレイ基板の製造方
法にある。
【００１３】請求項３に記載される発明は、絶縁基板の
一主表面上に複数の画素電極が配列された表示領域、前
記表示領域の外側に配置され前記表示領域に駆動電圧を
供給するための周辺領域、前記周辺領域の外側に配置さ
れるマーク領域を含む表示装置用アレイ基板の製造方法
において、絶縁基板の一主表面上に第１の層を配置する
工程と、前記第１の層上にレジストを配置する工程と、
前記絶縁基板の少なくとも前記マーク領域を除いた領域
を複数に分割し、各領域を対応するマスクパターンを用
いて露光し、これに基づいてパターニングする工程と、
前記第１の層上に第２の層を配置する工程と、前記第２
の層上にレジストを配置する工程と、前記絶縁基板を複
数の領域に分割し、各領域を対応するマスクパターンを
用いて露光し、これに基づいてパターニングする工程
と、を備えたことを特徴とする表示装置用アレイ基板の
製造方法にある。
一主表面上に複数の画素電極が配列された表示領域、前
記表示領域の外側に配置され前記表示領域に駆動電圧を
供給するための周辺領域、前記周辺領域の外側に配置さ
れるマーク領域を含む表示装置用アレイ基板の製造方法
において、絶縁基板の一主表面上に第１の層を配置する
工程と、前記第１の層上にレジストを配置する工程と、
前記絶縁基板の少なくとも前記マーク領域を除いた領域
を複数に分割し、各領域を対応するマスクパターンを用
いて露光し、これに基づいてパターニングする工程と、
前記第１の層上に第２の層を配置する工程と、前記第２
の層上にレジストを配置する工程と、前記絶縁基板を複
数の領域に分割し、各領域を対応するマスクパターンを
用いて露光し、これに基づいてパターニングする工程
と、を備えたことを特徴とする表示装置用アレイ基板の
製造方法にある。
【００１４】請求項４に記載される発明は、請求項３記
載の製造方法において、前記マーク領域を除去する工程
を含むことを特徴とする表示装置用アレイ基板の製造方
法にある。
載の製造方法において、前記マーク領域を除去する工程
を含むことを特徴とする表示装置用アレイ基板の製造方
法にある。
【００１５】請求項５に記載される発明は、絶縁基板の
一主表面上に複数の画素電極が配列された第１表示領域
を含む第１基板領域、および第２表示領域を含む第２基
板領域を備えた表示装置用アレイ基板の製造方法におい
て、絶縁基板の一主表面上に第１の層を配置する工程
と、前記第１の層上にレジストを配置する工程と、前記
絶縁基板の前記第１および第２基板領域のそれぞれを複
数の領域に分割し、各領域を対応するマスクパターンを
用いて露光し、これに基づいてパターニングする工程を
含み、前記第１基板領域と前記第２基板領域のそれぞれ
分割された領域の内の隣接する領域は同一マスクにより
露光されることを特徴とする表示装置用アレイ基板の製
造方法にある。
一主表面上に複数の画素電極が配列された第１表示領域
を含む第１基板領域、および第２表示領域を含む第２基
板領域を備えた表示装置用アレイ基板の製造方法におい
て、絶縁基板の一主表面上に第１の層を配置する工程
と、前記第１の層上にレジストを配置する工程と、前記
絶縁基板の前記第１および第２基板領域のそれぞれを複
数の領域に分割し、各領域を対応するマスクパターンを
用いて露光し、これに基づいてパターニングする工程を
含み、前記第１基板領域と前記第２基板領域のそれぞれ
分割された領域の内の隣接する領域は同一マスクにより
露光されることを特徴とする表示装置用アレイ基板の製
造方法にある。
【００１６】請求項６に記載される発明は、前記マスク
は前記第１基板領域の一領域に対応するマスクパターン
と前記第２基板領域の一領域に対応するマスクパターン
とを含むことを特徴とする請求項５記載の表示装置用ア
レイ基板の製造方法にある。
は前記第１基板領域の一領域に対応するマスクパターン
と前記第２基板領域の一領域に対応するマスクパターン
とを含むことを特徴とする請求項５記載の表示装置用ア
レイ基板の製造方法にある。
【００１７】
【発明の実施の形態】以下に、この発明の一実施例に基
づく対角１２．１”サイズの有効表示領域を備えた光透
過型のアクティブマトリクス型液晶表示装置について図
面を参照して説明する。
づく対角１２．１”サイズの有効表示領域を備えた光透
過型のアクティブマトリクス型液晶表示装置について図
面を参照して説明する。
【００１８】図１はこの実施例のアレイ基板の一部概略
平面図を示し、図２は図１のＡ−Ａ’線に沿って切断し
た液晶表示装置の概略断面図を示す。この実施例のアレ
イ基板(100) は、ガラスから成る透明絶縁基板(101) 上
に８００×３本の信号線Ｘｉ（i=1,2,…,2400 ）と６０
０本の走査線Ｙｊ（j=1,2,…,600）とが互いに略直交し
て配置され、各信号線Ｘｉと走査線Ｙｊとの交点部分に
ソース電極(141) がＩＴＯ（Indium Tin Oxide）から成
る画素電極(151) に電気的に接続されたＴＦＴ(131) が
配置されている。
平面図を示し、図２は図１のＡ−Ａ’線に沿って切断し
た液晶表示装置の概略断面図を示す。この実施例のアレ
イ基板(100) は、ガラスから成る透明絶縁基板(101) 上
に８００×３本の信号線Ｘｉ（i=1,2,…,2400 ）と６０
０本の走査線Ｙｊ（j=1,2,…,600）とが互いに略直交し
て配置され、各信号線Ｘｉと走査線Ｙｊとの交点部分に
ソース電極(141) がＩＴＯ（Indium Tin Oxide）から成
る画素電極(151) に電気的に接続されたＴＦＴ(131) が
配置されている。
【００１９】ＴＦＴ(131) は、走査線Ｙｊ自体をゲート
電極とするよう走査線Ｙｊ上に形成される。即ち、走査
線Ｙｊをゲート電極とし、この上に酸化シリコン（Ｓｉ
Ｏ2）から成る絶縁膜(121) を介して非晶質シリコン
（ａ−Ｓｉ：Ｈ）薄膜からなる半導体膜(123) が配置さ
れ、この半導体膜(123) 上に走査線Ｙｊに自己整合され
たチャネル保護膜(125) 、半導体膜(123) と信号線Ｘｉ
とをｎ+ 型非晶質シリコン薄膜から成るオーミックコン
タクト膜(127) を介して電気的に接続する信号線Ｘｉか
ら延在されるドレイン電極(143) を備えている。また、
上述したソース電極(141) は半導体膜(123) をｎ+ 型非
晶質シリコン薄膜から成るオーミックコンタクト膜(12
9) を介して画素電極(151) に電気的に接続している。
電極とするよう走査線Ｙｊ上に形成される。即ち、走査
線Ｙｊをゲート電極とし、この上に酸化シリコン（Ｓｉ
Ｏ2）から成る絶縁膜(121) を介して非晶質シリコン
（ａ−Ｓｉ：Ｈ）薄膜からなる半導体膜(123) が配置さ
れ、この半導体膜(123) 上に走査線Ｙｊに自己整合され
たチャネル保護膜(125) 、半導体膜(123) と信号線Ｘｉ
とをｎ+ 型非晶質シリコン薄膜から成るオーミックコン
タクト膜(127) を介して電気的に接続する信号線Ｘｉか
ら延在されるドレイン電極(143) を備えている。また、
上述したソース電極(141) は半導体膜(123) をｎ+ 型非
晶質シリコン薄膜から成るオーミックコンタクト膜(12
9) を介して画素電極(151) に電気的に接続している。
【００２０】また、画素電極(151) に酸化シリコン（Ｓ
ｉＯ2 ）から成る絶縁膜(121) を介して重複し、且つ走
査線Ｙｊと略平行して補助容量線Ｃｊ（j=1,2,…,600）
が配置され、これにより画素電極(151) と補助容量線Ｃ
ｊとの間で補助容量（Cs）が形成される。
ｉＯ2 ）から成る絶縁膜(121) を介して重複し、且つ走
査線Ｙｊと略平行して補助容量線Ｃｊ（j=1,2,…,600）
が配置され、これにより画素電極(151) と補助容量線Ｃ
ｊとの間で補助容量（Cs）が形成される。
【００２１】走査線Ｙｊおよび補助容量線Ｃｊは、それ
ぞれ配線幅１０ミクロンのアルミニウム合金から成る。
信号線Ｘｉは、モリブデン（Ｍｏ）とアルミニウム（Ａ
ｌ）との積層体から成り配線幅５ミクロンで構成され
る。
ぞれ配線幅１０ミクロンのアルミニウム合金から成る。
信号線Ｘｉは、モリブデン（Ｍｏ）とアルミニウム（Ａ
ｌ）との積層体から成り配線幅５ミクロンで構成され
る。
【００２２】対向基板(300) は、ガラスから成る透明絶
縁基板(301) 上に、信号線Ｘｉと画素電極(151) との間
隙、走査線Ｙｊと画素電極(151) との間隙およびＴＦＴ
(131) 上を遮光するように黒色樹脂製の遮光膜(311) 、
遮光膜(311) の開口部に配置される赤（Ｒ），緑（Ｇ）
及び青（Ｂ）のカラーフィルタ(321) 、カラーフィルタ
(321) 上に配置されるＩＴＯ膜から成る対向電極(331)
を備えて構成される。
縁基板(301) 上に、信号線Ｘｉと画素電極(151) との間
隙、走査線Ｙｊと画素電極(151) との間隙およびＴＦＴ
(131) 上を遮光するように黒色樹脂製の遮光膜(311) 、
遮光膜(311) の開口部に配置される赤（Ｒ），緑（Ｇ）
及び青（Ｂ）のカラーフィルタ(321) 、カラーフィルタ
(321) 上に配置されるＩＴＯ膜から成る対向電極(331)
を備えて構成される。
【００２３】そして、アレイ基板(100) と対向基板(30
0) との間には、それぞれ配向膜(401),(403) を介して
ツイスト・ネマチック型の液晶組成物(400) が保持され
ている。また、各基板(100),(300) 外表面には、それぞ
れ偏光板(411),(413) が、偏光軸が直交するように配置
され、この実施例の光透過型の液晶表示装置(1) は構成
されている。
0) との間には、それぞれ配向膜(401),(403) を介して
ツイスト・ネマチック型の液晶組成物(400) が保持され
ている。また、各基板(100),(300) 外表面には、それぞ
れ偏光板(411),(413) が、偏光軸が直交するように配置
され、この実施例の光透過型の液晶表示装置(1) は構成
されている。
【００２４】次に、この液晶表示装置(1) の製造方法に
ついて説明する。ここでは、図３に示す如く、第１表示
装置用アレイ基板(20)に対応する第１基板領域、第１表
示装置用アレイ基板(20)と実質的に同一構成の第２表示
装置用アレイ基板(30)に対応する第２基板領域を含む表
示装置用アレイ基板(10)、即ち多面取りの製法について
説明する。それぞれの表示装置用アレイ基板(20),(30)
は、複数の画素電極が配列された表示領域(21),(31) 、
各表示領域(21),(31) の外周に配置される接続パッドや
ショートリング等を含む周辺領域(23),(33) 、更にその
外周に配置され、最終形態としては除去される位置合わ
せマーク、切り出しマークあるいはショートリング等を
含むマーク領域(25),(35) を含む。
ついて説明する。ここでは、図３に示す如く、第１表示
装置用アレイ基板(20)に対応する第１基板領域、第１表
示装置用アレイ基板(20)と実質的に同一構成の第２表示
装置用アレイ基板(30)に対応する第２基板領域を含む表
示装置用アレイ基板(10)、即ち多面取りの製法について
説明する。それぞれの表示装置用アレイ基板(20),(30)
は、複数の画素電極が配列された表示領域(21),(31) 、
各表示領域(21),(31) の外周に配置される接続パッドや
ショートリング等を含む周辺領域(23),(33) 、更にその
外周に配置され、最終形態としては除去される位置合わ
せマーク、切り出しマークあるいはショートリング等を
含むマーク領域(25),(35) を含む。
【００２５】このような表示装置用アレイ基板(10)を、
第１表示装置用アレイ基板(20)及び第２表示装置用アレ
イ基板(30)に分離し、液晶パネルを構成した後、マーク
領域(25),(35) を切断し除去して、それぞれからアレイ
基板(100) を含む液晶表示装置(1) を完成させる。
第１表示装置用アレイ基板(20)及び第２表示装置用アレ
イ基板(30)に分離し、液晶パネルを構成した後、マーク
領域(25),(35) を切断し除去して、それぞれからアレイ
基板(100) を含む液晶表示装置(1) を完成させる。
【００２６】この表示装置用アレイ基板(10)の製造プロ
セスを、図面を参照して説明する。まず、ガラスから成
る大判の透明絶縁基板(41)上に、全面にスパッターによ
ってアルミニウム合金膜を堆積し、レジストの塗布、露
光、現像、更にパターニングして、図４（ａ）に示すよ
うに、６００本の走査線Ｙｊおよび補助容量線Ｃｊを同
時に形成する。この実施例では、走査線Ｙｊおよび補助
容量線Ｃｊの形成時に、図示しないが各種位置合わせマ
ーク等を周辺に形成する。このため、ここでは図５に示
すように、大判の透明絶縁基板(41)の内、第１表示装置
用アレイ基板(20)に対応する第１基板領域をDiv.１-1〜
Div.１-17 の１７領域に、第２表示装置用アレイ基板(3
0)に対応する第２基板領域をDiv.２-1〜Div.２-17 の１
７領域に、それぞれ分割する。ここで、Div.１-5〜Div.
１-8，Div.１-10 〜Div.１-13およびDiv.２-5〜Div.２-
8，Div.２-105〜Div.２-13 はそれぞれ表示領域(21),(3
1) 、他はそれぞれ周辺領域(23),(33) 及びマーク領域
(25),(35) に相当する。
セスを、図面を参照して説明する。まず、ガラスから成
る大判の透明絶縁基板(41)上に、全面にスパッターによ
ってアルミニウム合金膜を堆積し、レジストの塗布、露
光、現像、更にパターニングして、図４（ａ）に示すよ
うに、６００本の走査線Ｙｊおよび補助容量線Ｃｊを同
時に形成する。この実施例では、走査線Ｙｊおよび補助
容量線Ｃｊの形成時に、図示しないが各種位置合わせマ
ーク等を周辺に形成する。このため、ここでは図５に示
すように、大判の透明絶縁基板(41)の内、第１表示装置
用アレイ基板(20)に対応する第１基板領域をDiv.１-1〜
Div.１-17 の１７領域に、第２表示装置用アレイ基板(3
0)に対応する第２基板領域をDiv.２-1〜Div.２-17 の１
７領域に、それぞれ分割する。ここで、Div.１-5〜Div.
１-8，Div.１-10 〜Div.１-13およびDiv.２-5〜Div.２-
8，Div.２-105〜Div.２-13 はそれぞれ表示領域(21),(3
1) 、他はそれぞれ周辺領域(23),(33) 及びマーク領域
(25),(35) に相当する。
【００２７】更に、分割露光を効率良く、しかも少ない
マスク数で行うため、ここでは図６に示す４つのマスク
を用いる。第１-1マスクは、表示領域(21),(31) におけ
る走査線Ｙｊおよび補助容量線Ｃｊを作成するに用いる
マスクパターンＡ1 を含む。第１-2マスクは、周辺領域
(23),(33) 及びマーク領域(25),(35) を作成するに用い
るもので、マスクパターンｂ1 とｔ1 とが同一マスク内
に接して作成されている。第１-3マスクも、周辺領域(2
3),(33) 及びマーク領域(25),(35) を作成するに用いる
もので、マスクパターンｂ2 とｔ2 とが同一マスク内に
接して、またマスクパターンｂ3 とｔ3 とが同一マスク
内に接して、マスクパターンｂ2 ，ｔ2とマスクパター
ンｂ3 ，ｔ3 とが所定の間隔を隔てて配置されて形成さ
れている。第１-4マスクも、周辺領域(23),(33) 及びマ
ーク領域(25),(35) を作成するに用いるもので、マスク
パターンｌ1 とｒ1 とが同一マスク内に所定の間隔を隔
てて配置されて形成されている。
マスク数で行うため、ここでは図６に示す４つのマスク
を用いる。第１-1マスクは、表示領域(21),(31) におけ
る走査線Ｙｊおよび補助容量線Ｃｊを作成するに用いる
マスクパターンＡ1 を含む。第１-2マスクは、周辺領域
(23),(33) 及びマーク領域(25),(35) を作成するに用い
るもので、マスクパターンｂ1 とｔ1 とが同一マスク内
に接して作成されている。第１-3マスクも、周辺領域(2
3),(33) 及びマーク領域(25),(35) を作成するに用いる
もので、マスクパターンｂ2 とｔ2 とが同一マスク内に
接して、またマスクパターンｂ3 とｔ3 とが同一マスク
内に接して、マスクパターンｂ2 ，ｔ2とマスクパター
ンｂ3 ，ｔ3 とが所定の間隔を隔てて配置されて形成さ
れている。第１-4マスクも、周辺領域(23),(33) 及びマ
ーク領域(25),(35) を作成するに用いるもので、マスク
パターンｌ1 とｒ1 とが同一マスク内に所定の間隔を隔
てて配置されて形成されている。
【００２８】ここで、まず第１-2マスクを用い、マスク
パターンｂ1 を遮光して分割領域Div.１-1をマスクパタ
ーンｔ1 で露光し、遮光を解除して分割領域Div.１-14
，Div ２-1をマスクパターンｂ1 ，ｔ1 で同時に露光
し、更にマスクパターンｔ1 を遮光して分割領域Div ２
-14 を露光する。次に、第１-3マスクに切換え、マスク
パターンｂ2 ，ｂ3 ，ｔ3 を遮光して分割領域Div.１-
2，Div.１-3をマスクパターンｔ2 で順次露光する。そ
して、マスクパターンｂ3 ，ｔ3 を遮光し、マスクパタ
ーンｂ2 ，ｔ2 で分割領域Div.１-15 ，Div.２-2を同時
に露光し、分割領域Div.１-16 ，Div.２-3を同時に露光
する。次に、マスクパターンｂ2 ，ｔ2 を遮光し、マス
クパターンｂ3 ，ｔ3 で分割領域Div.１-17 ，Div.２-4
を同時に露光する。更に、マスクパターンｔ2 ，ｂ3 ，
ｔ3 を遮光し、マスクパターンｂ2 で分割領域Div.２-1
5 ，Div.２-16 を順次露光し、マスクパターンｂ2 ，ｔ
2 ，ｔ3 を遮光し、マスクパターンｂ3 で分割領域Div.
２-17 を露光する。次に、第１-4マスクに切換え、マス
クパターンｒ1 を遮光して分割領域Div.１-9，Div.２-9
をマスクパターンｌ1 で順次露光する。しかる後、マス
クパターンｌ1 を遮光し、マスクパターンｒ1 で分割領
域Div.１-8，Div.１-13 ，Div.２-8，Div.２-13を順次
露光する。最後に、第１-1マスクに切換え、分割領域Di
v.１-5〜Div.１-8，Div.１-10 〜Div.１-13 およびDiv.
２-5〜Div.２-8，Div.２-10 〜Div.２-13をマスクパタ
ーンＡ1 で順次露光する。
パターンｂ1 を遮光して分割領域Div.１-1をマスクパタ
ーンｔ1 で露光し、遮光を解除して分割領域Div.１-14
，Div ２-1をマスクパターンｂ1 ，ｔ1 で同時に露光
し、更にマスクパターンｔ1 を遮光して分割領域Div ２
-14 を露光する。次に、第１-3マスクに切換え、マスク
パターンｂ2 ，ｂ3 ，ｔ3 を遮光して分割領域Div.１-
2，Div.１-3をマスクパターンｔ2 で順次露光する。そ
して、マスクパターンｂ3 ，ｔ3 を遮光し、マスクパタ
ーンｂ2 ，ｔ2 で分割領域Div.１-15 ，Div.２-2を同時
に露光し、分割領域Div.１-16 ，Div.２-3を同時に露光
する。次に、マスクパターンｂ2 ，ｔ2 を遮光し、マス
クパターンｂ3 ，ｔ3 で分割領域Div.１-17 ，Div.２-4
を同時に露光する。更に、マスクパターンｔ2 ，ｂ3 ，
ｔ3 を遮光し、マスクパターンｂ2 で分割領域Div.２-1
5 ，Div.２-16 を順次露光し、マスクパターンｂ2 ，ｔ
2 ，ｔ3 を遮光し、マスクパターンｂ3 で分割領域Div.
２-17 を露光する。次に、第１-4マスクに切換え、マス
クパターンｒ1 を遮光して分割領域Div.１-9，Div.２-9
をマスクパターンｌ1 で順次露光する。しかる後、マス
クパターンｌ1 を遮光し、マスクパターンｒ1 で分割領
域Div.１-8，Div.１-13 ，Div.２-8，Div.２-13を順次
露光する。最後に、第１-1マスクに切換え、分割領域Di
v.１-5〜Div.１-8，Div.１-10 〜Div.１-13 およびDiv.
２-5〜Div.２-8，Div.２-10 〜Div.２-13をマスクパタ
ーンＡ1 で順次露光する。
【００２９】以上のようにして、基板(10)全面の露光を
完了させて、上述したように走査線Ｙｊおよび補助容量
線Ｃｊ、図示しないが接続パッド、合わせマーク及びガ
ードリング等を形成する。
完了させて、上述したように走査線Ｙｊおよび補助容量
線Ｃｊ、図示しないが接続パッド、合わせマーク及びガ
ードリング等を形成する。
【００３０】この実施例では、第１表示装置用アレイ基
板(20)に対応する第１基板領域及び第２表示装置用アレ
イ基板(30)に対応する第２基板領域の近接領域を、同一
マスクを使用して露光できるようにしたので、全体で３
４領域に分割するにも係わらず露光回数を３０回とすこ
とができ、これにより露光に要する時間を短縮すること
ができた。また、基板(10)全面を露光するに際して必要
な９種のマスクパターンを４枚のマスク内に格納したの
で、マスク交換に要する時間を大幅に軽減できた。
板(20)に対応する第１基板領域及び第２表示装置用アレ
イ基板(30)に対応する第２基板領域の近接領域を、同一
マスクを使用して露光できるようにしたので、全体で３
４領域に分割するにも係わらず露光回数を３０回とすこ
とができ、これにより露光に要する時間を短縮すること
ができた。また、基板(10)全面を露光するに際して必要
な９種のマスクパターンを４枚のマスク内に格納したの
で、マスク交換に要する時間を大幅に軽減できた。
【００３１】次に、絶縁膜(121) としてシリコン酸化膜
（ＳｉＯ2 ）、非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜(1
22) 、シリコン窒化膜（ＳｉＮx ）(124) を大気に曝す
ことなく連続して堆積する。この後、走査線Ｙｊをマス
クとして基板(101) 裏面から露光することにより、シリ
コン窒化膜（ＳｉＮx ）(124) をパターニングし、図４
（ｂ）に示す走査線Ｙｊに自己整合されたチャネル保護
膜(125) を形成する。
（ＳｉＯ2 ）、非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜(1
22) 、シリコン窒化膜（ＳｉＮx ）(124) を大気に曝す
ことなく連続して堆積する。この後、走査線Ｙｊをマス
クとして基板(101) 裏面から露光することにより、シリ
コン窒化膜（ＳｉＮx ）(124) をパターニングし、図４
（ｂ）に示す走査線Ｙｊに自己整合されたチャネル保護
膜(125) を形成する。
【００３２】ここでは、露光回数を軽減するため、マー
ク領域(25),(35) を除いて露光する。即ち、図７に示す
ように、大判の透明絶縁基板(41)の内、マーク領域(2
5),(35) に対応する非露光領域Div ．３，Div ．４を除
いて表示領域(21)及び周辺領域(23)をDiv.１-1〜Div.１
-8の８領域に、表示領域(31)及び周辺領域(33)をDiv.２
-1〜Div.２-8の８領域に分割する。
ク領域(25),(35) を除いて露光する。即ち、図７に示す
ように、大判の透明絶縁基板(41)の内、マーク領域(2
5),(35) に対応する非露光領域Div ．３，Div ．４を除
いて表示領域(21)及び周辺領域(23)をDiv.１-1〜Div.１
-8の８領域に、表示領域(31)及び周辺領域(33)をDiv.２
-1〜Div.２-8の８領域に分割する。
【００３３】更に、分割露光を効率良く、しかも少ない
マスク数で行うため、ここでは図８に示す４つのマスク
を用いる。第１-1マスク，第１-2マスクは、表示領域(2
1),(31) 及び周辺領域(23),(33) に対応するマスクパタ
ーンＡ2 ，Ｂがそれぞれ形成されている。第１-3マスク
は、表示領域(21),(31) 及び周辺領域(23),(33) に対応
するマスクパターンＣ，Ｄが同一マスク内に接して形成
されている。第１-4マスクも、表示領域(21),(31) 及び
周辺領域(23),(33) に対応するマスクパターンＥ，Ｆが
同一マスク内に接して形成されている。
マスク数で行うため、ここでは図８に示す４つのマスク
を用いる。第１-1マスク，第１-2マスクは、表示領域(2
1),(31) 及び周辺領域(23),(33) に対応するマスクパタ
ーンＡ2 ，Ｂがそれぞれ形成されている。第１-3マスク
は、表示領域(21),(31) 及び周辺領域(23),(33) に対応
するマスクパターンＣ，Ｄが同一マスク内に接して形成
されている。第１-4マスクも、表示領域(21),(31) 及び
周辺領域(23),(33) に対応するマスクパターンＥ，Ｆが
同一マスク内に接して形成されている。
【００３４】ここで、まず第１-1マスクを用い、マスク
パターンＡ2 を分割領域Div.１-2，Div.１-3に、更に分
割領域Div.２-2，Div.２-3に順次露光する。次に、第１
-2マスクに切換え、マスクパターンＢを分割領域Div.１
-6，Div.１-7に、更に分割領域Div.２-6，Div.２-7に順
次露光する。次に、第１-3マスクに切換え、マスクパタ
ーンＤを遮光して分割領域Div.１-1，Div.２-1に露光
し、更にマスクパターンＣを遮光して分割領域Div.１-
4，Div.２-4に露光する。そして、第１-4マスクに切換
え、マスクパターンＦを遮光して分割領域Div.１-5，Di
v.２-5に露光し、更にマスクパターンＥを遮光して分割
領域Div.１-8，Div.２-8に露光する。
パターンＡ2 を分割領域Div.１-2，Div.１-3に、更に分
割領域Div.２-2，Div.２-3に順次露光する。次に、第１
-2マスクに切換え、マスクパターンＢを分割領域Div.１
-6，Div.１-7に、更に分割領域Div.２-6，Div.２-7に順
次露光する。次に、第１-3マスクに切換え、マスクパタ
ーンＤを遮光して分割領域Div.１-1，Div.２-1に露光
し、更にマスクパターンＣを遮光して分割領域Div.１-
4，Div.２-4に露光する。そして、第１-4マスクに切換
え、マスクパターンＦを遮光して分割領域Div.１-5，Di
v.２-5に露光し、更にマスクパターンＥを遮光して分割
領域Div.１-8，Div.２-8に露光する。
【００３５】以上のようにして、大判の透明絶縁基板(4
1)の内、マーク領域(25),(35) に対応する分割領域Div
．３，Div ．４を除いて露光を完了させて、上述した
ようにチャネル保護膜(125) を形成する。
1)の内、マーク領域(25),(35) に対応する分割領域Div
．３，Div ．４を除いて露光を完了させて、上述した
ようにチャネル保護膜(125) を形成する。
【００３６】この実施例では、第１表示装置用アレイ基
板(20)に対応する第１基板領域及び第２表示装置用アレ
イ基板(30)に対応する第２基板領域を同一マスクを使用
し、しかも分割領域Div ．３，Div ．４を除いて露光を
完了させるため、露光回数を１６回とすことができ、こ
れにより露光に要する時間を短縮することができた。ま
た、露光するに際して必要な６種のマスクパターンを４
枚のマスク内に格納したので、マスク交換に要する時間
を大幅に軽減できた。
板(20)に対応する第１基板領域及び第２表示装置用アレ
イ基板(30)に対応する第２基板領域を同一マスクを使用
し、しかも分割領域Div ．３，Div ．４を除いて露光を
完了させるため、露光回数を１６回とすことができ、こ
れにより露光に要する時間を短縮することができた。ま
た、露光するに際して必要な６種のマスクパターンを４
枚のマスク内に格納したので、マスク交換に要する時間
を大幅に軽減できた。
【００３７】しかる後に、ｎ+ 型非晶質シリコン薄膜を
堆積し、非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜及びｎ+
型非晶質シリコン薄膜を島状にパターニングして、図４
（ｃ）に示すように半導体膜(123) および島状ｎ+ 型非
晶質シリコン薄膜(126) を得る。ここでの露光方法は、
上述したチャネル保護膜(125) の形成と同様に分割し、
分割領域Div ．３，Div ．４を除いて露光を完了させる
ため、露光回数を１６回とすことができ、これにより露
光に要する時間を短縮することができた。また、露光す
るに際して必要な６種のマスクパターンを４枚のマスク
内に格納したので、マスク交換に要する時間を大幅に軽
減できた。
堆積し、非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜及びｎ+
型非晶質シリコン薄膜を島状にパターニングして、図４
（ｃ）に示すように半導体膜(123) および島状ｎ+ 型非
晶質シリコン薄膜(126) を得る。ここでの露光方法は、
上述したチャネル保護膜(125) の形成と同様に分割し、
分割領域Div ．３，Div ．４を除いて露光を完了させる
ため、露光回数を１６回とすことができ、これにより露
光に要する時間を短縮することができた。また、露光す
るに際して必要な６種のマスクパターンを４枚のマスク
内に格納したので、マスク交換に要する時間を大幅に軽
減できた。
【００３８】この後、ＩＴＯ膜を堆積し、パターニング
して、図４（ｄ）に示すように、画素電極(151) を形成
する。ここでの露光方法も、上述したチャネル保護膜(1
25)の形成と同様に分割し、分割領域Div ．３，Div ．
４を除いて露光を完了させるため、露光回数を１６回と
すことができ、これにより露光に要する時間を短縮する
ことができた。また、全体を露光するに際して必要な６
種のマスクパターンを４枚のマスク内に格納したので、
マスク交換に要する時間を大幅に軽減できた。
して、図４（ｄ）に示すように、画素電極(151) を形成
する。ここでの露光方法も、上述したチャネル保護膜(1
25)の形成と同様に分割し、分割領域Div ．３，Div ．
４を除いて露光を完了させるため、露光回数を１６回と
すことができ、これにより露光に要する時間を短縮する
ことができた。また、全体を露光するに際して必要な６
種のマスクパターンを４枚のマスク内に格納したので、
マスク交換に要する時間を大幅に軽減できた。
【００３９】次に、モリブデン（Ｍｏ）膜とアルミニウ
ム（Ａｌ）膜を連続してスパッターによって堆積し、パ
ターニングして、図４（ｅ）に示すように、モリブデン
（Ｍｏ）膜とアルミニウム（Ａｌ）膜との積層体から成
る信号線Ｘｉ並びにドレイン電極(143) を形成する。同
時に、モリブデン（Ｍｏ）膜とアルミニウム（Ａｌ）膜
との積層体から成り、画素電極(151) に電気的に接続さ
れるソース電極(141)を得る。また、同時に島状ｎ+ 型
非晶質シリコン薄膜(126) をパターニングして、ドレイ
ン電極(143) と半導体膜(123) の間に介在されるオーミ
ックコンタクト層(129) 、ソース電極(141) と半導体膜
(123) の間に介在されるオーミックコンタクト層(127)
を得る。ここでの露光方法も、上述したチャネル保護膜
(125) の形成と同様に分割し、分割領域Div ．３，Div
．４を除いて露光を完了させるため、露光回数を１６
回とすことができ、これにより露光に要する時間を短縮
することができた。また、全体を露光するに際して必要
な６種のマスクパターンを４枚のマスク内に格納したの
で、マスク交換に要する時間を大幅に軽減できた。
ム（Ａｌ）膜を連続してスパッターによって堆積し、パ
ターニングして、図４（ｅ）に示すように、モリブデン
（Ｍｏ）膜とアルミニウム（Ａｌ）膜との積層体から成
る信号線Ｘｉ並びにドレイン電極(143) を形成する。同
時に、モリブデン（Ｍｏ）膜とアルミニウム（Ａｌ）膜
との積層体から成り、画素電極(151) に電気的に接続さ
れるソース電極(141)を得る。また、同時に島状ｎ+ 型
非晶質シリコン薄膜(126) をパターニングして、ドレイ
ン電極(143) と半導体膜(123) の間に介在されるオーミ
ックコンタクト層(129) 、ソース電極(141) と半導体膜
(123) の間に介在されるオーミックコンタクト層(127)
を得る。ここでの露光方法も、上述したチャネル保護膜
(125) の形成と同様に分割し、分割領域Div ．３，Div
．４を除いて露光を完了させるため、露光回数を１６
回とすことができ、これにより露光に要する時間を短縮
することができた。また、全体を露光するに際して必要
な６種のマスクパターンを４枚のマスク内に格納したの
で、マスク交換に要する時間を大幅に軽減できた。
【００４０】以上のようにして、大判の透明絶縁基板(4
1)に第１表示装置用アレイ基板(20)及び第２表示装置用
アレイ基板(30)を含む表示装置用アレイ基板(10)を完了
させる。この後、常法にしたがって、第１表示装置用ア
レイ基板(20)及び第２表示装置用アレイ基板(30)を分離
し、それぞれ液晶パネルを作成した後、マーク領域(2
5),(35) を除去することで、上述したアレイ基板(101)
を備えた液晶表示装置(1) を完成させる。
1)に第１表示装置用アレイ基板(20)及び第２表示装置用
アレイ基板(30)を含む表示装置用アレイ基板(10)を完了
させる。この後、常法にしたがって、第１表示装置用ア
レイ基板(20)及び第２表示装置用アレイ基板(30)を分離
し、それぞれ液晶パネルを作成した後、マーク領域(2
5),(35) を除去することで、上述したアレイ基板(101)
を備えた液晶表示装置(1) を完成させる。
【００４１】以上説明したように、本実施例によれば、
マーク領域(25),(35) を同時にパターニングする際の
み、大判の透明絶縁基板(41)の略全面を露光するように
し、それ以外は表示領域(23),(33) 及び周辺領域(25),
(35) のみを露光するようにした。このため、マーク領
域(25),(35) を同時にパターニングする際のみ、露光回
数を３０回とした他は、露光回数を１６回とすことがで
き、これにより露光に要する時間を大幅に短縮すること
ができた。
マーク領域(25),(35) を同時にパターニングする際の
み、大判の透明絶縁基板(41)の略全面を露光するように
し、それ以外は表示領域(23),(33) 及び周辺領域(25),
(35) のみを露光するようにした。このため、マーク領
域(25),(35) を同時にパターニングする際のみ、露光回
数を３０回とした他は、露光回数を１６回とすことがで
き、これにより露光に要する時間を大幅に短縮すること
ができた。
【００４２】また、複数のマスクパターンを同一のマス
ク内に配置したので、各露光に要するマスク数を、それ
ぞれ４枚にすることができた。更に、第１表示装置用ア
レイ基板(20)に対応する第１基板領域と第２表示装置用
アレイ基板(30)に対応する第２基板領域の隣接する２つ
の分割領域を、同一マスクで露光するようにしたので、
露光回数を低減することができ、これにより生産性を向
上させることができた。
ク内に配置したので、各露光に要するマスク数を、それ
ぞれ４枚にすることができた。更に、第１表示装置用ア
レイ基板(20)に対応する第１基板領域と第２表示装置用
アレイ基板(30)に対応する第２基板領域の隣接する２つ
の分割領域を、同一マスクで露光するようにしたので、
露光回数を低減することができ、これにより生産性を向
上させることができた。
【００４３】上述した実施例では、走査線Ｙｊ、補助容
量線Ｃｊの露光の際に周辺領域(25),(35) を露光した
が、これは信号線Ｘｉ等の形成時等、他のパターンの形
成時に周辺領域(25),(35) を露光するものであってもか
まわない。
量線Ｃｊの露光の際に周辺領域(25),(35) を露光した
が、これは信号線Ｘｉ等の形成時等、他のパターンの形
成時に周辺領域(25),(35) を露光するものであってもか
まわない。
【００４４】上述した実施例は、非晶質シリコン（ａ−
Ｓｉ：Ｈ）薄膜を半導体層として用いたＴＦＴを例に取
り説明したが、多結晶シリコン（ｐ−Ｓｉ）薄膜を半導
体層として用いる、微結晶シリコンを半導体層として用
いる、あるいは単結晶シリコンを半導体層として用いる
ものであってもかまわない。
Ｓｉ：Ｈ）薄膜を半導体層として用いたＴＦＴを例に取
り説明したが、多結晶シリコン（ｐ−Ｓｉ）薄膜を半導
体層として用いる、微結晶シリコンを半導体層として用
いる、あるいは単結晶シリコンを半導体層として用いる
ものであってもかまわない。
【００４５】また、スイッチ素子としてＴＦＴが用いら
れて成る表示装置用アレイ基板及びそれを用いたアクテ
ィブマトリクス型液晶表示装置を例に取り説明したが、
スイッチ素子としてはＴＦＴの他にもＭＩＭ等の２端子
非線形素子等、適宜使用できる。
れて成る表示装置用アレイ基板及びそれを用いたアクテ
ィブマトリクス型液晶表示装置を例に取り説明したが、
スイッチ素子としてはＴＦＴの他にもＭＩＭ等の２端子
非線形素子等、適宜使用できる。
【００４６】また、液晶組成物としてポリマー分散型液
晶等を使用するのであれば、配向膜や偏光板が不要にで
きる。更に、反射型で構成するのであれば、画素電極を
ＩＴＯ膜に代えてアルミニウム（Ａｌ）等の高反射材料
で形成する、あるいはアレイ基板裏面に反射板を貼り付
ける等すれば良い。
晶等を使用するのであれば、配向膜や偏光板が不要にで
きる。更に、反射型で構成するのであれば、画素電極を
ＩＴＯ膜に代えてアルミニウム（Ａｌ）等の高反射材料
で形成する、あるいはアレイ基板裏面に反射板を貼り付
ける等すれば良い。
【００４７】
【発明の効果】この発明によれば、表示装置用アレイ基
板の製造に際し、高精度な露光技術が用いられるにもか
かわらず、製造時間あるいは部材コストの増大が抑えら
れる。
板の製造に際し、高精度な露光技術が用いられるにもか
かわらず、製造時間あるいは部材コストの増大が抑えら
れる。
【図１】図１は、本発明の一実施例の液晶表示装置に用
いられるアレイ基板の一部概略正面図である。
いられるアレイ基板の一部概略正面図である。
【図２】図２は、図１中ＡＡ’線に沿って切断した液晶
表示装置の概略断面図である。
表示装置の概略断面図である。
【図３】図３は、この発明の一実施例の表示装置用アレ
イ基板の概略正面図である。
イ基板の概略正面図である。
【図４】図４は、この発明の一実施例の表示装置用アレ
イ基板の製造プロセスを説明するための図である。
イ基板の製造プロセスを説明するための図である。
【図５】図５は、図３の表示装置用アレイ基板の製造に
係る分割露光の分割領域を説明するための図である。
係る分割露光の分割領域を説明するための図である。
【図６】図６は、図５の分割領域を露光する際に用いら
れるマスクパターンの割付を説明するための図である。
れるマスクパターンの割付を説明するための図である。
【図７】図７は、図３の表示装置用アレイ基板の製造に
係る分割露光の分割領域を説明するための図である。
係る分割露光の分割領域を説明するための図である。
【図８】図８は、図７の分割領域を露光する際に用いら
れるマスクパターンの割付を説明するための図である。
れるマスクパターンの割付を説明するための図である。
【図９】図９は、従来の表示装置用アレイ基板の製造に
係る分割露光の分割領域を説明するための図である。
係る分割露光の分割領域を説明するための図である。
(1) …アクティブマトリクス型液晶表示装置 (10) …表示装置用アレイ基板 (21),(31) …表示領域 (23),(33) …周辺領域 (25),(35) …マーク領域 (41)…透明絶縁基板 (100) …アレイ基板 (131) …ＴＦＴ (300) …対向基板 (400) …液晶組成物
Claims (6)
- 【請求項１】 絶縁基板の一主表面上に複数の画素電極
が配列された表示領域、前記表示領域の外側に配置され
前記表示領域に駆動電圧を供給するための周辺領域、前
記周辺領域の外側に配置されるマーク領域を含む表示装
置用アレイ基板の製造方法において、 絶縁基板の一主表面上に第１の層を配置する工程と、 前記第１の層上にレジストを配置する工程と、 前記絶縁基板の前記一主表面を複数の領域に分割し、各
領域を対応するマスクパターンを用いて露光し、これに
基づいてパターニングする工程と、 前記第１の層上に第２の層を配置する工程と、 前記第２の層上にレジストを配置する工程と、 少なくとも前記マーク領域を除く領域を複数に分割し、
各領域を対応するマスクパターンを用いて露光し、これ
に基づいてパターニングする工程と、を備えたことを特
徴とする表示装置用アレイ基板の製造方法。 - 【請求項２】 請求項１記載の製造方法において、前記
マーク領域を除去する工程を含むことを特徴とする表示
装置用アレイ基板の製造方法。 - 【請求項３】 絶縁基板の一主表面上に複数の画素電極
が配列された表示領域、前記表示領域の外側に配置され
前記表示領域に駆動電圧を供給するための周辺領域、前
記周辺領域の外側に配置されるマーク領域を含む表示装
置用アレイ基板の製造方法において、 絶縁基板の一主表面上に第１の層を配置する工程と、 前記第１の層上にレジストを配置する工程と、 前記絶縁基板の少なくとも前記マーク領域を除いた領域
を複数に分割し、各領域を対応するマスクパターンを用
いて露光し、これに基づいてパターニングする工程と、 前記第１の層上に第２の層を配置する工程と、 前記第２の層上にレジストを配置する工程と、 前記絶縁基板を複数の領域に分割し、各領域を対応する
マスクパターンを用いて露光し、これに基づいてパター
ニングする工程と、を備えたことを特徴とする表示装置
用アレイ基板の製造方法。 - 【請求項４】 請求項３記載の製造方法において、前記
マーク領域を除去する工程を含むことを特徴とする表示
装置用アレイ基板の製造方法。 - 【請求項５】 絶縁基板の一主表面上に複数の画素電極
が配列された第１表示領域を含む第１基板領域、および
第２表示領域を含む第２基板領域を備えた表示装置用ア
レイ基板の製造方法において、 絶縁基板の一主表面上に第１の層を配置する工程と、 前記第１の層上にレジストを配置する工程と、 前記絶縁基板の前記第１および第２基板領域のそれぞれ
を複数の領域に分割し、各領域を対応するマスクパター
ンを用いて露光し、これに基づいてパターニングする工
程を含み、前記第１基板領域と前記第２基板領域のそれ
ぞれ分割された領域の内の隣接する領域は同一マスクに
より露光されることを特徴とする表示装置用アレイ基板
の製造方法。 - 【請求項６】 前記マスクは前記第１基板領域の一領域
に対応するマスクパターンと前記第２基板領域の一領域
に対応するマスクパターンとを含むことを特徴とする請
求項５記載の表示装置用アレイ基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18900396A JPH1031230A (ja) | 1996-07-18 | 1996-07-18 | 表示装置用アレイ基板の製造方法 |
| US08/895,922 US6030265A (en) | 1996-07-18 | 1997-07-17 | Method of manufacturing liquid crystal display device |
| KR1019970034610A KR100268616B1 (ko) | 1996-07-18 | 1997-07-18 | 액정표시장치의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18900396A JPH1031230A (ja) | 1996-07-18 | 1996-07-18 | 表示装置用アレイ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1031230A true JPH1031230A (ja) | 1998-02-03 |
Family
ID=16233679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18900396A Withdrawn JPH1031230A (ja) | 1996-07-18 | 1996-07-18 | 表示装置用アレイ基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6030265A (ja) |
| JP (1) | JPH1031230A (ja) |
| KR (1) | KR100268616B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001166338A (ja) * | 1999-09-30 | 2001-06-22 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| KR100339507B1 (ko) * | 1998-07-14 | 2002-05-31 | 다니구찌 이찌로오, 기타오카 다카시 | 액정표시장치 및 그 제조방법 |
| KR20030020514A (ko) * | 2001-08-29 | 2003-03-10 | 삼성전자주식회사 | 표시 장치의 제조 방법 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 |
| JP2004157327A (ja) * | 2002-11-06 | 2004-06-03 | Kawasaki Microelectronics Kk | 半導体デバイス用マスク、および露光方法 |
| JP2008224754A (ja) * | 2007-03-08 | 2008-09-25 | Nsk Ltd | 分割逐次近接露光方法及び分割逐次近接露光装置 |
| JP2009088549A (ja) * | 2008-12-01 | 2009-04-23 | Kawasaki Microelectronics Kk | 露光方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000180894A (ja) * | 1998-12-18 | 2000-06-30 | Advanced Display Inc | 液晶表示装置およびその製造方法 |
| TWI395996B (zh) * | 2003-07-14 | 2013-05-11 | Semiconductor Energy Lab | 半導體裝置及顯示裝置 |
| WO2007113941A1 (ja) * | 2006-04-05 | 2007-10-11 | Sharp Kabushiki Kaisha | 表示パネル用の基板、この基板を備える表示パネル、表示パネル用の基板の製造方法および表示パネルの製造方法 |
| JP2009049384A (ja) | 2007-07-20 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| KR102693166B1 (ko) * | 2016-12-02 | 2024-08-09 | 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 표시 패널 및 이를 리페어하기 위한 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2734183B2 (ja) * | 1990-07-19 | 1998-03-30 | 日本電気株式会社 | 液晶表示素子 |
| KR940022141A (ko) * | 1993-03-08 | 1994-10-20 | 이헌조 | 액정 표시 장치 |
-
1996
- 1996-07-18 JP JP18900396A patent/JPH1031230A/ja not_active Withdrawn
-
1997
- 1997-07-17 US US08/895,922 patent/US6030265A/en not_active Expired - Lifetime
- 1997-07-18 KR KR1019970034610A patent/KR100268616B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100339507B1 (ko) * | 1998-07-14 | 2002-05-31 | 다니구찌 이찌로오, 기타오카 다카시 | 액정표시장치 및 그 제조방법 |
| JP2001166338A (ja) * | 1999-09-30 | 2001-06-22 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| KR20030020514A (ko) * | 2001-08-29 | 2003-03-10 | 삼성전자주식회사 | 표시 장치의 제조 방법 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 |
| JP2004157327A (ja) * | 2002-11-06 | 2004-06-03 | Kawasaki Microelectronics Kk | 半導体デバイス用マスク、および露光方法 |
| JP4481561B2 (ja) * | 2002-11-06 | 2010-06-16 | 川崎マイクロエレクトロニクス株式会社 | 半導体デバイス用マスク |
| JP2008224754A (ja) * | 2007-03-08 | 2008-09-25 | Nsk Ltd | 分割逐次近接露光方法及び分割逐次近接露光装置 |
| JP2009088549A (ja) * | 2008-12-01 | 2009-04-23 | Kawasaki Microelectronics Kk | 露光方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100268616B1 (ko) | 2000-10-16 |
| US6030265A (en) | 2000-02-29 |
| KR980010575A (ko) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6208390B1 (en) | Electrode substrate resistant to wire breakage for an active matrix display device | |
| KR100870701B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US8400606B2 (en) | Liquid crystal display apparatus and method of manufacturing the same | |
| KR101320494B1 (ko) | 수평전계방식 액정표시장치 및 그 제조방법 | |
| JPH03148636A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JP2001142061A (ja) | アクティブマトリクス型の液晶表示装置 | |
| JPH09105952A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR101980774B1 (ko) | 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법 | |
| KR20040062013A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| JPH1039336A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20140098401A (ko) | 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법 | |
| KR101799938B1 (ko) | 액정표시장치 | |
| KR100268616B1 (ko) | 액정표시장치의제조방법 | |
| JPH1096949A (ja) | アクティブマトリクス型液晶表示装置 | |
| US6987548B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US5432625A (en) | Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film | |
| JP2002049057A (ja) | 液晶表示装置 | |
| JP2003029269A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| KR20060135091A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH06258668A (ja) | マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置 | |
| KR20020011574A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JPH0887030A (ja) | 液晶表示装置の製造方法 | |
| JP2002258264A (ja) | 液晶表示装置 | |
| JP3719844B2 (ja) | 液晶表示素子 | |
| JP4458591B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050119 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050119 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050322 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070309 |