JPH06258668A - マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、第１の基板上に自己整合型薄膜ト
ランジスタを形成する製造工程を用いても、半導体層シ
ョートリングの消失しない構造にでき、静電気対策がで
き、画質不良を防止でき、高信頼性にできることを目的
とする。 【構成】この発明は、第１の基板１１において、半導体
層６による半導体層ショートリングの形成箇所の下部
に、ゲート絶縁層１３を配設する。このとき、遮光層１
２はデータ線３もしくはゲート線２と一部を除いて重な
らない状態かもしくはデータ線３もしくはゲート線２の
下部にも遮光層１２がある構造とするようにしたもので
ある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、テレビやディスプレ
イに使用される薄膜トランジスタを用いたアクティブマ
トリクス型の液晶表示装置に関する。

【０００２】

【従来の技術】近年、高精細、高機能な液晶表示装置の
実現を狙ったものとして、薄膜トランジスタ（ＴＦＴ）
を用いたアクティブマトリクス型の液晶パネルを有する
液晶表示装置の開発が進められている。

【０００３】このような液晶表示装置は、高コントラス
トや高速応答性、クロストークがないなどの優れた性能
を持っている。これらの性能を生かして、近年、テレビ
ジョン用やＯＡ（オフィスオートメーション）用のディ
スプレイとして透明画素電極の配列ピッチが１００ｎｍ
程度と短く、かつ、上記透明画素電極が約１００万と数
の多いアクティブマトリクス型の液晶表示装置が開発さ
れている。

【０００４】このような液晶表示装置としては、第１の
基板上にｍ本のデータ線と、ｎ本のゲート線のそれぞれ
の交点に薄膜トランジスタ及び透明画素電極とが配置さ
れている。

【０００５】薄膜トランジスタのドレイン電極はデータ
線に接続され、ゲート電極はゲート線に、ソース電極は
透明画素電極に接続される。前記の回路において、画素
表示を行う場合、ゲート線がアドレス信号により順次走
査され、薄膜トランジスタが行毎に順次導通状態とな
る。

【０００６】一方、このゲート線の走査と同期してデー
タ線には列毎に画素データの画素信号が供給される。行
毎に順次、透明画素電極に導かれた画素信号の信号電圧
は、第２の基板に形成される透明対向電極との間に狭持
された液晶に印加され、画像信号となって、画像表示が
なされる。

【０００７】このような液晶表示装置の製造工程にて、
静電気に起因する不良が発生することがある。例えば、
製造装置との摩擦などにより生じた静電気によって、デ
ータ線とゲート線の交差部にて、絶縁層の絶縁破壊が生
じて、短絡状態となると、該当のデータ線とゲート線が
輝線となる線欠陥状態の画質不良を呈する。

【０００８】また、溜った電荷が流れ出す配線が無い
と、一部のデータ線、もしくはゲート線に静電気が生じ
た場合、これらの静電気により、前記データ線もしくは
ゲート線に沿った薄膜トランジスタの特性が劣化して、
画質不良を呈することがある。

【０００９】これらの画質不良を防ぐためのひとつの手
段として、第１の基板にて、半導体層による配線（半導
体層ショートリング）によりそれぞれのデータ線もしく
は、それぞれのゲート線を電気的に導通させるるような
構造とし、表示領域外部にて、それぞれのデータ線とそ
れぞれのゲート線を全て、もしくはいくつかのまとまり
ごとに、橋絡されるように、半導体層ショートリングを
配設している。

【００１０】近年、液晶表示装置では、省電力化によ
り、バックライトの電力は落としても、画面輝度を高く
するために、第１の基板と第２の基板とで構成されたパ
ネルの透過率を高くする方法が検討されている。

【００１１】そのひとつの方法として、第１の基板に自
己整合（セルフアライン）型薄膜トランジスタを形成す
る方式が有望であり、第１の基板へのパターン形成に、
この方法を用いての半導体層ショートリングの形成が必
要とされる。

【００１２】自己整合型薄膜トランジスタを形成する製
造工程中、第１の基板の裏側から露光をするため、上記
のような構造においては、第１の基板の裏面からの露光
を遮光する遮光層のない箇所の半導体保護層は除去さ
れ、その結果、半導体層ショートリングが消失してしま
うという欠点がある。

【００１３】

【発明が解決しようとする課題】この発明は、上記した
ような欠点に対して、自己整合型薄膜トランジスタを形
成する製造工程を用いても、液晶パネルの表示領域外部
に形成される半導体層ショートリングが消失しない構造
にでき、静電気対策ができ、画質不良を防止できる高信
頼性の液晶表示装置を提供することを目的とする。

【００１４】

【課題を解決するための手段】この発明のマトリクスア
レイ基板は、薄膜トランジスタおよび薄膜トランジスタ
のソース電極に接続された透明画素電極を行方向にｍ
個、列方向にｎ個マトリクス状に配列して表示領域と
し、上記薄膜トランジスタにそれぞれ特定のゲート線と
データ線が接続される、ゲート線をｍ行とデータ線をｎ
列もしくはゲート線をｍ列とデータ線をｎ行配列したも
のにおいて、上記表示領域外部の上記第１の基板上に、
上記ゲート線とデータ線をすべてもしくはいくつかのま
とまりごとに、電気的に導通する半導体層と、この半導
体層の下部に配設される遮光層とを設けた構成となって
いる。

【００１５】この発明の液晶表示装置の製造方法は、薄
膜トランジスタおよび薄膜トランジスタのソース電極に
接続された透明画素電極を行方向にｍ個、列方向にｎ個
マトリクス状に配列して表示領域とし、上記薄膜トラン
ジスタにそれぞれ特定のゲート線とデータ線が接続され
る、ゲート線をｍ行とデータ線をｎ列もしくはゲート線
をｍ列とデータ線をｎ行配列した第１の基板と、透明対
向電極を形成した第２の基板と、上記第１、第２の基板
間に挟持された液晶とで構成される液晶パネルを有する
ものにおいて、上記液晶パネルの表示領域の外部の上記
第１の基板上に遮光層を形成し、この遮光層の上部に絶
縁膜、半導体層、保護層を積層し、上記保護層の一部を
エッチングにより除去し、上記保護層が除去された半導
体層上に上記ゲート線あるいはデータ線を形成し、上記
ゲート線とデータ線をすべてもしくはいくつかのまとま
りごとに半導体層を介して電気的に導通させるものとな
っている。

【００１６】

【作用】この発明は、上記のような構成において、液晶
パネルの表示領域外部に、それぞれのゲート線とデータ
線をすべてもしくはいくつかのまとまりごとに、電気的
に導通するように配設された半導体層と、この半導体層
の下部に配設される遮光層を設けるようにしたものであ
る。

【００１７】

【実施例】以下、この発明の一実施例について図面を参
照しながら説明する。図２は、液晶表示装置のアクティ
ブマトリクス型の液晶パネルの回路構成図である。

【００１８】すなわち、液晶パネル１は、ｎ本のゲート
線（走査線）２とｍ本のデータ線（信号線）３が交差す
るように形成され、その交差部にそれぞれアモルファス
シリコン（ａ−Ｓｉ）により構成される薄膜トランジス
タ（ＴＦＴ；スイッチング素子）４を備えた第１の基盤
（図示しない）と透明電極５ｂを備えた第２の基板（図
示しない）との間に液晶組成物５が保持されてなってい
る。薄膜トランジスタ４のドレイン電極はデータ線３に
接続され、ゲート電極はゲート線２に接続され、ソース
電極は表示画素を構成する透明画素電極５ａに接続され
ている。ゲート線２およびデータ線３の端部には、それ
ぞれアドレス信号入力部２ａ、…および画像信号入力部
３ａ、…が形成されている。

【００１９】アドレス信号入力部２ａ、…には、ゲート
線駆動回路（図示しない）が接続され、画像信号入力部
３ａ、…には、データ線駆動回路（図示しない）が接続
されている。

【００２０】これにより、画素表示を行う場合、ゲート
線２、…がゲート線駆動回路からのアドレス信号に対応
して順次走査駆動され、薄膜トランジスタ４が行毎に順
次導通状態となる。一方、このゲート線２、…の走査と
同期してデータ線３、…には列毎に画素データの画素信
号がデータ線駆動回路から供給される。この結果、行毎
に順次、導かれた画素信号の信号電圧は、透明画素電極
５ａと透明電極５ｂとの間に狭持された液晶５ｃに印加
され、画像信号となって、画像表示がなされる。

【００２１】また、上記第１の基板上の上記透明画素電
極５ａからなる表示領域１ａの外部１ｂには、半導体層
６が、それぞれのゲート線２、…、およびそれぞれのデ
ータ線３、…と電気的に導通する（橋絡される）ように
配設されている。すなわち、半導体層６により半導体層
ショートリングが形成されている。

【００２２】なお、上記半導体層６は、液晶パネル１の
表示領域外部１ｂにて、それぞれのゲート線２、…とそ
れぞれのデータ線３、…のいくつかのまとまりごとに、
橋絡されるように配設されているものであっても良い。

【００２３】図３は、図２における上記２つのデータ線
３、３とそれらが半導体層６で導通されている部分Ｐの
拡大図を示すものである。上記半導体層６とデータ線３
およびゲート線２とが電気的に導通しているＡ−Ａ´
間、Ｂ−Ｂ´間の断面構成について、図１の（ａ）
（ｂ）を用いて説明する。

【００２４】すなわち、ガラスで構成される基板（第１
の基板）１１上には、遮光層１２とゲート絶縁膜１３が
積層（堆積）されている。ゲート絶縁膜１３は、遮光層
１２上にも積層されている。このゲート絶縁膜１３上に
は、上記半導体層６が積層されている。この半導体層６
には、半導体保護層１４を介して電気的に接続されるデ
ータ線３あるいはゲート線２が積層されている。

【００２５】上記遮光層１２は、２５０ｎｍ程度のＭｏ
Ｔａ（モリブデン タンタル）層で形成されている。な
お、上記遮光層１２は、クロムＣｒやレジストなどでも
遮光の機能を果たすもので形成されるようにしても良
い。ゲート絶縁膜１３は、３００ｎｍ程度の酸化シリコ
ンＳｉＯｘ膜で形成され、半導体層６は、１００ｎｍ程
度の、ａ−Ｓｉ膜で形成され、半導体保護層１４は、４
００ｎｍ程度の窒化シリコンＳｉＮｘ膜で形成され、デ
ータ線３あるいはゲート線２は、５００ｎｍ程度のアル
ミニウムからなる層で形成されている。

【００２６】たとえば、データ線３とデータ線３との間
の半導体層６の形状Ｓを５００／μｍ、長さ１００／μ
ｍ、ゲート絶縁膜１３の厚さｄを３００ｎｍ、ゲート絶
縁膜１３の誘電率εを「５」とすれば、半導体層６の容
量Ｃは、 Ｃ＝ε₀ ε・Ｓ／ｄ ＝０．０７ｎＦ となる。また、半導体層６の抵抗値を１×１０⁸ Ω程度
とすれば、時定数τは、ＣＲ積をとれば、 τ＝ＣＲ ＝７ｍｓ 程度となる。

【００２７】したがって、あるデータ線３もしくはゲー
ト線２に、静電気などにより、電荷が溜って、高電位に
なったとしても、＋数ｍｓ程度で、半導体層６を通っ
て、電気的に接続された他のデータ線３もしくはゲート
線２に電荷は流れてゆき、電位は下がるので、上記デー
タ線３もしくはゲート線２に接続されている薄膜トラン
ジスタ４に、ダメージを与えないでおくことができる。
またデータ線３とゲート線２とを電気的に接続しておく
ことにより、データ線３とゲート線２との交差部におけ
る絶縁破壊が生じなくなるため、画質不良を減少させる
ことができる。

【００２８】ところで、各データ線間、ゲート線間に設
けられた半導体層６は、製造後に電気的に切断しても良
いが、この半導体層６は過度な抵抗を有するため、残し
ておいても駆動波形が大幅に乱れることがなく、製造工
程が増加しないため好ましい。次に、上記第１の基板１
１上の表示領域外部１ｂの製造方法について、図４から
図７を用いて説明する。まず、図４に示すように、基板
１１上に、２５０ｎｍ程度のモリブデンタンタルＭｏＴ
ａからなる遮光層１２を成膜し、パターニングする。

【００２９】次に、図５に示すように、プラズマＣＶＤ
により３００ｎｍ程度の酸化シリコンＳｉＯｘからなる
ゲート絶縁膜１３、１００ｎｍ程度のａ−Ｓｉからなる
半導体層６、４００ｎｍ程度の窒化シリコンＳｉＮｘか
らなる半導体保護層１４を堆積する。

【００３０】次に、ポジ型レジストを塗布し、基板１１
の裏面（背面）側から露光し、遮光層１２に自己整合さ
れたレジストパターンを形成する。次に、レジストパタ
ーンをマスクとして半導体保護層１４をエッチングし、
レジストを除去してパターン形成すると、図６に示すよ
うに、遮光層１２のある箇所の半導体保護層１４は残
り、遮光層１２の無い箇所の半導体保護層１４は除去さ
れる。

【００３１】次に、図７に示すように、データ線３ある
いはゲート線２として、５００ｎｍ程度のアルミニウム
からなる層を堆積して、パターン形成する。このパター
ン形成後の構造は、遮光層１２があるため、図７に示す
ようになり、データ線３とデータ線３、もしくはゲート
線２とゲート線２の間は、半導体層６によって、橋絡さ
れている。

【００３２】このように、半導体層６の下部に遮光層１
２を有した構造であり、基板１１には電気的に、表示領
域外部１ｂにて、半導体層６による半導体層ショートリ
ングを介して、それぞれのデータ線３、もしくはゲート
線２が全てもしくはいくつかのまとまりごとに接続され
ている。次に、薄膜トランジスタ４の製造方法について
説明する。

【００３３】すなわち、図８（ａ）に示すように、基板
１１上に不透明な金属膜よりなるゲート電極２１とし
て、遮光層１２と同様に２０００〜４０００オームスト
ロングのモリブデンタンタルＭｏＴａによって形成す
る。次に、図８（ｂ）に示すように（図５の場合と同
じ）、プラズマＣＶＤによりゲート絶縁膜１３、ａ−Ｓ
ｉ半導体層６、半導体保護層１４を堆積する。

【００３４】次に、ポジ型レジストを塗布し、基板１１
の裏面側より露光し、図８（ｃ）に示すように、ゲート
電極２１に自己整合されたレジストパターン２２を形成
する。次に、レジストパターン２２をマスクとして半導
体保護層１４をエッチングし、レジストを除去して図８
（ｄ）に示すように（図６の場合と同じ）、パターンニ
ングする。

【００３５】次に、全面にリンドープのｎ⁺ −ａ−Ｓｉ
膜２３および第２の金属膜２４を積層し、フォトレジス
ト２５を塗布し、フォトレジスト２５をフォトマスクを
使用してレジスト側から溶光して図８（ｅ）に示すよう
に、パターンニングする。次に、フォトレジスト２５を
マスクとして第２の金属膜２４、リンドープのｎ⁺ −ａ
−Ｓｉ膜２３、ａ−Ｓｉ半導体層６をエッチングし、図
８（ｆ）に示すように、パターンニングしてソース電極
２６、ドレイン電極２７を形成し、その後透明画素電極
５ａを形成して、図９に示すような薄膜トランジスタ４
を形成する。

【００３６】なお、上記半導体層６、ゲート線２、デー
タ線３の形成と、薄膜トランジスタ４の形成とが同時に
行われるようになっており、遮光層１２の成膜、ゲート
電極２１の成膜が同時もしくは個別に行われた後、ゲー
ト絶縁膜１３、ａ−Ｓｉ半導体層６、半導体保護層１４
が順に堆積されるようになっている。また、薄膜トラン
ジスタを形成した後、データ線３、ゲート線２の形成が
行われるようになっている。

【００３７】ところで、ゲート絶縁膜１３、半導体層
６、半導体保護層１４の各膜厚が、薄膜トランジスタ４
と表示領域外部１ｂとで最適な特性が得られるように異
ならしめても良い。

【００３８】上記したように、液晶パネルの表示領域外
部に、それぞれのゲート線とデータ線をすべてもしくは
いくつかのまとまりごとに、電気的に導通するように配
設された半導体層と、この半導体層の下部に配設される
遮光層を設けるようにしたものである。

【００３９】これにより、自己整合型薄膜トランジスタ
を形成する製造工程を用いても、液晶パネルの表示領域
外部に形成される半導体層ショートリングが消失しない
構造にでき、静電気対策ができ、画質不良を防止でき、
高信頼性にできる。

【００４０】すなわち、自己整合型薄膜トランジスタを
形成する製造工程において、遮光層を形成することによ
り、半導体層による半導体層ショートリングを配設でき
る。したがって、何等かの原因で、一部のデータ線もし
くはゲート線に静電気が生じ、電荷が滞った場合でも、
上記電荷は半導体層ショートリングを伝わって、拡散し
ていき、最初に静電気の生じたデータ線もしくはゲート
線の電位は、減衰していくので、静電気に起因する画像
不良は発生しなくなる。また、製造工程中に発生する静
電気によるパネルの劣化起因の製造歩留まりの低下を防
ぐことができ、低コストの液晶パネルを作成することが
できる。

【００４１】なお、前記実施例では、遮光層がデータ線
およびゲート線と半導体層との交差部分が抜けている場
合について説明したが、データ線およびゲート線と半導
体層との交差部分も遮光層が設けられるようにしても良
い。この場合、上記図２における上記２つのデータ線
３、３とそれらが半導体層６で導通されている部分Ｐの
拡大図は図１０に示すようになり、この図１０のＢ−Ｂ
´間の断面構成は図１１に示すようになる。そして、こ
の場合は、交差部分をフォトエッチングにより半導体保
護層を除去する工程が増える。

【００４２】

【発明の効果】以上詳述したようにこの発明によれば、
自己整合型薄膜トランジスタを形成する製造工程を用い
ても、液晶パネルの表示領域外部に形成される半導体層
ショートリングが消失しない構造にでき、静電気対策が
でき、画質不良を防止でき、高信頼性にでき、しかも製
造工程中に発生する静電気によるパネルの劣化起因の製
造歩留まりの低下を防ぐことができ、低コストの液晶パ
ネルを作成することができる液晶表示装置を提供でき
る。

【図面の簡単な説明】

【図１】この発明の一実施例における液晶表示装置の液
晶パネルのデータ線と半導体層の交差部およびゲート線
のと半導体層の交差部断面図。

【図２】液晶パネルの回路構成を示す回路図。

【図３】データ線およびゲート線とそれらが半導体層で
導通されている部分の拡大斜視図。

【図４】データ線と半導体層の交差部における成膜工程
を示した断面図。

【図５】データ線と半導体層の交差部における成膜工程
を示した断面図。

【図６】データ線と半導体層の交差部における成膜工程
を示した断面図。

【図７】データ線と半導体層の交差部における成膜工程
を示した断面図。

【図８】薄膜トランジスタの成膜工程を示した断面図。

【図９】薄膜トランジスタの概略構成を示す図。

【図１０】２つのデータ線とそれらが半導体層で導通さ
れている部分の拡大図。

【図１１】データ線と半導体層の交差部における成膜工
程を示した断面図。

【符号の説明】

１…液晶パネル、２…ゲート線、３…データ線、４…薄
膜トランジスタ、５〜…液晶画素、６…半導体層、１１
…基板、１２…遮光層、１３…ゲート絶縁層、１４…半
導体保護層。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 薄膜トランジスタおよび薄膜トランジス
   タのソース電極に接続された透明画素電極を行方向にｍ
   個、列方向にｎ個マトリクス状に配列して表示領域と
   し、上記薄膜トランジスタにそれぞれ特定のゲート線と
   データ線が接続される、ゲート線をｍ行とデータ線をｎ
   列もしくはゲート線をｍ列とデータ線をｎ行配列したマ
   トリクスアレイ基板において、 上記表示領域外部の上記第１の基板上に、上記ゲート線
   とデータ線をすべてもしくはいくつかのまとまりごと
   に、電気的に導通する半導体層と、この半導体層の下部
   に配設される遮光層とを具備したことを特徴とするマト
   リクスアレイ基板。
2. 【請求項２】 薄膜トランジスタおよび薄膜トランジス
   タのソース電極に接続された透明画素電極を行方向にｍ
   個、列方向にｎ個マトリクス状に配列して表示領域と
   し、上記薄膜トランジスタにそれぞれ特定のゲート線と
   データ線が接続される、ゲート線をｍ行とデータ線をｎ
   列もしくはゲート線をｍ列とデータ線をｎ行配列した第
   １の基板と、透明対向電極を形成した第２の基板と、上
   記第１、第２の基板間に挟持された液晶とで構成される
   液晶パネルを有する液晶表示装置において、 上記液晶パネルの表示領域外部の上記第１の基板上に、
   上記ゲート線とデータ線をすべてもしくはいくつかのま
   とまりごとに、電気的に導通する半導体層と、この半導
   体層の下部に配設される遮光層とを具備したことを特徴
   とする液晶表示装置。
3. 【請求項３】 薄膜トランジスタおよび薄膜トランジス
   タのソース電極に接続された透明画素電極を行方向にｍ
   個、列方向にｎ個マトリクス状に配列して表示領域と
   し、上記薄膜トランジスタにそれぞれ特定のゲート線と
   データ線が接続される、ゲート線をｍ行とデータ線をｎ
   列もしくはゲート線をｍ列とデータ線をｎ行配列した第
   １の基板と、透明対向電極を形成した第２の基板と、上
   記第１、第２の基板間に挟持された液晶とで構成される
   液晶パネルを有するものにおいて、 上記液晶パネルの表示領域の外部の上記第１の基板上に
   遮光層を形成し、 この遮光層の上部に絶縁膜、半導体層、保護層を積層
   し、 上記保護層の一部をエッチングにより除去し、 上記保護層が除去された半導体層上に上記ゲート線ある
   いはデータ線を形成し、 上記ゲート線とデータ線をすべてもしくはいくつかのま
   とまりごとに半導体層を介して電気的に導通させるよう
   にしたことを特徴とする液晶表示装置の製造方法。