KR100339507B1 - 액정표시장치 및 그 제조방법 - Google Patents
액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100339507B1 KR100339507B1 KR1019990012887A KR19990012887A KR100339507B1 KR 100339507 B1 KR100339507 B1 KR 100339507B1 KR 1019990012887 A KR1019990012887 A KR 1019990012887A KR 19990012887 A KR19990012887 A KR 19990012887A KR 100339507 B1 KR100339507 B1 KR 100339507B1
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- crystal display
- electrode
- counter electrode
- pixel electrode
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000005684 electric field Effects 0.000 claims abstract description 23
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 54
- 239000010408 film Substances 0.000 description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229910052804 chromium Inorganic materials 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000010363 phase shift Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
빗살 형태의 전극의 폭의 정밀도를 면 내, 특히 분할 노광의 경계에서 향상시키고, 횡방향 전계방식에서, 이 분할 노광의 경계부의 표시 불균등성을 저감시키는 신뢰성이 높은 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다. 본 발명의 액정표시장치의 제조방법에 있어서는, 화소전극에 대향하는 대향전극을 갖고, 이 화소전극 및 이 대향전극의 사이에 기판면에 대해 수평방향의 전계를 인가하여 액정을 구동하도록 액정표시장치가 제조되고, 화소부를 노광할 때에 1장의 마스크를 사용하여 반복해서 노광하여 패터닝을 행한다. 또한, 이러한 제조방법에 따르면, 분할 노광의 경계부분에서의 표시 불균등성을 저감한 신뢰성이 높은 액정표시장치를 얻는다.
Description
본 발명은, 액티브 매트릭스형 액정표시장치 및 그 제조방법에 관한 것이다
액티브 매트릭스형 액정표시장치에 있어서, 액정에 인가된 전계의 방향을 기판과 평행하게 하는 방식(이하, '횡방향 전계방식'이라 한다)이, 주로 넓은 시야각(viewing angle)을 얻는 방법으로서 사용되고 있다(예를 들면, 일본국 특개평 8-254712). 이 방식을 채용하면, 시야각 방향을 변화시켰을 때의 콘트라스트(contrast)의 변화 및 계조(gray scale) 레벨의 반전을 작게 할 수 있다는 것이 밝혀져 있다(예를 들면, M. Ohe 등, Asia Display '95, pp. 577-580).
도 9는, 이 방식을 사용한 종래의 액티브 매트릭스형 액정표시장치의 구성요소인 TFT(박막 트랜지스터) 어레이 기판의 한 개의 화소의 구조를 모식적으로 나타낸 것이다. 주사선(1)에 의해 스위칭되는 TFT(4)를 통해 신호선(2)으로부터 화소전극(6)으로 영상신호를 공급하고, 화소전극(6)과 대향전극(5) 사이에 기판과 평행한 방향의 전계를 형성하여, 액정을 구동시킨다. 대향전극(5)은 공통배선(3)과 접속되어 있다. TFT 집적장치의 기판은 이 화소를 매트릭스 형태로 배치한 화소부(7)와 회로로부터의 신호를 입력하기 위한 단자부(8)로 구성된다(도 10). 이 화소부(7) 상에 액정을 사이에 끼워 대향기판을 부착하고, 주사선 및 신호선으로 화상신호를 전송하기 위한 회로를 단자부(8)에 부착하여, 액정표시장치를 제작한다.
다음에, 이 액티브 매트릭스형 액정표시장치의 구성요소인 TFT 어레이 기판의 제조방법을 도 11a∼도 11d의 공정을 나타내는 단면도를 참조하여 설명한다. 유리기판(10) 상에 주사선(1)과 동시에 대향전극(5) 및 공통배선(3)을 형성한다(도11a). 이 주사선(1)은 TFT의 게이트 전극으로서도 기능한다. 다음에, 게이트 절연막(11)을 전면에 퇴적한 후, 비정질 실리콘(12)과 불순물을 도프한 비정질 실리콘(13)을 형성한다(도 11b). 신호선(2) 및 화소전극(6)은 TFT의 소스/드레인 영역(14)의 형성과 동시에 형성된다. 그후, 이 소스/드레인 영역을 마스크로서 사용하여 불순물을 도프한 비정질 실리콘(13)을 드라이에칭 등에 의해 제거한다(도 11c). 마지막으로, 보호막(9)을, 질화 실리콘, 산화 실리콘 등으로 구성된 투명 절연막에 의해 전체면에 형성한다(도 11d). 각각의 층은 증착공정, 사진제판 및 에칭에 의해 형성된다. 사진제판 공정은 포토레지스트 도포, 노광 및 현상을 행하여, 포토레지스트를 원하는 형상으로 형성하는 방법이다. 노광은 이 중에서도 핵심을 이루는 공정으로, 액티브 매트릭스형 액정표시장치의 제조에서는, 주로 스텝퍼(stepper) 방식과 미러 프로젝션(mirror projection) 방식 중 어느 한가지가 채용된다. 스텝퍼 방식에서는, 액정표시장치를 2개 이상의 영역으로 분할하고, 스테이지(stage)를 이동시키면서, 각 영역에서 마스크를 교환하면서 노광을 행한다. 미러 프로젝션 방식에서는, 액정표시장치를 분할하지 않고, 1장의 대형 마스크와 유리 기판을 일체로 주사하여 일괄적으로 노광한다. 스텝퍼 방식에서는, 화면 내의 전체 영역에서, 각 층 사이의 중첩 정밀도를 높게 형성할 수 있기 때문에, TFT의 특성이나 용량 등이 면 내에서 균일하게 되어, 이 특성 및 용량이 면 내에서 불균일하게 되는 것에 의해 발생하는 직류전압 성분을 작게 할 수 있어, 액정재료가 쉽게 열화되지 않고 신뢰성이 높은 액정표시장치를 제작할 수 있는 이점이 있다. 한편, 미러 프로젝션 방식에서는, 일괄적으로 노광하기 때문에, 스루풋을 향상시킬수 있는 등의 이점이 있다. 도 3은 스텝퍼 방식을 사용한 경우의 종래의 분할 노광의 방법을 나타낸다. 도 10에 나타낸 화소부(7)와 단자부(8)를 몇 개의 영역으로 분할하고(이 도면의 경우에는 4개의 영역으로 분할한다), 서로 다른 마스크를 사용하여 영역을 각각 노광한다.
횡방향 전계방식을 사용하는 액정표시장치를 스텝퍼 방식으로 제작한 경우에, 앞서 서술한 것과 같이 신뢰성이 높은 액정표시장치를 제작할 수 있지만, 분할 노광을 행한 경계가 표시 불균등성으로서 검출되는 문제가 있다. 종방향 전계를 사용한 TN 방식의 액정표시장치에 있어서도, 각 층 사이의 중첩이 크게 어긋난 부분에서 경계가 표시 불균등성으로서 종종 검출되는 경우가 있었지만, 횡방향 전계방식의 경우에는, 중첩이 어긋나지 않은 경우에도 경계가 표시 불균등성으로서 검출되고, 더구나 그것의 경계는 더욱 쉽게 검출된다.
본 발명은 빗살 형태의 전극의 폭의 정밀도를 면 내에서(특히 분할 노광의 경계에서) 향샹시키고, 횡방향 전계방식에서는 이 분할 노광의 경계부의 표시 불균등성을 감소시키면서 동시에 신뢰성이 높은 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1의 TFT(박막 트랜지스터) 어레이 기판의 분할 노광의 방법의 예를 나타낸 설명도,
도 2a 및 도 2b는 본 발명의 실시예 1의 TFT 어레이를 제작할 때에 사용되는 마스크 상의 레이아웃을 나타낸 설명도,
도 3은 종래 또는 본 발명의 화소전극 및 대향전극 이외의 부분을 형성할 때의 분할 노광의 방법을 나타낸 설명도,
도 4는 본 발명의 실시예 2의 TFT 어레이의 분할 노광의 방법을 나타낸 설명도,
도 5a 및 도 5b는 본 발명의 실시예 2의 TFT 어레이를 제작할 때에 사용되는 마스크 상의 레이아웃의 예를 나타낸 설명도,
도 6은 본 발명의 실시예 3의 TFT 어레이의 한 개의 화소를 나타낸 평면도,
도 7a, 도 7b 및 도 7c는 본 발명의 실시예 3의 TFT 어레이의 제조공정을 각각 나타낸 단면도,
도 8a 및 도 8b는 본 발명의 실시예 3의 TFT 어레이의 제조공정을 각각 나타낸 단면도,
도 9는 본 발명의 실시예 1 또는 실시예 2의 TFT 어레이의 한 개의 화소를 나타낸 평면도,
도 10은 종래의 TFT 어레이의 화소부와 단자부를 나타낸 설명도,
도 11a 내지 도 11d는 종래 및 본 발명의 실시예 1 또는 실시예 2의 TFT 어레이의 제조공정을 각각 나타낸 단면도,
도 12는 횡방향 전계방식 LCD의 전극 폭의 변동량과 휘도 변화율의 관계를 얻은 결과를 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 주사선 2 : 신호선
3 : 공통배선 4 : 박막 트랜지스터
5 : 대향전극 6 : 화소전극
7 : 화소부 8 : 단자부
9 : 보호막 10 : 유리 기판
11 : 게이트 절연막 12 : 비정질 실리콘
13 : 불순물을 도프한 비정질 실리콘 14 : 소스/드레인 영역
15 : 콘택홀 21,22,23,24 : 마스크
도 12는 전극 폭의 변동량과 휘도 변화율의 관계를 실험에 의해 구한 결과이다. 그 결과, 횡방향 전계방식에서는 전극 폭의 변화가 휘도 변화의 원인이 되는 것이 분명하게 되었다. 도 12에서, 예를 들면 휘도 변화율을 6% 이하로 억제하기 위해서, 전극 폭의 변동(전극 폭의 허용가능 값)을 0.3㎛ 정도 이하로 억제해야 한다는 것을 알 수 있다. 이 경우에, 전극 폭은 9㎛이다. 이 경계부의 휘도의 변화율이 6% 정도 이상인 경우에, 분할 노광의 경계부가 분명히 검출된다. 따라서, 이 경우에, 횡방향 전계방식의 액정표시장치에서는 분할 노광의 경계에서의 전극 폭 사이의 차이를 0.3㎛ 정도 이하로 억제할 필요가 있다. 횡방향 전계의 강도는 전극 폭에 비례하는 것으로 간주되고, 전술한 허용가능 값도 전극 폭에 비례하는 것으로 간주된다. 따라서, 전극 폭의 허용가능 값의 한계값(△W)과 분할 노광의 경계에서의 전극 폭의 설계값(S) 사이의 다음의(수학식 1을 참조할 것) 관계가 충족되어야 한다.
종래의 TN 방식의 TFT-LCD에 있어서도, 노광의 경계에서의 휘도 변동은 문제가 되고 있고, 주로 TFT 등의 기생용량에 기인하는 것으로 되어 있다. 이 문제에 대한 대책으로서는, 일본국 특개평 305651/1992호 공보에 개시된 바와 같이, 중첩 정밀도를 향상시키고, 유지용량을 증가시키며, 경계를 명백하게 하지 않게 하기 위해 지그재그로 하고, 게이트 전극과 소스/드레인 전극의 노광 경계를 서로 다른 위치로 하는 것이 행해지고 있다.
상기한 공보에서는, TFT 특성과 TFT의 기생용량을 각 노광영역에 정렬하기위해, TFT의 구성요소인 층에서 화소부를, 1장의 마스크를 사용하여 반복해서 노광을 행한다. 이때에 문제가 되는 것은 위치의 오차(박막 트랜지스터를 구성하는 게이트 전극, 소스/드레인 전극 등의 중첩의 오차)로서, 그 오차는 상기 공보에 설명한 바와 같이, 1∼2㎛ 정도이다. 반면에, 본 발명에 있어서의 문제점은 빗살 형태의 전극의 폭으로, 분할 노광의 경계에서의 전극 폭의 변동을 0.2∼0.5㎛ 이하로 억제하고, 휘도 변동을 감소시키는 것을 목적으로 하고 있다. 이것은 횡방향 전계방식 특유의 기술적 과제이다.
분할 노광의 경계부에서의 전극 폭이 변동하는 주된 원인으로는, 마스크 사이의 치수 차, 노광장치(스텝퍼 1)의 노광량의 면 내 분포, 노광장치의 셔터 스피드의 편차를 고려할 수 있다. 본 발명은 이것들의 영향을 억제함으로써, 분할 노광 경계부의 표시 불균등성을 억제하는 것이다.
제 1 관점에 따르면, 마스크의 치수 차를 감소하기 위해서는, 경계부의 양측에 서로 다른 마스크를 사용하지 않지만, 동일한 마스크를 사용하여 패터닝을 행한다. 그 결과, 마스크 사이의 치수 차에 의한 영향이 제거되고, 동일한 마스크 내의 치수 차(좌우 또는 상하측의 차이)만이 마스크에 의한 전극 폭의 변동의 원인이 된다. 그러나, 이 방법을 사용하면, 화소부와 단자부를 분할하여 노광하기 때문에, 노광의 횟수가 일반적으로 증가하므로, 스루풋이 악화된다. 따라서, 화소전극 및 대향전극을 형성하는 층에만 이 방법을 사용한다. 또한, 마스크를 제작하기 위해 드라이 에칭법을 사용하는 경우에, 마스크의 치수 차(특히, 좌우측 차이, 상하측의 차이)가 감소된다.
제 2 관점에 따르면, 노광장치의 노광량 분포의 영향을 억제하기 위해서는, 가능한 1회 노광하는 면적을 작게 한다. 그러나, 이것을 행하면 분할 노광의 횟수가 증가하여 스루풋이 악화된다. 따라서, 화소전극 및 대향전극을 형성하는 층만 노광면적을 작게 한다.
또한, 화소전극과 대향전극을 서로 다른 층 상에 형성할 때에는, 분할 노광의 경계가 이들 층의 서로 다른 위치에 있어야 한다.
더구나, 화소전극과 대향전극을 형성하는 층들을 미러 프로젝션 방식으로 형성하고, 박막 트랜지스터를 형성하는 층은 스텝퍼 방식으로 형성한다.
또한, 화소전극과 대향전극을 형성하는 층들을 형성하기 위해 사용되는 포토레지스트를 두껍게 도포하여, 노광 시간을 길게 한다.
또한, 화소전극과 대향전극을 형성하는 층 상에서, 노광을 위한 마스크로서 위상 시프트 마스크를 사용한다.
더구나, 화소전극과 대향전극을 형성하는 층 상에서, 노광을 위한 마스크로서 면 내 공차가 ±S/60㎛ 이하인 다른 층들 상에 사용된 것보다 정밀도가 높은 마스크를 사용한다.
실시예
실시예 1
이하, 본 발명의 실시예 1에 따른 TFT 어레이 기판 및 이 기판을 탑재한 액정표시장치의 제조방법에 대해 설명한다. 먼저, 주사선(1)은 Al, Cr, Mo 또는 W,또는 Al, Cr, Mo을 주성분으로 하는 합금 또는 이것들의 적층막에 의해 형성된다. 이때, 주사선(1)과 대향전극(5)을 동시에 형성한다. 이때, 액정표시장치의 신뢰성을 확보하기 위해, 사진제판 공정에 있어서 노광으로서 스텝퍼 방식을 사용한다. 이때, 마스크 사이의 치수 차에 의한 전극 폭의 변동의 발생을 방지하기 위해, 1장의 마스크를 사용하여 반복해서 화소부(7)를 노광하고, 단자부(8)는 다른 마스크를 사용하여 노광된다. 도 1 및 도 2a 내지 도 2b는 이러한 노광방식을 도시한 것이다. 도 1은 TFT 어레이 상의 노광을 행하는 위치를 나타낸 것이고, 도 2a 및 도 2b는 각각의 노광을 행하는 부분의 마스크(21, 22)의 위치를 모식적으로 나타낸 것이다. 도 1에 나타낸 화소부에 대해서는, 도 2a에 나타낸 부분 A를 예를 들면 4회 반복해서 노광한다. 단자부에 대해서는, 도 1의 부분 B∼I로 표시된, 도 2a 및 도 2b의 각각 B∼I로 나타낸 부분을 노광한다. 게이트 절연막을 전체면에 형성한 후, 비정질 실리콘(12)과 불순물을 포함한 비정질 실리콘(13)을 동시에 형성한다. 비정질 실리콘(12)과 불순물을 도프한 비정질 실리콘(13)을 형성할 때에는, 도 1 및 도 2에 나타낸 방법에 의해 노광해도 좋지만, 단자부를 포함시킨 1개의 패널을 2개 이상, 예를 들면 도 3에 나타낸 것과 같이 4개의 부분으로 분할하고, 각각의 패턴을 서로 다른 마스크를 사용하여 노광해도 좋다. 도 1, 도 2a 및 도 2b에 나타낸 방법에서는, 16회의 노광이 필요하지만, 도 3에 나타낸 방법으로 노광하면, 노광의 횟수가 단지 4회이기 때문에, 스루풋의 대폭적인 저하를 방지할 수 있다. 다음에, 신호선(2)과 화소전극(6)을, TFT의 소스/드레인 전극을 형성하는 경우와 동시에 A1, Cr, Mo 또는 W, 또는 이들을 주성분으로 하는 합금 또는 이것들의 적층막으로, 도1, 도 2a 및 도 2b에 나타낸 노광방법을 사용하여 형성한다. 더구나, 질화 실리콘 또는 산화 실리콘으로 이루어진 보호막을 전체면에 형성한 후, 단자 상의 보호막을 제거하여 TFT 어레이 기판을 제작한다. 이 TFT 어레이 기판의 화소부 상에 액정을 사이에 끼워 대향기판을 부착하고, 단자부(8)에 주사선 및 신호선으로 화상신호를 전송하기 위한 회로를 부착하며, 다시 TFT 어레이 기판의 배면에 백라이트를 부착하여 액정표시장치를 제작한다.
실시예 2
실시예 1에서는, 주사선(1)과 동시에 형성되는 대향전극(5)과, 신호선(2)과 동시에 형성되는 화소전극(6)을 도 1, 도 2a 및 도 2b에 나타낸 방법을 사용하여 노광하였지만, 화소부에서 이것들의 경계가 서로 다른 위치에 있도록 노광해도 좋다. 예를 들면, 주사선(1)과 대향전극(5)은 도 1, 도 2a 및 도 2b에 나타낸 방법으로 노광되고, 신호선(2)과 화소전극(6)은 화소부를 더 많은 부분으로 분할하는 식으로 도 4 및 도 5a 내지 도 5b에 나타낸 마스크(23, 24)를 사용함으로써 노광된다. 그 결과, 화소전극(6)과 대향전극(5)의 전극 폭이 변화하는 위치가 서로 위치에 있을 수 있어, 노광 경계 상의 불균등성을 보기 어렵다. 또한, 화소전극(6)의 노광시에는, 노광장치의 노광 영역에 대하여 사용된 부분이 작기 때문에, 노광장치의 노광 에너지의 분포를 작게 할 수 있어, 이 분포에 의한 전극 폭의 변동을 작게 할 수 있다.
실시예 3
실시예 1 및 실시예 2에서는 대향전극(5)과 화소전극(6)을 서로 다른 층 상에 형성한 경우를 나타내었지만, 동일한 층에 형성되어도 좋다. 도 6은 한 개의 화소의 평면도의 예를 나타낸 것이다. 콘택홀(15)을 통해서, 화소전극(6) 및 대향전극(5)을 각각 소스 드레인 전극(14)과 공통배선(3)에 접속한다. 이하, 도 11a 내지 도 11d의 공정을 나타내는 단면도를 따라 제조방법의 예를 설명한다. 먼저, 주사선(1)을 Al, Cr, Mo 또는 W, 또는 이들을 주성분으로 하는 합금 또는 이것들의 적층막으로 형성한다(도 7a). 다음에, 게이트 절연막을 전체면에 형성한 후, 비정질 실리콘(12)과 불순물을 도프한 비정질 실리콘(13)을 형성한다(도 7b). 또한, 신호선(2)을 TFT의 소스/드레인 전극(14)과 동시에 Al, Cr, Mo 또는 W, 또는 이들을 주성분으로 하는 합금 또는 이것들의 적층막으로 형성한다. 그 후, 이 소스/드레인 전극(14)을 마스크로서 사용하여 불순물을 도프한 비정질 실리콘(13)을 드라이 에칭 등에 의해 제거한다(도 7c). 더구나, 질화 실리콘 또는 산화 실리콘으로 이루어진 보호막을 전체면에 형성한 후, 콘택홀(15)을 소스/드레인 전극(14)과 공통배선 상에 형성한다(도 8a). 이상의 공정에 있어서는, 스텝퍼 방식을 사용하고, 예를 들면, 도 3에 나타낸 방법에 의해 노광을 행한다. 다음에, 화소전극(6)과 대향전극(5)을 동시에 Al, Cr, Mo 또는 W, 또는 이들을 주성분으로 하는 합금 또는 이것들의 적층막으로 형성한다(도 8b). 이때의 노광방법으로는 도 1, 도 2a 및 도 2b에 나타낸 방법을 사용하고, 분할 노광의 이음매에서의 전극 폭의 변동을 작게 한다. 이 TFT 어레이 기판의 화소부에 액정을 사이에 끼워 대향기판을 부착하고,단자부(8)에 주사선 및 신호선으로 화상신호를 전송하기 위한 회로를 부착하며, 백라이트를 부착하여, 액정표시장치를 제작한다. 그 결과, 전극 폭의 정밀도를 높게 형성할 필요가 있는 층을 한 개의 층으로서 배열할 수 있다.
실시예 4
실시예 3에서, 화소전극(6)과 대향전극(5)의 형성시에, 도 1, 도 2a 및 도 2b에 나타낸 방식을 사용하여 노광하였지만, 미러 프로젝션 방식을 사용하여 일괄 노광해도 좋다. 즉, 주사선(1), 비정질 실리콘(4), 신호선(2), 콘택홀은 스텝퍼 방식에 의해 형성되고, 화소전극(6)과 대향전극(5)을 미러 프로젝션 방식을 사용하여 노광에 의해 형성된다. 그 결과, TFT 특성 및 용량이 면 내에서 변동하지 않고 신뢰성이 높은 액정표시장치를 제조할 수 있지만, 화소전극 및 대향전극을 형성하는 층들은 부분적으로 노광을 행하지 않기 때문에, 분할 노광의 경계가 시각적으로 표시되지 않은 만족스러운 표시를 얻을 수 있다.
실시예 5
실시예 1∼실시예 3에 있어서, 화소전극(6) 또는 대향전극(5)을 형성할 때의 포토레지스트의 두께를 두껍게 함으로써, 노광시간이 길어져, 노광장치의 셔터 스피드의 변동에 의한 전극 폭에 미치는 영향을 작게 할 수 있다. 다른 층 상에 이 방법을 사용하면, 포토레지스트의 재료비가 높아지고, 노광시간의 연장에 의해 스루풋이 저하되기 때문에, 화소전극(6) 또는 대향전극(5) 또는 그 양쪽을 형성하는포토레지스트만을 두껍게 한다.
실시예 6
실시예 1∼3에 있어서, 화소전극(6) 또는 대향전극(5)에 대하여 사용된 포토레지스트로서, 노광 에너지의 변동에 대해 그것의 패턴 폭의 변동이 작은 포토레지스트를 사용한다. 그 결과, 노광장치의 에너지 분포 및 셔터 스피드의 변동에 의한 전극 폭 상에 미치는 영향을 작게 할 수 있다. 일반적으로, 노광 에너지 변동에 대해 포토레지스트의 패턴 폭의 변동이 작은 포토레지스트는 고가이기 때문에, 화소전극(6) 또는 대향전극(5) 또는 그 양쪽을 형성하기 위해만 이러한 포토레지스트를 사용하므로, 비용의 증가를 방지한다.
실시예 7
실시예 1∼3에 있어서, 화소전극(6) 또는 대향전극(5)을 형성하기 위해 위상 시프트 마스크를 사용하면, 노광장치의 노광 에너지의 분포 및 셔터 스피드의 변동에 의한 전극 폭에 미치는 영향을 작게 할 수 있다. 위상 시프트 마스크는 크롬 마스크에 위상 시프터를 추가하여 전사 패턴의 고해상도 및 고밀도화를 달성하기 위한 것이다. 위상 시프트 마스크는 일반적으로 고가이고, 또한 슬릿 형상을 갖는 것들 이외의 위상 시프트 마스크는 제작이 어렵기 때문에, 화소전극(6), 대향전극(5) 또는 그 양쪽을 형성하기 위해 이러한 마스크를 사용하면 좋다.
실시예 8
실시예 1∼3에 있어서, 화소전극(6) 또는 대향전극(5)을 형성하기 위해 사용된 마스크의 면 내 치수 공차를 작게 하는 경우에, 마스크 상의 치수의 면 내 공차에 의한 전극 폭에 미치는 영향을 작게 할 수 있다. 일반적으로, 액정표시장치의 제조에 사용되고 있는 마스크의 치수 공차는 ±0.2∼0.5㎛ 레벨이지만, 전술한 바와 같이, 횡방향 전계방식의 액정표시장치에서는, 전극 폭의 변동을 S/30㎛ 정도 이내로 억제할 필요가 있다. 따라서, 화소전극(6) 또는 대향전극(5)을 형성하기 위해 사용된 마스크의 면 내 치수 공차는 적어도 ±S/60㎛ 이내로 억제할 필요가 있다. 즉, 면 내 치수 공차는 전극 폭이 10㎛인 경우에 ±0.17㎛ 정도이다. 노광장치에서 발생된 노광 에너지의 면내 분포에 의한 전극 폭의 변동 때문에, 고정밀도 마스크를 사용하는 것이 바람직하다. 그러나, 고정밀도로 제작한 마스크는 고가이기 때문에, 화소전극(6), 대향전극(5) 또는 그 양쪽을 형성하기 위해서만 이 마스크를 사용하면 좋다. 또한, 일반적으로 이러한 마스크는 웨트 에칭법에 의해 크롬과 산화 크롬을 가공함으로써 형성되지만, 드라이 에칭법을 사용하여 그것을 가공함으로써 마스크의 면 내 치수 공차를 작게 할 수 있다.
전술한 바와 같이, 본 발명에 따르면, 횡방향 전계방식을 사용하고 시야각이 넓은 액정표시장치를, 스텝퍼 방식을 사용하여 신뢰성을 유지하는 동시에 분할 노광의 경계에서의 불균등성을 저감하여 제작할 수 있다. 또한, 실시예 4의 방법에따르면, 전극 폭이 분할 노광의 경계에서 변화하는 일이 없고, 분할 노광 경계에서의 휘도 불균등성이 거의 없는 액정표시장치를 실현할 수 있다.
청구항 1에 따른 액정표시장치의 제조방법에 있어서는, 화소전극에 대향하는 대향전극을 갖고, 이 화소전극 및 이 대향전극의 사이에 기판면에 대해 수평방향의 전계를 인가하여 액정을 구동하도록 액정표시장치가 제조되고, 화소부를 노광할 때에 1장의 마스크를 사용하여 반복해서 노광하여 패터닝한다. 따라서, 1장의 마스크를 사용하여 반복해서 노광하기 때문에, 이 방법은 전극 폭의 변동이 발생하지 않는다고 하는 효과를 발생한다.
청구항 2에 따른 액정표시장치의 제조방법에 있어서는, 화소전극에 대향하는 대향전극을 갖고, 이 화소전극 및 이 대향전극의 사이에 기판면에 대해 수평방향의 전계를 인가하여 액정을 구동하도록 액정표시장치가 제조되고, 화소전극과 대향전극을 형성하는 층들 중에서 적어도 1개의 층의 화소부를 노광할 때, 그것의 노광영역은 다른 층들보다도 작다. 따라서, 이 방법은 노광 경계에서의 불균등성이 보기 어렵다고 하는 효과를 발생한다.
청구항 3에 따른 액정표시장치의 제조방법에 있어서는, 화소전극에 대향하는 대향전극을 갖고, 이 화소전극 및 이 대향전극의 사이에 기판면에 대해 수평방향의 전계를 인가하여 액정을 구동하는 액정표시장치가 제조되고, 화소전극과 대향전극을 형성하는 층들 중에서 적어도 한 개의 층의 화소부를 노광할 때에는, 1장의 마스크를 사용하여 반복해서 노광하여 패터닝을 행하고, 다른 층들은 단자부를 포함시킨 1 패널을 2개 이상으로 분할하여 얻은 마스크를 사용해서 노광하여 패터닝한다. 따라서, 이 방법은 스루풋의 대폭적인 저하를 방지할 수 있다고 하는 효과를 발생한다.
청구항 4에 따른 액정표시장치에 있어서, 이 액정표시장치는 화소전극에 대향하는 대향전극을 갖고, 이 화소전극 및 이 대향전극의 사이에 기판면에 대해 수평방향의 전계를 인가하여 액정을 구동하고, 화소전극 폭과 대향전극 폭의 분할 노광의 경계 사이에서의 치수 차를 최대 S/30㎛ 이하로 한다. 따라서, 이 방법은 횡방향 전계방식을 사용하고 시야각이 넓은 액정표시장치를, 스텝퍼 방식을 사용하여 신뢰성을 유지하는 동시에, 분할 노광의 경계에서의 불균등성을 저감하여 제작할 수 있다고 하는 효과를 발생한다.
Claims (4)
- 화소전극에 대향하는 대향전극을 갖고, 이 화소전극 및 이 대향전극의 사이에 기판면에 대해 수평방향의 전계를 인가하여 액정을 구동하는 액정표시장치의 제조방법에 있어서, 화소부를 노광할 때에 1장의 마스크로부터 반복하여 노광하여 패터닝하고, 상기 화소전극 폭과 대향전극 폭의 분할 노광의 경계 사이에서의 치수차를 최대 S/30㎛ 이하로 한 것을 특징으로 하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 화소전극에 대향하는 대향전극을 갖고, 이 화소전극 및 이 대향전극의 사이에 기판면에 대해 수평방향의 전계를 인가하여 액정을 구동하는 액정표시장치의 제조방법에 있어서, 화소전극과 대향전극을 형성하는 층들 중에서 적어도 한 개의 층의 화소부를 노광할 때에는 1장의 마스크를 반복하여 노광하여 패터닝을 행하고, 다른 층들은 단자부를 포함시킨 1 패널을 2개 이상으로 분할한 마스크를 사용해서 노광하여 패터닝하고, 상기 화소전극 폭과 대향전극 폭의 분할 노광의 경계 사이에서의 치수차를 최대 S/30㎛ 이하로 한 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항3는 삭제 되었습니다.
- 제 1 항에 있어서,화소전극에 대향하는 대향전극을 갖고, 이 화소전극 및 이 대향전극의 사이에 기판면에 대해 수평방향의 전계를 인가하여 액정을 구동하는 액정표시장치의 제조방법에 있어서, 화소전극과 대향전극을 형성하는 층들 중에서 적어도 한 개의 층의 화소부를 노광할 때에는 1장의 마스크를 반복하여 노광하여 패터닝을 행하고, 화소전극과 대향전극의 간격을 S㎛로 한 경우, 이 마스크에 있어서의 화소전극과 대향전극의 면 내 치수 공차를 ±S/60㎛ 이내로 한 것을 특징으로 하는 액정표시장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10198261A JP2000029053A (ja) | 1998-07-14 | 1998-07-14 | 液晶表示装置およびその製造方法 |
| JP198261 | 1998-07-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000011237A KR20000011237A (ko) | 2000-02-25 |
| KR100339507B1 true KR100339507B1 (ko) | 2002-05-31 |
Family
ID=16388201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990012887A KR100339507B1 (ko) | 1998-07-14 | 1999-04-13 | 액정표시장치 및 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6291136B1 (ko) |
| JP (1) | JP2000029053A (ko) |
| KR (1) | KR100339507B1 (ko) |
| TW (1) | TW460741B (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000180894A (ja) * | 1998-12-18 | 2000-06-30 | Advanced Display Inc | 液晶表示装置およびその製造方法 |
| KR100646791B1 (ko) * | 2000-06-13 | 2006-11-17 | 삼성전자주식회사 | 반도체 소자의 제조 방법 및 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 |
| KR100766493B1 (ko) * | 2001-02-12 | 2007-10-15 | 삼성전자주식회사 | 박막트랜지스터 액정표시장치 |
| JP4328515B2 (ja) | 2002-11-19 | 2009-09-09 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置及びその製造方法 |
| WO2004068445A1 (ja) * | 2003-01-30 | 2004-08-12 | Toshiba Matsushita Display Technology Co., Ltd. | ディスプレイ、配線基板及びその製造方法 |
| JP2004354798A (ja) * | 2003-05-30 | 2004-12-16 | Nec Lcd Technologies Ltd | 薄膜トランジスタ基板及びその製造方法 |
| CN1871711B (zh) | 2003-10-28 | 2011-12-07 | 株式会社半导体能源研究所 | 显示器件及其制造方法,以及电视接收机 |
| US8101467B2 (en) | 2003-10-28 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver |
| US7439086B2 (en) | 2003-11-14 | 2008-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing liquid crystal display device |
| US8247965B2 (en) | 2003-11-14 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device and method for manufacturing the same |
| KR20070071012A (ko) | 2005-12-29 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 이의 제조 방법 |
| JP5008929B2 (ja) * | 2006-09-11 | 2012-08-22 | ソニーモバイルディスプレイ株式会社 | 液晶装置の製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06281904A (ja) * | 1993-03-30 | 1994-10-07 | Casio Comput Co Ltd | 液晶セルの製造方法 |
| JPH0954341A (ja) * | 1995-08-16 | 1997-02-25 | Matsushita Electric Ind Co Ltd | アクティブマトリックス型液晶表示素子 |
| JPH09113932A (ja) * | 1995-10-19 | 1997-05-02 | Fujitsu Ltd | 配線基板とその製造方法 |
| JPH1031230A (ja) * | 1996-07-18 | 1998-02-03 | Toshiba Corp | 表示装置用アレイ基板の製造方法 |
| JPH1082998A (ja) * | 1997-08-06 | 1998-03-31 | Hitachi Ltd | 液晶表示装置 |
| JPH10123508A (ja) * | 1996-10-23 | 1998-05-15 | Sharp Corp | 反射板、反射型液晶表示装置およびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2861089B2 (ja) | 1989-08-11 | 1999-02-24 | 日本電気株式会社 | 画線付加装置 |
| JP2664551B2 (ja) | 1991-04-03 | 1997-10-15 | シャープ株式会社 | 配線基板の露光処理方法 |
| US5668019A (en) | 1992-01-30 | 1997-09-16 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating thin film transistor |
| US5859690A (en) * | 1996-03-28 | 1999-01-12 | Nikon Corporation | Method of dividing and exposing patterns |
| JPH1096964A (ja) * | 1996-09-20 | 1998-04-14 | Seiko Epson Corp | 液晶表示装置の製造方法および液晶表示装置 |
| JP2985838B2 (ja) * | 1997-07-18 | 1999-12-06 | 日本電気株式会社 | 薄膜トランジスタアレイ基板の製造方法 |
-
1998
- 1998-07-14 JP JP10198261A patent/JP2000029053A/ja active Pending
-
1999
- 1999-02-08 US US09/245,845 patent/US6291136B1/en not_active Expired - Fee Related
- 1999-04-13 KR KR1019990012887A patent/KR100339507B1/ko not_active IP Right Cessation
- 1999-04-14 TW TW088105914A patent/TW460741B/zh not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06281904A (ja) * | 1993-03-30 | 1994-10-07 | Casio Comput Co Ltd | 液晶セルの製造方法 |
| JPH0954341A (ja) * | 1995-08-16 | 1997-02-25 | Matsushita Electric Ind Co Ltd | アクティブマトリックス型液晶表示素子 |
| JPH09113932A (ja) * | 1995-10-19 | 1997-05-02 | Fujitsu Ltd | 配線基板とその製造方法 |
| JPH1031230A (ja) * | 1996-07-18 | 1998-02-03 | Toshiba Corp | 表示装置用アレイ基板の製造方法 |
| JPH10123508A (ja) * | 1996-10-23 | 1998-05-15 | Sharp Corp | 反射板、反射型液晶表示装置およびその製造方法 |
| JPH1082998A (ja) * | 1997-08-06 | 1998-03-31 | Hitachi Ltd | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW460741B (en) | 2001-10-21 |
| JP2000029053A (ja) | 2000-01-28 |
| KR20000011237A (ko) | 2000-02-25 |
| US6291136B1 (en) | 2001-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3375966B2 (ja) | 表示素子及びその製造方法 | |
| US6940573B2 (en) | Liquid crystal display and thin film transistor array panel | |
| US7688417B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| KR100339507B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100394838B1 (ko) | 액정 표시장치 | |
| JP2000002889A (ja) | 液晶表示装置 | |
| GB2307057A (en) | Liquid crystal display element | |
| US20060232721A1 (en) | Liquid crystal display and thin film transistor array panel | |
| US8274619B2 (en) | Display device wherein a value of a channel width divided by a channel length of one TFT is greater than another TFT, and a gap between a pixel electrode and a counter electrode is wider for the one TFT than the another TFT | |
| JP3097841B2 (ja) | フォトマスク及びアクティブ素子アレイ基板の製造方法 | |
| US7474363B2 (en) | Liquid crystal display and panel therefor | |
| KR20040062145A (ko) | 액정표시장치의 스위칭 소자의 구조 및 그 제조 방법 | |
| KR100813752B1 (ko) | 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치 | |
| JP3774570B2 (ja) | 液晶表示装置およびその製造方法 | |
| US6567135B1 (en) | Liquid crystal display device and method for fabricating the same | |
| JP3617719B2 (ja) | 液晶表示装置 | |
| US6368756B1 (en) | Photomask, method for producing TFT substrate, and method for producing display device | |
| US6404475B1 (en) | Liquid crystal display device having two regions in a pixel with structural difference in insulating layer | |
| KR100680447B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100324913B1 (ko) | 표시장치용 어레이 기판 및 그 제조방법 | |
| US10330994B2 (en) | Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate | |
| KR100992121B1 (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090508 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |