JP2861089B2

JP2861089B2 - 画線付加装置

Info

Publication number: JP2861089B2
Application number: JP1206921A
Authority: JP
Inventors: 浩之松下
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1989-08-11
Filing date: 1989-08-11
Publication date: 1999-02-24
Anticipated expiration: 2014-02-24
Also published as: JPH0371326A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、線画を扱う記録装置に関し、特に線画の幅
を変更する画線付加装置に関するものである。

［従来の技術］従来の画線付加装置のブロック図を第８図に示す。同
図において、81は参照領域出力回路、82は画線付加判定
回路、801は入力端子、802は出力端子である。一般に、
新聞や雑誌を印刷するとき、ファクシミリからのフィル
ム出力をそのまま印刷することが多い。このとき、ファ
クシミリからの出力画像の中の最小画素単位では、イン
クののりが完全ではなく実際の線画の幅よりも細く印刷
されることがある。このような不具合を解消するために
従来の画線付加装置は、電気的に１画素以上の画素を付
加している。また、この画線付加装置は、一律に線画を
太くしたり細くしたりするときにも使用されている。

このような従来の画線付加装置の参照領域出力回路81
は、参照領域が大きくこの領域に読み書きする画素デー
タを高速で処理するために、この画素データをパラレル
データとして扱い、このパラレルデータを次段の画線付
加判定回路82に送出するものとなっている。そして、こ
のデータを受信する画線付加判定回路82はROMにより構
成されていて、この受信データに基づいて副走査方向に
１ドット分太くしたり、または細くしたりする処理を行
っている。

［発明が解決しようとする課題］上述した従来の画線付加装置は、副走査方向に１ドッ
ト分太くしたり、また細くしたりすることしかできず、
２ドット以上を付加する処理を行うことができないとい
う問題があった。また、この１ドットの半分の量、すな
わち1/2ドット単位の細かな付加処理も行うことはでき
なかった。また、さらに参照領域出力回路81において
は、参照領域が大きくこれを高速で処理するためにはパ
ラレルデータとして扱わねばならず、このパラレルデー
タを次段の画線付加判定回路82に送出するハード量が増
加してコストアップを招くという問題もあった。

［課題を解決するための手段］このような課題を解決するために本発明の画線付加装
置は、副走査方向に対する参照データ領域にデータを送
出する参照領域出力手段と、この参照データ領域のデー
タが所定のパターンに該当するか否かを判定し、所定の
パターンに該当すると判定した場合は１ドットデータを
２ドットデータに変換した画線付加判別結果データを出
力するとともに、画線付加判別結果データに付加される
1/2ドットの判別信号を出力する画線付加判定手段と、
画線付加判定手段からの判別信号を格納する判別信号格
納手段と、画線付加判定手段からの画線付加判別結果デ
ータを、判別信号格納手段に格納された判別信号によっ
て変換する画線付加結果出力手段と、参照領域出力手
段、画線付加判定手段および画線付加結果出力選択手段
に対して１画素データの読みだし回数を識別させる識別
信号の送出を行う読出識別信号出力手段とを備えてたも
のである。

［作用］参照領域にデータが送出されると、画線付加判定手段
は、このデータが所定のパターンに該当するか否かを判
定して出力する。そして、画線付加結果出力選択手段
は、この判定出力のうちの判別信号によって判定出力、
即ち画線付加判別結果データを変換するか否かを選択す
る。

［実施例］次に、本発明について図面を参照して説明する。

第１図は本発明の画線付加装置の一実施例を示すブロ
ック図である。同図において、11は参照領域出力回路、
12は画線付加判定回路、13は判別信号格納回路、14は画
線付加結果出力選択回路、15は読出識別信号出力回路、
101は入力端子、102は出力端子である。

次に、第２図は参照領域出力回路11によって出力され
た参照領域のデータ構成を示す説明図である。この参照
領域は、主走査１ドット，副走査５ラインから構成され
ている。同図において、A,Bはそれぞれ記録１画素デー
タであり、Ａは入力１画素に対する１回目の読みだしデ
ータ、Ｂは入力１画素に対する２回目の読みだしデータ
である。また、＠A,＠Ｂは変換画素データ、＊A,＊Ｂは
注目画素データである。そして、１つのデータＡと１つ
のデータＢとから入力１画素データ、すなわち１ライン
データが構成されている。また、これらのデータは副走
査方向、すなわち図中でデータＢ→データＡ→データＢ
→データＡ・・・の方向に順次送出されるものとなって
いる。また、本実施例の場合、後述するように、黒画素
の注目画素データ＊A,＊Ｂに着目してこのデータに数ド
ット付加して白画素の変換画素データ＠A,＠Ｂを黒画素
に変換するものである。なお、同様に白画素を黒画素に
変換することもできる。

また、第３図，第４図はデータA,Bが変換される動作
を説明する説明図である。なお、図中の斜線部のデータ
は、黒画素のデータを示し、斜線部以外のデータは白画
素のデータを示す。

次に、以上のように構成された画線付加装置の概略の
動作を説明する。入力端子101から２値のシリアルデー
タまたはパラレルデータが到来すると、参照領域出力回
路11ではこのデータを入力して、この入力したデータを
１ライン単位に格納する。そして、このデータが５ライ
ン分格納された後、各ラインから１ドットづつ読みだし
を開始する。このとき、この読みだし速度は、データの
入力速度の２倍の速度に相当し、第２図のデータA,Bで
示されるように２ライン同じデータを読みだして出力す
る。

このようにして、参照領域出力回路11により読み出さ
れたデータは、画線付加判定回路12に送出される。そし
て、このデータを入力した画線付加判定回路12は、この
回路12に設けた後述するROM部61によりデータＡおよび
データＢが交互に判定され、そして次のように判定され
る。

すなわち、第１の判定処理は１ドットを1 1/2ドット
に変換する場合である。この場合には、第３図の（１）
図に示されるようなパターンデータを入力したとき、画
線付加判定付加回路12は第３図の（２）図で示すように
変換画素データ＠A,＠Ｂを変換して、データ＠Ａに黒画
素を1/2ドット付加する。この結果、画線付加判定回路1
2から画線付加結果出力選択回路14に１ドットが1 1/2ド
ットに変換された画線付加判別結果データが送出され、
画線付加結果出力選択回路14ではこれを出力端子102に
送出する。なお、この1 1/2ドットとは画データ１ドッ
トに対して２倍の解像度で３回記録することである。

また、第２の判定処理は、１ドットを2 1/2ドットに
変換する場合である。この場合には、次のような判定処
理が行われる。まず、画線付加判定回路12は、第４図の
（１）図に示されるようなパターンデータを入力して、
第４図の（２）図で示すように変換画素データ＠A,＠Ｂ
を黒画素に変換する。すなわち、、データ＠Ａに1/2ド
ットおよびデータ＠Ｂにそれぞれ1/2ドットの黒画素を
付加する。この結果、画線付加判定回路12から１ドット
が２ドットに変換された画線付加判別結果のデータが送
出される。そして、このとき画線付加判定回路12は、判
別信号を主走査方向に1/2ドット付加して送出する。こ
の画線付加判定回路12から送出される信号のうち、判別
信号は判別信号格納回路13に送出され、画線付加判別結
果データは画線付加結果出力選択回路14に送出される。
そして、この判別信号を受信した判別信号格納回路13で
は、これを格納するとともに１ライン分遅延してこの判
別信号を送出する。また、画線付加結果出力選択回路14
は、第４図の（３）図のようにデータを１ライン分シフ
トした後、画線付加判定回路12からの画線付加判別結果
データ、すなわち２ドットに付加されたデータに対して
判別出力格納回路13から送出された1/2ドットの判別信
号を付加して、2 1/2ドットのデータに変換して送出す
る。この結果、出力端子102から変換画素データ＠Ａが
Ａ→Ｂ→Ａ→Ｂ・・・の順に交互に出力される。

一方、読出識別信号出力回路15では、参照領域出力回
路11からの読みだしラインデータ、すなわち例えばデー
タA,Bに対応してデータＡのときは「Ｈ」信号，データ
Ｂのときは「Ｌ」信号というように、読みだしラインデ
ータに同期しこのデータの読みだし回数を識別する識別
信号を生成している。そしてこの識別信号は、参照領域
出力回路11では書き込みのゲート信号として使用され、
また画線付加判定回路12では上記したように1 1/2ドッ
ト付加するときに使用され、また画線付加結果出力選択
回路14では2 1/2ドットを付加するときにデータＡにの
み付加できるような識別信号として使用されている。

次に、参照領域出力回路11、画線付加判定回路12およ
び画線付加結果出力選択回路14について詳細に説明す
る。この参照領域出力回路11および画線付加判定回路12
は、従来の画線付加装置に比較して回路の規模を大幅に
少なくしたものである。

第５図は参照領域出力回路11のブロック図である。同
図において、501,507は入力端子、502〜506は出力端
子、510〜514は入力切替素子部、520〜524は１ライン遅
延素子部、530はデコーダ、540はカウンタ、550〜554は
インバータである。

次に、第６図は画線付加判定回路12のブロック図であ
る。同図において、61はROM部、601,602は入力端子、60
3は出力端子である。

次に、第７図は画線付加結果出力選択回路14のブロッ
ク図である。同図において、71は排他的論理和回路、72
は論理積回路、701〜703は入力端子、703は出力端子で
ある。

以上のように構成された参照領域出力回路11、画線付
加判定回路12および画線付加結果出力選択回路14につい
てその詳細な動作を説明する。

まず、参照領域出力回路11の動作を説明する。入力端
子501から読みだしラインデータに対して１ラインおき
の、すなわち１ライン間欠の２値のシリアルデータまた
はパラレルデータが到来すると、このデータは入力切替
素子部510〜514に送出される。一方、このとき１ライン
の間欠信号が入力端子507から到来すると、カウンタ540
はこの信号により０〜４の周期（副走査５ラインである
ため）でリングカウントされ、このカウント値がデコー
ダ530に送出される。デコーダ530ではこのカウント値を
デコードしてそれぞれ入力切替素子部510〜514およびイ
ンバータ550〜554を介して１ライン遅延素子部520〜524
に送出する。この結果、入力切替素子部510〜514は、そ
れぞれ時間的に異なるタイミングで選択され、１ライン
遅延素子部520〜524もまた、それぞれ時間的に異なるタ
イミングで選択されることになる。そして、１ライン遅
延素子部520〜524は、インバータ550〜554を介して選択
されているので、対応する入力切替素子部510〜514が選
択されていないときだけそれぞれデータを出力できる。
すなわち、入力端子501に到来する５ラインデータのう
ちの１ラインデータは、そのままライン単位に順次出力
端子502〜506のいずれかの出力端子に送出され、このと
き他の４ラインデータは、全て１ライン遅延素子部520
〜524から送出される。

このようにして、１ラインデータをライン単位に遅延
して５ライン分のデータを送出させる。なお、書き込み
１ラインに対して読みだしするときは、上記したように
同一データを２ライン分読み出して送出するので、書き
込み信号は読みだし２ライン分のデータのうち最初のデ
ータを書き込みするときに送出される。

次に画線付加判定回路12の動作を説明する。画線付加
の判定は、上記したようにROM部61により行われる。そ
して、参照領域出力回路11内のカウンタ540から送出さ
れたカウント値がこれと接続された入力端子601に到来
すると、このカウント値はROM部61の上位ビット端子
（図示せず）に送出される。一方、参照領域出力回路11
内の１ライン遅延素子部520〜524からのデータは、これ
と接続された入力端子602に到来し、このデータはROM部
61の下位ビット端子（図示せず）に送出される。ROM部6
1内には予め判定パターンが書き込まれてあり、データ
が到来する毎に１ラインデータ単位でこの判定パターン
を選択し、この選択されたパターンデータを１ライン単
位で出力端子603に送出する。

次に、画線付加結果出力選択回路14の動作を詳細に説
明する。この画線付加結果出力選択回路14は、上記した
ように判別信号格納回路13からの判別信号によって、画
線付加判定回路12からの画線付加判別結果データをその
まま出力端子703に送出するか、または黒画素を白画素
に、白画素を黒画素に変換して送出するかの処理を行う
ものである。次に、下表は画線付加結果出力選択回路14
の出力結果を示す表である。

そして、上表のデータ欄に示すように、例えば入力端
子703を介する画線付加判定回路12からの画線付加判別
結果データが黒画素のとき「Ｈ」、白画素のとき「Ｌ」
とし、また上表の判別欄に示すように、入力端子701,70
2および論理積回路72を介する判別出力格納回路13から
の判別信号を画線の付加を行うときに「Ｌ」、画線の付
加を行わないときに「Ｈ」としたとき、このデータおよ
び判別信号を入力した排他的論理話回路71は、このデー
タと判別信号との演算（排他的論理和）を行い、その結
果上表の出力欄に示されるような出力結果を出力端子70
3に送出する。

すなわち、黒画素データ「Ｈ」の付加を行うとき
（「Ｌ」のとき）は、黒画素データ「Ｈ」が送出され、
行わないとき（「Ｈ」のとき）は白画素データ「Ｌ」が
送出される。また、同様に、白画素データ「Ｌ」の付加
を行うとき（「Ｌ」のとき）は、白画素データ「Ｌ」が
送出され、行わないとき（「Ｈ」のとき）は黒画素デー
タ「Ｈ」が送出される。

また、2 1/2ドットに変換する場合に1/2ドットをどの
データを変換して付加すべきかの判断は、上記したよう
に読出識別信号出力回路15から出力される識別信号によ
って参照領域のラインデータがデータＡ側であるかまた
はデータＢ側であるかを判断し、データＡ側のみ1/2ド
ットが付加される。

なお、本実施例においては、主走査１ドットおよび副
走査５ラインの場合について説明したが、同様に他のド
ットおよびライン数についても容易に実現でき、また画
線の変換を1 1/2ドツトおよび2 1/2ドットに付加するよ
うに変換したが、これも他のドット数に容易に変換でき
ることは明白である。

［発明の効果］以上説明したように本発明の画線付加装置によれば、
参照領域にデータが送出されると、画線付加判定手段
は、このデータが所定のパターンに該当するか否かを判
定して出力し、画線付加結果出力選択手段は、この判定
出力のうちの判別信号によって判定出力、即ち画線付加
判別結果データを変換するか否かを選択するようにした
ので、２ドット以上を付加する処理を行うことができ、
また1/2ドット単位の細かなドット付加処理も行えると
いう効果がある。また、画線付加判定手段の回路規模が
削減でき、従ってこれに接続される参照領域出力手段も
簡単に構成できることになり、画線付加装置の回路規模
を大幅に削減できてコストダウンを図ることができると
いう効果が得られる。

【図面の簡単な説明】

第１図は本発明の画線付加装置の一実施例を示すブロッ
ク図、第２図〜第４図はこの動作説明に供する説明図、
第５図〜第７図は本発明の画線付加装置の詳細なブロッ
ク図、第８図は従来の画線付加装置のブロック図であ
る。 11……参照領域出力回路、12……画線付加判定回路、13
……判別出力格納回路、14……画線付加結果出力選択回
路、15……読出識別信号出力回路。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06T 5/00 - 5/50 H04N 1/40 - 1/409 B41J 2/485

Claims

(57)【特許請求の範囲】

【請求項１】読み取り装置またはコンピュータからのイ
メージデータを受信してこのイメージデータに画線を付
加する画線付加装置において、副走査方向に対する参照データ領域にデータを送出する
参照領域出力手段と、この参照データ領域のデータが所定のパターンに該当す
るか否かを判定し、所定のパターンに該当すると判定し
た場合は１ドットデータを２ドットデータに変換した画
線付加判別結果データを出力するとともに、前記画線付
加判別結果データに付加される1/2ドットの判別信号を
出力する画線付加判定手段と、前記画線付加判定手段からの前記判別信号を格納する判
別信号格納手段と、前記画線付加判定手段からの前記画線付加判別結果デー
タを、判別信号格納手段に格納された前記判別信号によ
って変換する画線付加結果出力選択手段と、前記参照領域出力手段、画線付加判定手段及び画線付加
結果出力選択手段に対して１画素データの読み出し回数
を識別させる識別信号の送出を行う読出識別信号出力手
段とを備えてなる画線付加装置。