KR100680447B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100680447B1
KR100680447B1 KR1020050001130A KR20050001130A KR100680447B1 KR 100680447 B1 KR100680447 B1 KR 100680447B1 KR 1020050001130 A KR1020050001130 A KR 1020050001130A KR 20050001130 A KR20050001130 A KR 20050001130A KR 100680447 B1 KR100680447 B1 KR 100680447B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
substrate
wiring
color filter
layer
Prior art date
Application number
KR1020050001130A
Other languages
English (en)
Other versions
KR20050074288A (ko
Inventor
오카모토마모루
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20050074288A publication Critical patent/KR20050074288A/ko
Application granted granted Critical
Publication of KR100680447B1 publication Critical patent/KR100680447B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/46—Treatment of water, waste water, or sewage by electrochemical methods
    • C02F1/4606—Treatment of water, waste water, or sewage by electrochemical methods for producing oligodynamic substances to disinfect the water
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/46—Treatment of water, waste water, or sewage by electrochemical methods
    • C02F1/461—Treatment of water, waste water, or sewage by electrochemical methods by electrolysis
    • C02F1/46104—Devices therefor; Their operating or servicing
    • C02F1/4618—Devices therefor; Their operating or servicing for producing "ionised" acidic or basic water
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/50—Treatment of water, waste water, or sewage by addition or application of a germicide or by oligodynamic treatment
    • C02F1/505—Treatment of water, waste water, or sewage by addition or application of a germicide or by oligodynamic treatment by oligodynamic treatment
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2103/00—Nature of the water, waste water, sewage or sludge to be treated
    • C02F2103/02—Non-contaminated water, e.g. for industrial water supply
    • C02F2103/04—Non-contaminated water, e.g. for industrial water supply for obtaining ultra-pure water
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13373—Disclination line; Reverse tilt
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Water Supply & Treatment (AREA)
  • Organic Chemistry (AREA)
  • Hydrology & Water Resources (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Optical Filters (AREA)

Abstract

액정 패널에 있어서, 컬러 필터 기판 및 어레이 기판은 서로 평행하게 마련되고, 그들의 사이에 액정층이 봉입된다. 컬러 필터 기판에서, 투명 기판상에 수지로 이루어지는 블랙 매트릭스 및 컬러 필터가 마련된다. 어레이 기판에서, 투명 기판상에 화소 회로가 마련된다. 상기 화소 회로는 게이트 배선, 게이트 절연막, 반도체 영역, 드레인 배선, 패시베이션막 및 화소 전극 등을 포함한다. 액정층에 양쪽 모두 대향하는 컬러 필터 기판 및 어레이 기판의 표면상의 단차 높이의 합은 0.83㎛이고, 액정층의 프리-틸트각은 4°이상이다.
액정 표시 장치

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY APPARATUS AND FABRICATION METHOD OF THE SAME}
도 1은 종래의 액정 패널을 도시한 단면도.
도 2는 상기 종래의 액정 패널에 있어서의 어레이 기판의 제조 방법을 도시한 플로우 차트도.
도 3A 내지 D는 상기 제조 방법을 공정 순으로 도시한 단면도.
도 4A 내지 도 4D는 상기 제조 방법을 공정 순으로 도시한 단면도로서, 도 3D의 다음의 공정도.
도 5는 본 발명의 실시예에 관한 액정 표시 장치의 액정 패널을 도시한 단면도.
도 6은 본 실시예의 액정 패널에 있어서의 어레이 기판의 제조 방법을 도시한 플로우 차트도.
도 7A 내지 도 7C는 상기 제조 방법을 공정 순으로 도시한 단면도.
도 8A 내지 도 8C는 상기 제조 방법을 공정 순으로 도시한 단면도로서, 도 7C의 다음의 공정도.
기술분야
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이다.
종래기술
액정 표시 장치는 광원과 액정 패널을 구비한다. 액정 패널은 2장의 투명 기판과, 상기 투명 기판 사이에 충전된 액정층을 구비하고 있다. 그리고, 광원에 액정 패널에 대해 광을 조사시킴과 함께, 액정 패널의 액정층에 전압을 인가하여 광의 투과율을 제어함에 의해 화상을 표시한다. 이 때문에, 액정 패널에 있어서의 1장의 투명 기판상에는 액정층에 전압을 인가하는 화소 회로가 마련되어 있고, 다른 투명 기판상에는 컬러 필터가 마련되어 있다. 화소 회로는 예를 들면, 복수의 TFT(Thin Film Transistor : 박막 트랜지스터)가 매트릭스형상으로 배열된 회로이다. 이하, 화소 회로가 마련된 기판을 어레이 기판, 컬러 필터가 마련된 기판을 컬러 필터 기판이라고 한다.
도 1은 종래의 액정 패널을 도시한 단면도이다. 도 1에 도시한 바와 같이, 종래의 액정 패널(101)에는 컬러 필터 기판(102) 및 어레이 기판(103)이 서로 평행하게 마련되어 있다. 또한, 컬러 필터 기판(102)과 어레이 기판(103)과의 사이에는 액정층(104)이 봉입되어 있다.
컬러 필터 기판(102)에서는 글라스 기판(105)이 마련되어 있고, 글라스 기판(105)에 있어서의 어레이 기판(103)에 대향하는 측의 표면에는 Cr로 이루어지는 블랙 매트릭스(106)가 마련되어 있다. 그리고, 컬러 필터 기판(102)의 표면에 있어서 의 블랙 매트릭스(106)를 끼우는 위치에는 각각 컬러 필터(107a 및 107b)가 마련되어 있다. 컬러 필터(107a 및 107b)의 단부는 블랙 매트릭스(106)의 단부에 겹치도록 형성되어 있다. 컬러 필터(107a)는 예를 들면 적색(R)의 필터이고, 컬러 필터(107b)는 예를 들면 녹색(G)의 필터이다.
어레이 기판(103)에서는 글라스 기판(108)이 마련되어 있고, 글라스 기판(108)에 있어서의 컬러 필터 기판(102)에 대향하는 측의 표면에는 Cr로 이루어지는 2개의 게이트 배선(109)이 마련되어 있다. 또한, 컬러 필터 기판(102)의 표면에는 게이트 배선(109)을 덮도록 게이트 절연막(110)이 마련되어 있다. 게이트 절연막(110)에 있어서의 게이트 배선(109)의 직상 영역에 상당하는 부분은 게이트 배선(109)의 형상을 반영하여 단차(step)가 발생된다. 또한, 게이트 절연막(110)상에 있어서의 게이트 배선(109) 사이의 바로 위의 영역의 일부에는 Cr로 이루어지는 드레인 배선(111)이 마련되어 있다.
드레인 배선(111)을 덮도록, 패시베이션막(PA-막)(112)이 마련되어 있고, 패시베이션막(112)상에는 ITO막(Indium tin oxide film : 인듐 주석 산화막)으로 이루어지는 화소 전극(113)이 마련되어 있다. 화소 전극(113)은 게이트 배선(109) 사이의 영역의 바로 위의 영역을 제외한 영역에 마련되어 있고, 글라스 기판(108)의 표면에 수직인 방향에서(이하, '평면에서'라고 한다) 보아, 화소 전극(113)의 단부는 게이트 배선(109)의 단부에 겹쳐 있다. 화소 전극(113)의 단부 및 패시베이션막(112)의 노출부를 포함하는 영역은 게이트 배선(109) 및 드레인 배선(111)의 형상을 반영하여 단이(step)이 형성된다.
따라서, 어레이 기판(103)의 표면에는 게이트 배선(109), 드레인 배선(111), 소스 배선(도시 생략) 및 반도체층(도시 생략)으로 이루어지는 TFT(Thin Film Transistor : 박막 트랜지스터)가 형성되어 있다. 반도체층은 비정질 실리콘(a-Si)에 의해 형성되어 있다. 그리고, 상기 TFT가 복수개 매트릭스형상으로 배열되어 화소 회로가 형성되어 있다. 또한, 평면에서 보아 드레인 배선(111)은 블랙 매트릭스(106)에 있어서의 컬러 필터(107a 및 107b)에 덮히지 않은 영역과 겹쳐지는 위치에 배치되어 있다. 액정 패널(101)의 각 화소는 컬러 필터 기판(102)에 마련된 하나의 컬러 필터 및 어레이 기판(103)에 마련된 하나의 TFT를 구비하고 있다.
액정 패널(101)에 있어서의 각 부분의 치수의 일예를 나타낸다. 도 1에 도시한 단면에 있어서, 블랙 매트릭스(106)의 폭은 20.0㎛이고, 블랙 매트릭스(106)에 있어서의 컬러 필터(107a 및 107b)에 덮히지 않은 부분, 즉, 액정층(104)에 접촉하고 있는 부분의 폭은 약 7.0㎛이다. 또한, 게이트 배선(109)의 폭은 5.5㎛이고, 게이트 배선(109) 사이의 거리는 8.0㎛이고, 드레인 배선(111)의 폭은 5.0㎛이고, 평면에서 보아 게이트 배선(109)과 드레인 배선(111) 사이의 거리는 각각 1.5㎛이다.
또한, 평면에서 보아 화소 전극(113)에 있어서의 게이트 배선(109)과 겹쳐 있는 영역의 폭은 각각 3.O㎛이다. 또한, 게이트 배선(109) 및 드레인 배선(111)의 두께는 각각 140㎚이고, 화소 전극(113)의 두께는 40㎚이다. 블랙 매트릭스(106)에 있어서의 액정층(104)에 노출하고 있는 부분의 표면과, 패시베이션막(112)에 있어서의 액정층(104)에 노출하고 있는 부분의 표면과의 사이의 거리는 약 5.3㎛이다.
다음에, 상기와 같은 종래의 액정 패널의 제조 방법에 관해 설명한다. 도 2 는 상기 종래의 액정 패널에 있어서의 어레이 기판의 제조 방법을 도시한 플로우 차트도이고, 도 3A 내지 도 3D 및 도 4A 내지 도 4D는 상기 제조 방법을 공정 순서로 도시한 단면도이다. 종래, 액정 패널의 어레이 기판은 포토리소그래피(PR)법을 5회 행하는 5PR 방식에 의해 제조되고 있다.
우선, 도 2의 스텝 S11에서, 글라스 기판(108)상에, 게이트 배선층으로서 두께가 140㎚의 Cr막을 성막한다. 다음에, 도 3A의 스텝 S12에서, 1회째의 포토리소그래피(PR)를 행하고, 게이트 배선층을 패터닝하여 게이트 배선(109)을 형성한다. 다음에, 스텝 S13 및 도 3B에서 도시한 바와 같이, 글라스 기판(108)상에 게이트 배선(109)을 덮도록 게이트 절연막(110)을 성막하고, 그 후, 비정질 실리콘(a-Si)으로 이루어지는 반도체층(114)을 성막한다. 다음에, 스텝 S14 및 도 3C에 도시한 바와 같이, 2회째의 PR을 행하고, 반도체 층(114)을 패터닝하여 TFT의 반도체층(도시 생략)을 형성한다. 다음에, 스텝 S15 및 도 3D에 도시한 바와 같이, 게이트 절연막(110) 및 반도체층상에 소스-드레인 배선층(115)으로서 두께가 140㎚의 Cr막을 성막한다.
다음에, 스텝 S16 및 도 4A에 도시한 바와 같이, 3회째의 PR을 행하고, 소스-드레인 배선층(115)을 패터닝하여, 드레인 배선(111) 및 소스 배선(도시 생략)을 성형한다. 다음에, 스텝 S17 및 도 4B에 도시한 바와 같이, 게이트 절연막(110)상에 드레인 배선(111) 및 소스 배선을 덮도록 패시베이션막(112)을 성막한다. 다음에, 스텝 S18에 도시한 바와 같이, 4회째의 PR을 행하고, 게이트 절연막(110) 및 패시베이션막(112)에 콘택트 홀(도시 생략)을 형성한다. 다음에, 스텝 S19 및 도 4C에 도시한 바와 같이, 패시베이션막(112)상에 ITO막(116)을 성막한다. 다음에, 스텝 S20 및 도 4D에 도시한 바와 같이, 5회째의 PR을 행하고 ITO막(116)을 패터닝하여, 화소 전극(113)을 형성한다. 이로써, 어레이 기판(103)을 형성한다.
한편, 도 1에 도시한 바와 같이, 글라스 기판(105)상에 Cr막으로 이루어지는 블랙 매트릭스(106)를 형성하고, 상기 블랙 매트릭스(106)의 단부를 덮도록 컬러 필터(107a 및 107b)를 형성한다. 이로써, 컬러 필터 기판(102)을 형성한다. 그 후, 어레이 기판(103)과 컬러 필터 기판(112)을 실(도시 생략)을 통하여 서로 평행하게 마주 겹치고, 컬러 필터 기판(102), 어레이 기판(103) 및 실에 의해 둘러쌓인 공간에 액정을 봉입하여 액정층(104)을 형성한다. 이로써, 액정 패널(101)이 제조된다.
그러나, 이와 같은 액정 표시 장치에는 이하에 나타내는 바와 같은 문제점이 있다. 즉, 어레이 기판 및 컬러 필터 기판에 있어서의 액정층측의 표면에는 각각 화소 회로 및 컬러 필터 등이 마련되기 때문에, 불가피하게 단차(step)가 발생한다. 이 때문에, 단차의 부분에서 액정층의 배향 불량이 발생하고, 표시 불량이 발생한다. 구체적으로는 단차 부분에 있어서, 액정 분자의 배향이 단차에 추종할 수 없고, 또한, 드레인 배선으로부터 생기는 횡방향의 전계의 영향을 받기 쉬워지고, 리버스 틸트가 발생한다. 상기 결과, 상기 부분에서 디스크리네이션이 발생하고, 화상에 휘선이 발생한다.
특히 최근, 액정 패널의 비용 저감 및 환경 부하의 저감을 목적으로 하여, 블랙 매트릭스(차광층)를 금속이 아니라 수지에 의해 형성하는 기술이 개발되어 있다. 상기 결과, 블랙 매트릭스의 두께가 증대하고 있다. 예를 들면, 블랙 매트릭스 를 금속에 의해 형성하는 경우는 막두께를 예를 들면 0.1㎛로 하면 충분한 차광성을 얻을 수 있었던 것에 대해, 블랙 매트릭스를 수지에 의해 형성한 경우는 막두께를 예를 들면 1.5㎛로 할 필요가 있다. 이 때문에, 컬러 필터에 있어서의 블랙 매트릭스에 겹치는 부분의 높이가 높아지고, 컬러 필터 기판의 단차가 증대한다.
종래, 이와 같은 단차가 큰 컬러 필터 기판을 사용하는 경우에는 컬러 필터 및 블랙 매트릭스를 덮도록 오버코트층을 마련하고 단차를 메우는 것이 행하여져 왔다. 그러나, 오버코트층을 마련하면 액정 패널의 비용이 증대하기 때문에 비용의 관점에서는 오버코트층은 마련하지 않는 편이 바람직하다. 또한, 최근, 제조 비용의 저감을 도모하기 위해 어레이 기판의 제조 공정에 있어서, PR 공정을 5회로부터 4회로 저감하는 기술이 개발되어 있다. 상기 결과, 드레인 배선의 직하에 반도체층이 잔류하게 되어 어레이 기판의 단차가 보다 더 증대하여 버린다.
이와 같이, 제조 비용 및 환경 부하를 저감하기 위해 블랙 매트릭스의 수지화, 오버코트층의 생략, 및 어레이 기판의 제조 공정에 있어서의 4PR화를 도모하고자 하면, 필연적으로 컬러 필터 기판 및 어레이 기판의 단차가 증대하고, 액정층의 배향 이상이 발생하기 쉬워진다.
액정 표시 장치의 배향 이상을 방지하기 위해, 예를 들면 일본국 특허 공개공보 HO9-96806호에는 화소 회로에 있어서의 전극의 단부, 배선 및 스위칭 소자상에 수지로 이루어지는 보호막을 형성하여 경사진 측벽을 갖는 블랙 매트릭스를 형성하는 기술이 개시되어 있다.
그러나, 상술한 일본국 특허 공개공보 HO9-96806호에 개시된 기술에서는 이 하에 나타내는 바와 같은 문제점이 있다. 즉, 상기 기술에서는 어레이 기판에 화소 회로 및 블랙 매트릭스의 쌍방을 마련하기 때문에, 어레이 기판에 있어서 화소 회로의 단차에 블랙 매트릭스의 단차가 중첩되어 버리고, 어레이 기판의 단차가 극히 크게 된다. 상기 결과, 오히려 배향 이상이 발생하기 쉬워진다. 또한, 블랙 매트릭스를 형성하는 수지는 카본을 포함하기 때문에 도전성이 높다. 이 때문에, 화소 회로를 덮도록 블랙 매트릭스를 형성하면, 리크 전류가 발생하기 쉬워지고, 화소 회로의 특성이 저하 한다는 문제점도 있다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 비용이 낮고, 액정층의 배향 이상이 발생하기 어려운 액정 표시 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 액정 표시 장치는 제 1의 투명 기판과, 상기 제 1의 투명 기판의 표면상에 마련된 화소 회로를 포함하는 제 1의 기판과, 상기 제 1의 기판과 평행하게 마련되고, 제 2의 투명 기판과, 상기 제 2의 투명 기판상에 마련된 수지로 이루어진 블랙 매트릭스와, 상기 제 2의 투명 기판상에 마련되고 투과광을 착색하는 컬러 필터를 포함하는 제 2의 기판과, 상기 제1 및 제2의 기판 사이에 봉입되고, 상기 화소 회로에 의해 전압이 인가되는 액정층을 포함하고, 상기 액정층에 양쪽 모두 대향하는 상기 제 1 및 제 2의 기판의 표면상에 형성된 단차의 높이의 합계가 0.8㎛ 이상이고, 상기 액정층의 프리-틸트각이 4°이상인 것을 특징으로 한다.
본 발명에 있어서, 제 1 및 제 2의 기판의 단차가 0.8㎛ 이상이라도, 화소 회로 및 블랙 매트릭스를 서로 다른 기판에 마련함에 의해 단차를 분산하고, 또한, 액정층의 프리-틸트각을 4°이상으로 함에 의해 배향 이상의 발생을 방지할 수 있다. 또한, 블랙 매트릭스를 수지에 의해 형성함에 의해 액정 표시 장치의 비용을 저감할 수 있다.
상기 단차의 합계가 1.2㎛ 이상인 경우는 액정층의 프리-틸트각을 5°이상으로 하는 것이 바람직하다. 이로써, 배향 이상의 발생을 보다 확실하게 방지할 수 있다. 또한, 프리-틸트각은 10°이하인 것이 바람직하다. 이로써, 액정층의 배향이 안정화된다.
본 발명에 따른 액정 표시 장치의 제조 방법은, 제 1의 투명 기판상에 화소 회로를 형성하여 제 1의 기판을 제작하는 공정과, 제 2의 투명 기판상에 수지로 이루어진 블랙 매트릭스 및 투과광을 착색하는 컬러 필터를 형성하여 제 2의 기판을 제작하는 공정과, 상기 제 1 및 제 2의 기판을 서로 평행하게 배치하여 상기 제 1 및 제 2의 기판 사이에 액정층을 봉입하는 공정을 포함하고, 상기 제 1의 기판을 제작하는 공정은; 상기 제 1의 투명 기판상에 제 1의 도전체층을 성막하는 공정과, 게이트 배선을 형성하기 위해, 포토리소그래피에 의해 상기 제 1의 도전체층을 패터닝하는 공정과, 상기 게이트 배선을 덮도록,상기 제 1의 투명 기판상에 게이트 절연막, 반도체층, 및 제 2의 도전체층을 상기 순서대로 성막하는 공정과, 소스 배선, 드레인 배선, 및 반도체 영역을 형성하기 위해, 포토리소그래피에 의해 상기 제 2의 도전체층 및 상기 반도체층을 패터닝하는 공정과, 포토리소그래피에 의해 상기 게이트 절연막에 콘택트 홀을 형성하는 공정과, 상기 소스 배선, 상기 드레인 배선, 및 상기 반도체 영역을 덮도록, 상기 게이트 절연막상에 투명 도전체층을 성막하는 공정과, 화소 전극을 형성하기 위해, 포토리소그래피에 의해 상기 투명 도전체층을 패터닝하는 공정을 가지며, 상기 제 1의 기판의 상기 화소 회로에 의한 단차와, 상기 제 2의 기판의 상기 블랙 매트릭스 및 상기 컬러 필터에 의한 단차의 높이의 합계가 0.8㎛ 이상이고, 상기 액정층의 프리-틸트각이 4°이상인 것을 특징으로 한다.
본 발명에 있어서, 4회의 포토리소그래피 공정에 의해 제 1의 기판을 제작할 수 있기 때문에, 액정 표시 장치의 비용을 저감할 수 있다. 또한, 제 1 및 제 2의 기판의 단차가 0.8㎛ 이상이 되어도, 화소 회로 및 블랙 매트릭스를 서로 다른 기판에 마련함에 의해 단차를 분산하고, 또한, 액정층의 프리-틸트각을 4°이상으로 함에 의해 배향 이상의 발생을 방지할 수 있다. 또한, 블랙 매트릭스를 수지에 의해 형성함에 의해 액정 표시 장치의 비용을 저감할 수 있다.
이하, 본 발명의 실시예에 관해 첨부의 도면을 참조하여 구체적으로 설명한다. 도 5는 본 발명의 실시예에 관한 액정 표시 장치의 액정 패널을 도시한 단면도이다. 도 5에는 본 실시예의 액정 패널에 있어서의 각 부분의 치수의 일예를 나타내고 있지만, 본 실시예의 액정 패널의 치수는 도 5에 도시된 치수로는 한정되지 않는다. 본 실시예에 관한 액정 표시 장치에 있어서는 광원(도시 생략), 액정 패널, 및 이들을 수납하는 프레임 바디(도시 생략)가 마련되어 있다. 그리고, 도 5에 도시한 바와 같이, 액정 패널(1)에는 컬러 필터 기판(2) 및 어레이 기판(3)이 서로 평행하게 마련되어 있다. 또한, 컬러 필터 기판(2)과 어레이 기판(3)의 사이에는 액정층(4)이 봉입되어 있다.
컬러 필터 기판(2)에서는 예를 들면 글라스로 이루어지는 투명 기판(5)이 마련되어 있고, 투명 기판(5)에 있어서의 어레이 기판(3)에 대향하는 측의 표면에는 수지로 이루어지는 블랙 매트릭스(6)가 마련되어 있다. 그리고, 컬러 필터 기판(2)의 표면에 있어서의 블랙 매트릭스(6)를 끼우는 위치에는 각각 컬러 필터(7a 및 7b)가 마련되어 있다. 컬러 필터(7a 및 7b)의 단부는 블랙 매트릭스(6)의 단부에 겹치도록 형성되어 있고, 상기 겹친 부분은 컬러 필터(7a 및 7b)의 다른 부분에 대해 돌출하여 있다. 컬러 필터(7a)는 예를 들면 적색(R)의 필터이고, 컬러 필터(7b)는 예를 들면 녹색(G)의 필터이다. 또한, 컬러 필터 기판(2)에는 청색(B)의 필터도 마련되어 있다.
한편, 어레이 기판(3)에서는 예를 들면 글라스로 이루어지는 투명 기판(8)이 마련되어 있고, 투명 기판(8)에 있어서의 컬러 필터 기판(2)에 대향하는 측의 표면에는 복수개의 게이트 배선(9)이 마련되어 있다. 그리고, 도 5에 도시한 부분에 있어서는 2개의 게이트 배선(9)이 쌍을 이루고 마련되어 있다. 게이트 배선(9)은 예를 들면 Al으로 이루어지는 하층막(9a)상에, 예를 들면 Mo로 이루어지는 상층막(9b)이 적층되어 형성되어 있다. 또한, 어레이 기판(3)의 표면에는 게이트 배선(9)을 덮도록, 예를 들면 실리콘 질화막(SiNx)으로 이루어지는 게이트 절연막(10)이 마련되어 있다. 게이트 절연막(10)에 있어서의 게이트 배선(9)의 바로 위의 영역에 상당하는 부분은 게이트 배선(9)의 형상을 반영하여 단차(step)가 발생된다.
게이트 절연막(10)상에 있어서의 게이트 배선(9) 사이의 바로 위의 영역의 일부에는 비정질 실리콘(a-Si)으로 이루어지는 반도체 영역(17)이 마련되어 있고, 반도체 영역(17)상에는 예를 들면 Cr로 이루어지는 드레인 배선(11)이 마련되어 있다. 그리고 반도체 영역(17) 및 드레인 배선(11)을 덮도록, 예를 들면 실리콘 질화막(SiNx)으로 이루어지는 패시베이션막(PA막)(12)이 마련되어 있고, 패시베이션막(12)상에는 ITO막으로 이루어지는 화소 전극(13)이 마련되어 있다. 화소 전극(13)은 게이트 배선(9) 사이의 영역 바로 위의 영역을 제외한 영역에 형성되어 있고, 투명 기판(8)의 표면에 수직한 방향에서 보아 즉, 평면에서 보아 화소 전극(13)의 단부는 게이트 배선(9)의 단부에 겹쳐 있다. 화소 전극(13)의 단부 및 패시베이션막(12)의 노출부는 게이트 배선(9) 및 드레인 배선(11)의 형상을 반영하여 돌출된다.
어레이 기판(3)의 표면에는 게이트 배선(9), 드레인 배선(11), 소스 배선(도시 생략) 및 반도체 영역(17)으로 이루어지는 복수의 TFT(도시 생략)가 매트릭스형상으로 배열되어 화소 회로를 이루고 있다. 또한, 평면에서 보아 드레인 배선(11)은 블랙 매트릭스(6)에 있어서의 컬러 필터(7a 및 7b)에 덮히지 않은 영역과 겹쳐지는 위치에 배치되어 있다. 액정 패널(1)의 각 화소는 컬러 필터 기판(2)에 마련된 하나의 컬러 필터 및 어레이 기판(3)에 마련된 하나의 TFT를 구비하고 있다.
액정 패널(1)에 있어서의 각 부분의 치수의 일예를 나타낸다. 도 5에 도시한 단면에 있어서, 블랙 매트릭스(6)의 폭은 21.5㎚이다. 또한, 블랙 매트릭스(6)의 두께는 1.5㎛이다. 또한, 평면에서 보아 블랙 매트릭스(6)와 컬러 필터(7a 및 7b)가 겹쳐 있는 영역의 길이는 각각 3.0㎛이고, 그 높이는 0.30㎛이다. 즉, 컬러 필터 기판(2)의 단차의 높이는 0.30㎛이다. 그리고, 블랙 매트릭스(6)에 있어서의 컬러 필터(7a 및 7b)에 덮히지 않은 부분, 즉, 액정층(4)과 또는 배향막(도시 생략)을 경유하여 접촉하고 있는 부분의 폭은 약 15.5㎛이다.
게이트 배선(9)의 폭은 5.5㎛이고, Al으로 이루어지는 도층막(9a)의 막두께는 200㎚이고, Mo로 이루어지는 상층막(9b)의 막두께는 70㎚이고, 따라서 게이트 배선(9)의 총 막두께는 270㎚이다. 게이트 배선(9) 사이의 거리는 10.5㎛이다. 또한, 반도체 영역(17)의 폭은 7.1㎛이고, 막두께는 230㎚이고, 드레인 배선(11)의 폭은 4.5㎛이고, 막두께는 300㎚이다. 그리고, 평면에서 보아 드레인 배선(11)은 반도체 영역(17)의 중앙에 위치하고 있다. 따라서, 평면에서 보아 반도체 영역(17)의 각각의 엣지와 드레인 배선(11)의 각각의 엣지의 사이의 거리는 양측에서 각각 1.3㎛이다. 또한, 평면에서 보아 반도체 영역(17)과 게이트 배선(9) 사이의 거리는 1.7㎛이다. 따라서, 평면에서 보아 2개의 게이트 배선(9) 및 그 사이의 영역으로 이루어지는 영역(20)의 폭은 21.5㎛이다. 또한, 평면축으로 영역(20)은 컬러 필터 기판(2)에 있어서의 블랙 매트릭스(6)가 마련되어 있는 영역과 일치한다. 또한, 게이트 절연막(10)의 막두께는 300㎚이고, 패시베이션막의 막두께는 150㎚이고, 화소 전극(13)의 막두께는 40㎚이다.
또한, 컬러 필터(7a)에 있어서의 블랙 매트릭스(6)에 겹치지 않는 부분과 화소 전극(13)에 있어서의 게이트 배선(9)에 겹치지 않는 부분과의 사이의 거리의 설 계치는 4.0㎛이고, 상기 거리가 4.0㎛일 때, 패시베이션막(12)에 있어서의 가장 돌출한 부분, 즉, 드레인 배선(11)의 바로 위의 영역에 상당하는 부분의 표면과, 블랙 매트릭스(6)의 표면과의 사이의 거리는 3.47㎛이다. 따라서, 어레이 기판(3)의 단차의 높이는 0.53㎛이다. 이 때문에, 액정 패널(1)의 도 5에 도시한 부분에 있어서 컬러 필터 기판(2) 및 어레이 기판(3)에 있어서의 단차의 합계는 0.83㎛이다.
또한, 액정층(4)을 형성하는 액정은 TN 방식(Twisted Nematic 방식)의 액정이고, 그 프리-틸트각은 4°이상이고, 예를 들면 4 내지 10°이고, 예를 들면 4.5 내지 5.5°이다.
다음에, 본 발명의 수치 한정 이유에 관해 설명한다. 본 발명에 있어서는 컬러 필터 기판(2) 및 어레이 기판(3) 단차의 합계가 0.8㎛ 이상인 경우에, 액정층의 프리-틸트각을 4°이상으로 하고 있다. 이것은 프리-틸트각이 4°미만이면, 액정 분자의 배향이 단차에 추종할 수 없고, 리버스 틸트 등의 배향 이상이 발생하기 때문이다. 배향 이상이 발생하면, 상기 부분에서 디스크리네이션이 발생하고, 화상에 휘선 등의 표시 결함이 발생한다.
컬러 필터 기판(2) 및 어레이 기판(3)의 단차의 합계가 1.2㎛ 이상인 경우는 프리-틸트각을 5°이상으로 하는 것이 바람직하다. 또한, 액정층의 프리-틸트각은 10°이하인 것이 바람직하다. 이것은 프리-틸트각이 10°보다 큰 액정층을 형성하는 것이 매우 곤란하므로, 및 프리-틸트각이 10°를 초과하면 액정 분자가 바람직하지 않는 방향으로 쓰러지는 일이 있고, 배향이 불안정하게 되기 때문이다.
다음에, 상술한 본 실시예에 있어서의 액정 패널의 제조 방법에 관해 설명한 다. 도 6은 상기 액정 패널에 있어서의 어레이 기판의 제조 방법을 도시한 플로우 차트도이고, 도 7A 내지 도 7C 및 도 8A 내지 도 8C는 상기 제조 방법을 공정 순서로 도시한 단면도이다. 본 실시예에 있어서는 액정 패널(1)의 어레이 기판(3)을 포토리소그래피(PR)법을 4회 행하는 4PR 방식에 의해 제조한다.
우선, 도 6에 도시한 스텝 S1에서, 투명 기판(8)상에 두께가 예를 들면 200㎚의 Al막을 성막하고, 그 후, 두께가 예를 들면 70㎚의 Mo막을 성막한다. 다음에, 도 7A의 스텝 S2에 도시한 바와 같이 1회째의 포토리소그래피(PR)를 행하고, Al막 및 Mo막을 패터닝하여 게이트 배선(9)을 형성한다. 이 때, 게이트 배선(9)은 Al으로 이루어지는 하층막(9a)에 Mo로 이루어지는 상층막(9b)이 적층된 2층막으로 된다. 다음에, 스텝 S3 및 도 7B에 도시한 바와 같이, 투명 기판(8)상에 게이트 배선(9)을 덮도록, 실리콘 질화물로 이루어지고 두께가 예를 들면 300㎚인 게이트 절연막(10)을 성막하고, 그 후, 비정질 실리콘(a-Si)으로 이루어지고 두께가 예를 들면 230㎚인 반도체층(14)을 성막하고, 그 후, Cr로 이루어지고 두께가 예를 들면 300㎚의 소스-드레인 배선층(15)을 성막한다.
다음에, 스텝 S4 및 도 7C에 도시한 바와 같이 2회째의 PR을 행하고, 소스-드레인 배선층(15) 및 반도체층(14)을 패터닝하여, 드레인 배선(11) 및 소스 배선(도시 생략) 및 반도체 영역(17)을 형성한다. 이하, 상기 2회째의 PR 공정에 관해 상세히 기술한다.
우선, 소스-드레인 배선층(15)상에 포토레지스트막을 성막한다. 다음에, 상기 포토레지스트막을 그레이톤의 마스크를 사용하여 노광하고, 현상하여, 레지스트 패턴을 형성한다. 이로써, 드레인 배선(11) 및 소스 배선을 형성할 예정의 영역이 두껍고, 드레인 배선(11) 및 소스 배선은 형성하지 않고 반도체 영역(17)만을 형성할 예정의 영역이 얇은 2단 구성의 레지스트 패턴을 형성한다. 그리고, 상기 레지스트 패턴을 마스크로 하여 소스-드레인 배선층(15) 및 반도체층(14)을 에칭하여 선택적으로 제거하고, 반도체 영역(17)을 형성한다. 다음에, 애싱을 행하여 레지스트 패턴을 부분적으로 제거하고, 레지스트 패턴중 얇게 형성한 부분을 제거하고, 두껍게 형성한 부분만을 잔류시킨다. 그리고, 상기 애싱 후의 레지스트 패턴을 마스크로 하여 소스-드레인 배선층(15)을 에칭하여 선택적으로 제거하고, 드레인 배선(11) 및 소스 배선을 형성한다.
다음에, 스텝 S5 및 도 8A에 도시한 바와 같이, 게이트 절연막(10)상에 드레인 배선(11) 및 소스 배선을 덮도록 실리콘 질화물로 이루어지고 두께가 예를 들면 150㎚인 패시베이션막(12)을 성막한다. 다음에, 스텝 S6에 도시한 바와 같이, 3회째의 PR을 행하고, 패시베이션막(12) 및 게이트 절연막(10)을 선택적으로 제거하고, 콘택트 홀(도시 생략)을 형성한다.
다음에, 스텝 S7 및 도 8B에 도시한 바와 같이, 패시베이션막(12)상에 막두께가 예를 들면 40㎚의 ITO막(16)을 성막한다. 다음에, 스텝 S8 및 도 8C에 도시한 바와 같이, 4회째의 PR을 행하고, ITO막(16)을 패터닝하여 화소 전극(13)을 형성한다.
그 후, 패시베이션막(12) 및 화소 전극(13)상에 배향막(도시 생략)을 형성한다. 그리고, 상기 배향막의 표면에 러빙 처리를 시행한다. 상기 러빙 처리는 후의 공정에서 형성하는 액정층(4)(도 5 참조)의 프리-틸트각이 4°이상으로 되는 조건으로 행한다. 이로써, 어레이 기판(3)을 형성한다.
도 5에 도시한 바와 같이, 글라스 기판(5)상에 Cr막으로 이루어지는 블랙 매트릭스(6)을 형성하고, 상기 블랙 매트릭스(6)의 단부를 덮도록 컬러 필터(7a 및 7b)를 형성한다. 이로써, 컬러 필터 기판(2)을 형성한다. 그 후, 어레이 기판(3)과 컬러 필터 기판(2)을 실(seal)(도시 생략)을 통하여 서로 평행하게 마주 겹치고, 컬러 필터 기판(2), 어레이 기판(3) 및 실에 의해 둘러싸인 공간에 액정을 봉입하고 액정층(4)을 형성한다. 이 때, 상기 액정층의 프리-틸트각은 4°이상, 예를 들면 4 내지 10°, 예를 들면 4.5 내지 5.5°로 된다. 이로써, 액정 패널(1)이 제조된다. 그리고, 상기 액정 패널(1) 및 광원을 프레임 바디에 수납함에 의해 본 실시예에 관한 액정 표시 장치가 제조된다.
본 실시예에서는 블랙 매트릭스를 컬러 필터 기판에 마련하고 있기 때문에, 화소 회로에 있어서 블랙 매트릭스에 기인하는 리크 전류가 발생하지 않는다. 이 때문에, 화소 회로의 특성이 우수하다. 또한, 블랙 매트릭스를 수지에 의해 형성하고 있어, 비용이 낮음과 함께 Cr을 사용하지 않기 때문에 환경 부하가 작다. 또한, 컬러 필터 기판에 오버코트층을 마련하지 않기 때문에 비용이 낮다. 또한, 어레이 기판을 4회의 포토리소그래피(PR)에 의해 제조함으로 제조 비용이 낮다.
본 실시예의 액정 패널에 있어서는 블랙 매트릭스를 수지에 의해 형성하고 있는 것, 오버코트층을 마련하지 않는 것, 어레이 기판을 4회의 PR에 의해 형성하고 있는 것이므로, 컬러 필터 기판 및 어레이 기판의 단차가 종래의 액정 패널보다 도 커지고, 컬러 필터 기판 및 어레이 기판의 단차의 합계가 0.8㎛ 이상으로 된다. 그러나, 본 실시예에 있어서는 액정층의 프리-틸트각을 4°이상으로 하고 있기 때문에 액정층에 있어서 리버스 틸트 등의 배향 이상이 발생하는 일이 없다. 이 때문에 배향 이상에 기인하는 표시 결함이 발생하는 일이 없고, 표시 품질이 양호하다.
이하, 본 발명의 실시예의 효과에 관해, 그 특허청구의 범위로부터 벗어나는 비교예와 비교하여 구체적으로 설명한다. 상술한 본 발명의 실시예에 관한 액정 표시 장치의 제조 방법, 즉, 도 6A 내지 도 6C 및 도 7A 내지 도 7C에 도시한 방법에 의해 도 5에 도시한 바와 같은 액정 표시 장치를 복수개 제작하였다. 이 때, 액정 표시 장치 사이에서, 컬러 필터 기판 및 어레이 기판에 있어서의 단차의 합계치 및 액정층의 프리-틸트각을 서로 다르게 하였다. 프리-틸트각의 제어는 러빙 조건을 조정함에 의해 행하였다. 또한, 단차의 합계치는 0.2 내지 0. 8㎛로 하고, 프리-틸트각은 2 내지 6°로 하였다. 그리고, 이들의 액정 표시 장치에 화상을 표시시키고, 디스크리네이션의 발생 유무를 확인하였다. 또한, 컴퓨터에 의한 시뮬레이션을 행하고, 단차의 합계치가 1.0 내지 1.2㎛, 프리-틸트각이 O 내지 6°의 액정 표시 장치에 관해, 디스크리네이션의 발생 유무를 확인하였다.
이들의 결과를 표 1에 나타낸다. 또한, 표 1에 있어서, '단차의 합계치'라는 것은 컬러 필터 기판에 있어서의 단차 및 어레이 기판에 있어서의 단차의 합계치를 나타낸다. 또한, '○'는 디스크리네이션이 발생하지 않은 것을 나타내고, '△'는 디스크리네이션이 약간 발생하였지만 실용상 문제없는 정도인 것을 나타내고, '×'는 디스크리네이션이 발생한 것을 나타내고, '-'은 평가를 행하지 않은 것을 나타 낸다. 표 1에서, '○' 또는 '×'가 괄호 내에 표기되어 있는 예는 시뮬레이션에 의한 평가 결과를 나타내고, 괄호 없이 표기되어 있는 예는 실제 패널에 의한 평가 결과를 나타낸다.
[표 1]
Figure 112005000697977-pat00001
표 1에 나타낸 바와 같이, 단차의 합계치가 0. 8㎛ 이상이라도, 프리-틸트각을 4°이상으로 하면, 디스크리네이션이 발생하지 않고 양호한 표시 품질을 실현할 수 있다. 또한, 단차의 합계치가 1.2㎛ 이상인 경우는 프리-틸트각을 5°이상으로 함에 의해 보다 더 양호한 표시를 행할 수 있었다.
본 발명에 의하면, 블랙 매트릭스를 수지에 의해 형성하기 때문에 비용이 낮고, 제 2의 기판에 블랙 매트릭스를 마련하고 액정층의 프리-틸트각을 4°이상으로 하기 때문에 액정층의 배향 이상이 발생하기 어려운 액정 표시 장치를 얻을 수 있다.

Claims (7)

  1. 액정 표시 장치에 있어서,
    제 1의 투명 기판과, 상기 제 1의 투명 기판의 표면상에 마련된 화소 회로를 포함하는 제 1의 기판과,
    상기 제 1의 기판과 평행하게 마련되고, 제 2의 투명 기판과, 상기 제 2의 투명 기판상에 마련된 수지로 이루어진 블랙 매트릭스와, 상기 제 2의 투명 기판상에 마련되고 투과광을 착색하는 컬러 필터를 포함하는 제 2의 기판과,
    상기 제 1 및 제 2의 기판 사이에 봉입되고, 상기 화소 회로에 의해 전압이 인가되는 액정층을 포함하고,
    상기 화소 회로는 상기 제 1의 투명 기판 상에 형성된 복수개의 게이트 배선과, 상기 게이트 배선을 덮도록 상기 제 1의 투명 기판 상에 형성된 게이트 절연막과, 상기 게이트 배선 사이의 영역 바로 위의 상기 게이트 절연막의 일부 상에 형성된 반도체 영역과, 상기 반도체 영역 상에 형성된 드레인 배선과, 상기 반도체 영역 및 드레인 배선을 덮도록 상기 게이트 절연막 상에 형성된 패시베이션막과, 상기 패시베이션막 상에 형성된 화소 전극으로 구성되고,
    상기 화소 전극의 단부 및 패시베이션막의 노출부가 상기 게이트 배선 및 반도체 영역 위에 형성된 드레인 배선의 형상을 반영하여 돌출되는 것에 의해 형성되는 제 1의 기판의 단차와, 상기 컬러 필터의 단부 일부와 블랙 매트릭스의 단부 일부가 중첩하여 형성되는 제 2의 기판의 단차의 높이의 합계가 0.8㎛ 이상이고, 상기 액정층의 프리-틸트각이 4°이상이며 10°이하인 것을 특징으로 하는 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 단차의 높이의 합계가 1.2㎛ 이상이고, 상기 액정층의 상기 프리-틸트각이 5°이상이며 10°이하인 것을 특징으로 하는 액정 표시 장치.
  3. 삭제
  4. 액정 표시 장치의 제조 방법에 있어서,
    제 1의 투명 기판상에 화소 회로를 형성하여 제 1의 기판을 제작하는 공정과,
    제 2의 투명 기판상에 수지로 이루어진 블랙 매트릭스 및 투과광을 착색하는 컬러 필터를 형성하여 제 2의 기판을 제작하는 공정과,
    상기 제 1 및 제 2의 기판을 서로 평행하게 배치하여 상기 제 1 및 제 2의 기판 사이에 액정층을 봉입하는 공정을 포함하고,
    상기 제 1의 기판을 제작하는 공정은;
    상기 제 1의 투명 기판상에 제 1의 도전체층을 성막하는 공정과,
    게이트 배선을 형성하기 위해, 포토리소그래피에 의해 상기 제 1의 도전체층을 패터닝하는 공정과,
    상기 게이트 배선을 덮도록,상기 제 1의 투명 기판상에 게이트 절연막, 반도체층, 및 제 2의 도전체층을 상기 순서대로 성막하는 공정과,
    소스 배선, 드레인 배선, 및 반도체 영역을 형성하기 위해, 포토리소그래피에 의해 상기 제 2의 도전체층 및 상기 반도체층을 패터닝하는 공정과,
    상기 게이트 절연막 상에 상기 소스 배선, 상기 드레인 배선 및 상기 반도체 영역을 덮도록 패시베이션막을 성막하는 공정과,
    포토리소그래피에 의해 상기 패시베이션막과 상기 게이트 절연막을 선택적으로 제거하여 콘택트 홀을 형성하는 공정과,
    상기 소스 배선, 상기 드레인 배선, 및 상기 반도체 영역을 덮도록, 상기 게이트 절연막상에 투명 도전체층을 성막하는 공정과,
    화소 전극을 형성하기 위해, 포토리소그래피에 의해 상기 투명 도전체층을 패터닝하는 공정을 가지며,
    상기 화소 전극의 단부 및 패시베이션막의 노출부가 상기 게이트 배선 및 반도체 영역 위에 형성된 드레인 배선의 형상을 반영하여 돌출되는 것에 의해 형성되는 제 1의 기판의 단차와, 상기 컬러 필터의 단부 일부와 블랙 매트릭스의 단부 일부가 중첩하여 형성되는 제 2의 기판의 단차의 높이의 합계가 0.8㎛ 이상이고, 상기 액정층의 프리-틸트각이 4°이상이며 10°이하인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  5. 제 4항에 있어서,
    상기 단차의 높이의 합계가 1.2㎛ 이상이고, 상기 액정층의 상기 프리-틸트각이 5°이상이며 10°이하인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  6. 삭제
  7. 제 4항 또는 제 5항에 있어서,
    상기 제 2의 도전체층 및 상기 반도체층을 패터닝하는 공정은;
    상기 제 2의 도전체층상에 포토레지스트막을 성막하는 공정과,
    그레이-톤(gray-tone)의 마스크를 사용하여 상기 포토레지스트막을 노광 및 현상하여, 상기 소스 배선 및 상기 드레인 배선이 형성될 영역에서는 상대적으로 두꺼우며 상기 소스 배선 및 상기 드레인 배선이 형성되지는 않지만 상기 반도체 영역이 형성될 영역에서는 상대적으로 얇은 레지스트 패턴을 형성하는 공정과,
    상기 레지스트 패턴을 마스크로 하여 에칭을 행하고 상기 제 2의 도전체층 및 상기 반도체층을 선택적으로 제거하여, 상기 반도체 영역을 형성하는 공정과,
    상기 레지스트 패턴을 애싱하여 상기 레지스트 패턴의 상기 상대적으로 얇은 부분을 제거하여 상기 레지스트 패턴의 상기 상대적으로 두꺼운 부분을 잔류시키는 공정과,
    애싱 후의 상기 레지스트 패턴을 마스크로 하여 에칭을 행하여 상기 제 2의 도전체층을 선택적으로 제거하여 상기 소스 배선 및 상기 드레인 배선을 형성하는 공정을 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
KR1020050001130A 2004-01-13 2005-01-06 액정 표시 장치 및 그 제조 방법 KR100680447B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004005921A JP2005201982A (ja) 2004-01-13 2004-01-13 液晶表示装置及びその製造方法
JPJP-P-2004-00005921 2004-01-13

Publications (2)

Publication Number Publication Date
KR20050074288A KR20050074288A (ko) 2005-07-18
KR100680447B1 true KR100680447B1 (ko) 2007-02-08

Family

ID=34737249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050001130A KR100680447B1 (ko) 2004-01-13 2005-01-06 액정 표시 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20050151921A1 (ko)
JP (1) JP2005201982A (ko)
KR (1) KR100680447B1 (ko)
CN (1) CN100381923C (ko)
TW (1) TW200523641A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007070837A2 (en) * 2005-12-13 2007-06-21 Snapin Software Inc. Method for performing interactive services on a mobile device, such as time or location initiated interactive services
KR101626029B1 (ko) * 2009-02-18 2016-06-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101621027B1 (ko) 2009-12-30 2016-05-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN106055185A (zh) * 2016-06-02 2016-10-26 苏州椒图电子有限公司 一种基于显示面板的触摸屏制作工艺
CN109164684A (zh) * 2018-10-22 2019-01-08 南开大学 一种基于掩模曝光法的大面积液晶区域定向方法及其系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001221995A (ja) * 1999-12-03 2001-08-17 Seiko Epson Corp 液晶装置および電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH032826A (ja) * 1989-05-31 1991-01-09 Toshiba Corp 液晶表示素子
JPH05158067A (ja) * 1991-12-03 1993-06-25 Stanley Electric Co Ltd 液晶表示装置とその製造方法
JPH0968721A (ja) * 1995-08-31 1997-03-11 Sharp Corp 液晶表示素子
JP3027541B2 (ja) * 1995-09-27 2000-04-04 シャープ株式会社 液晶表示装置
JPH0996806A (ja) * 1995-10-02 1997-04-08 Matsushita Electric Ind Co Ltd 液晶表示パネルおよびその製造方法
JPH0996816A (ja) * 1995-10-02 1997-04-08 Matsushita Electric Ind Co Ltd 液晶表示パネルおよびその製造方法
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP3862054B2 (ja) * 1999-06-16 2006-12-27 株式会社日立製作所 液晶表示装置用配向膜の配向処理方法
JP2001013312A (ja) * 1999-06-25 2001-01-19 Toshiba Corp カラーフィルタ及びそれを用いた液晶表示装置
JP3985399B2 (ja) * 1999-09-10 2007-10-03 株式会社日立製作所 液晶表示装置
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2002214646A (ja) * 2001-01-18 2002-07-31 Toshiba Corp 液晶表示素子
JP4095256B2 (ja) * 2001-03-29 2008-06-04 セイコーエプソン株式会社 液晶装置及び電子機器
JP4118027B2 (ja) * 2001-02-28 2008-07-16 株式会社日立製作所 液晶表示装置
US6791648B2 (en) * 2001-03-15 2004-09-14 Seiko Epson Corporation Liquid crystal device, projection display device and, manufacturing method for substrate for liquid crystal device
JP3714244B2 (ja) * 2001-12-14 2005-11-09 セイコーエプソン株式会社 半透過・反射型電気光学装置の製造方法、半透過・反射型電気光学装置、および電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001221995A (ja) * 1999-12-03 2001-08-17 Seiko Epson Corp 液晶装置および電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
13221995

Also Published As

Publication number Publication date
JP2005201982A (ja) 2005-07-28
US20050151921A1 (en) 2005-07-14
CN100381923C (zh) 2008-04-16
CN1641455A (zh) 2005-07-20
TW200523641A (en) 2005-07-16
KR20050074288A (ko) 2005-07-18

Similar Documents

Publication Publication Date Title
US8835925B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US5982467A (en) Method of manufacturing liquid crystal display including active panel
JP4266793B2 (ja) 液晶表示装置用アレイ基板
US7755739B2 (en) Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole
KR100710532B1 (ko) 액정표시장치와 그 제조방법
US20060001803A1 (en) Liquid crystal display device and fabricating method thereof
US20110156995A1 (en) Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof
US20110136274A1 (en) Liquid crystal display device and method for fabricating the same
KR100684699B1 (ko) 액정표시패널 및 그 제조방법
KR101383703B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US8941792B2 (en) Liquid crystal display device and manufacturing method thereof
KR100680447B1 (ko) 액정 표시 장치 및 그 제조 방법
CN100485470C (zh) 液晶显示器及其制造方法
JP4689851B2 (ja) アクティブマトリクス型液晶表示装置
KR101758834B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101889440B1 (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
KR100324913B1 (ko) 표시장치용 어레이 기판 및 그 제조방법
JP2007093859A (ja) 液晶装置および電子機器
JP2002258324A (ja) 液晶表示装置
US6521491B2 (en) Method for fabricating thin film transistor-liquid crystal display
US6618100B2 (en) Liquid crystal device, liquid crystal device manufacturing method and electronic apparatus
KR101086121B1 (ko) 수평전계방식 액정표시소자 및 그 제조방법
KR100951840B1 (ko) 액정표시장치
JP3806629B2 (ja) 液晶表示装置
KR20210054638A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee