JPH0786741B2

JPH0786741B2 - 液晶表示装置

Info

Publication number: JPH0786741B2
Application number: JP13518885A
Authority: JP
Inventors: 久雄林; 光生曽根田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1985-06-20
Filing date: 1985-06-20
Publication date: 1995-09-20
Anticipated expiration: 2010-09-20
Also published as: JPS61292683A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はマトリツクス状に配された複数個の画素電極を
有する液晶表示装置に関する。

〔発明の概要〕本発明はマトリツクス状に配された複数個の画素電極を
有する液晶表示装置において、この複数個の画素電極の
夫々に複数個の駆動用薄膜トランジスタを設けることに
より、不良画素の低減を図り、歩留りを向上し、安価な
液晶表示装置を得ることができるようにしたものであ
る。

〔従来の技術〕

従来、マトリツクス状に配された複数個の画素電極を有
する液晶表示装置として第４図にその要部を示す如きも
のが提案されている。

この第４図において（１）は薄膜トランジスタを示し、
この薄膜トランジスタ（１）は基板上に被着されたこの
薄膜トランジスタ（１）のチヤンネルを形成するシリコ
ン層の上に絶縁層を介して多結晶シリコン層を被着し、
写真食刻技術等を用いてゲート電極（２）とソース部
（３）とドレイン部（４）とを形成する如くして設けら
れている。また、この薄膜トランジスタ（１）のドレイ
ン部（４）にはコンタクト孔（５）を介して例えばITO
（インジユウム・テイン・オキサイド）膜などの透明電
極である画素電極（６）が接続されていると共にこの薄
膜トランジスタ（１）のソース部（３）にはコンタクト
孔（７）を介して第１の信号線（８）が接続され、ゲー
ト電極（２）には第２の信号線（９）が延在される如く
して接続されている。そして、この様に構成された液晶
表示素子が第５図の等価回路で示す如くマトリクス状に
複数個配列され、その上に更にTN液晶（ツイステツド・
ネマチツク液晶）層と透明電極を設けたガラス板とが順
次積層される液晶表示装置が構成されている。

斯る液晶表示装置においては、第１の信号線（８）の信
号と第２の信号線（９）の信号とが制御されることによ
つて画素電極（６）上の液晶分子が制御され画像を表示
する。

また、他の先行する技術としては、２個のゲート電極を
有する所謂ダブルゲート構造の薄膜トランジスタを駆動
用トランジスタとして設けたものがある。

〔発明が解決しようとする問題点〕

しかしながら、薄膜トランジスタ（１）に於いては、そ
の形成時にゲート（２）・ソース（３）間短絡などの欠
陥が生じ易く、そのため画素電極（６）の夫々に１個の
薄膜トランジスタ（１）しか設けていない従来の液晶表
示装置に於いては、この薄膜トランジスタ（１）に欠陥
がある場合に、その画素電極（６）を入力信号に応じて
正常に駆動させることができず、不良画素を生じ、液晶
表示装置の商品価値を喪失させる場合があるという不都
合があつた。

本発明は、斯る点に鑑み、不良画素の低減を図り、歩留
りを向上し、安価な液晶表示装置を提供せんとするもの
である。

〔問題点を解決するための手段〕

本発明液晶表示装置は例えば第１図に示す如く、行列状
に交差配置された第１の信号線（８）および第２の信号
線（９）と、各交差部に配置された画素電極（６）を有
する液晶表示装置において、各画素電極（６）を駆動す
る薄膜トランジスタ（1a）（1b）を２つ以上設け、少な
くとも２つの薄膜トランジスタ（1a）（1b）の各々のド
レイン（4a）（4b）を１つの画素電極（６）に接続する
とともに、それぞれのソース（3a）（3b）を同一の第１
の信号線（８）に接続し、この薄膜トランジスタ（1a）
（1b）のうちの少なくとも１つの薄膜トランジスタ（1
b）のゲート電極（2b₁）が、この第２の信号線（９）の
一部で構成されたものである。

〔作用〕

斯る本発明に依れば、画素電極（６）の夫々に複数個、
例えば２個の薄膜トランジスタ（1a）（1b）が設けられ
ているが、之等２個の薄膜トランジスタ（1a）（1b）に
何ら欠陥がない場合には、之等２個の薄膜トランジスタ
（1a）（1b）によつて画素電極（６）を駆動させること
ができる。

また例えば一方の薄膜トランジスタ（1a）が短絡故障、
例えばゲート（2a₁）・ソース（3a）間短絡をしている
ような場合には、この薄膜トランジスタ（1a）のソース
部（3a）を切断し、他方の薄膜トランジスタ（1b）によ
つて、この画素電極（６）を駆動させることができる。
また例えば一方の薄膜トランジスタ（1a）が開放故障例
えばゲート（2a₁）・ソース（3a）間開放をしているよ
うな場合には、この薄膜トランジスタ（1a）は何らスイ
ツチング動作をせず、画素電極（６）に影響を与えるこ
とがないので、そのまま放置し、他方の薄膜トランジス
タ（1b）によつて、この画素電極（６）を駆動させるこ
とができる。

従つて、本発明に依れば同一の画素電極（６）に設けら
れている複数の薄膜トランジスタ（1a）（1b）が同時に
欠陥とならない限り、不良画素の発生を防ぐことができ
るが、この場合に同一の画素電極（６）に設けられてい
る複数の薄膜トランジスタ（1a）（1b）が同時に欠陥と
なる確立は極めて低いので、不良画素の低減を図り、歩
留りを向上し安価な液晶表示装置を得ることができる。

〔実施例〕

以下、第１図〜第３図を参照して本発明の液晶表示装置
の一実施例につき説明しよう。第１図〜第３図において
第４図及び第５図に対応する部分には同一符号を付し、
その詳細説明は省略する。

この第１図において、（1a）は第１の薄膜トランジスタ
を示し、この薄膜トランジスタ（1a）を第２図の断面図
で示す如く、基板（10）上に被着したこの薄膜トランジ
スタ（1a）のチヤンネルを形成するシリコン層の上に絶
縁層（11）を介して多結晶シリコン層を被着し、写真食
刻技術等を用いてゲート電極（2a₁）（2a₂）とソース部
（3a）とドレイン部（4a）とを形成する如くして設け
る。第２の薄膜トランジスタ（1b）も同様にして同時に
設ける。

また第１の薄膜トランジスタ（1a）のドレイン部（4a）
にはコンタクト孔（5a）を介してITO（インジユウム・
テイン・オキサイド）膜などの透明電極である画素電極
（６）を接続すると共に、この第１の薄膜トランジスタ
（1a）のソース部（3a）にはコンタクト孔（7a）を介し
て第１の信号線（８）を接続し、ゲート電極（2a₁）（2
a₂）には第２の信号線（９）を延在する如くして接続す
る。

また同様に第２の薄膜トランジスタ（1b）のドレイン部
（4b）にはコンタクト孔（5b）を介して画素電極（６）
を接続すると共に、この第２の薄膜トランジスタ（1b）
のソース部（3b）にはコンタクト孔（7b）を介して第１
の信号線（８）を接続すると共にゲート電極（2a₁）（2
b₂）には第２の信号線（９）を接続する。この様に構成
する液晶表示素子を第３図Ａの等価回路で示す如くマト
リツクス状に複数個配列させ、その上にTN液晶層と透明
電極を設けたガラス板とを順次積層して液晶表示装置を
構成する。

斯る本例に依れば、画素電極（６）の夫々に２個の薄膜
トランジスタ（1a）（1b）が設けられているが、之等２
個の薄膜トランジスタ（1a）（1b）に何ら欠陥がない場
合には、第３図Ａの等価回路で示す如く之等２個の薄膜
トランジスタ（1a）（1b）で画素電極（６）を駆動させ
ることができる。また例えば第１の薄膜トランジスタ
（1a）が短絡故障、例えばゲート（2a₁）・ソース（3
a）間短絡をしているような場合には、この第１の薄膜
トランジスタ（1a）のソース部（3a）を切断し、第３図
Ｂに示す如く、第２の薄膜トランジスタ（1b）のみによ
つて、この画素電極（６）を駆動させることできる。ま
た例えば第１の薄膜トランジスタ（1a）が開放故障、例
えばゲート（2a₁）・ソース（3a）間開放しているよう
な場合には、この第１の薄膜トランジスタ（1a）は何ら
スイツチング動作をせず、画素電極（６）に影響を与え
ることがないので、そのまま放置し、第２の薄膜トラン
ジスタ（1b）によつて、この画素電極（６）を駆動させ
ることができる。この場合の等価回路も例えば第３図Ｂ
に示す如くなる。

従つて、本実施例に依れば、同一の画素電極（６）に設
けられている２個の薄膜トランジスタ（1a）（1b）が同
時に欠陥とならない限り、不良画素の発生を防ぐことが
でき、しかも同一の画素電極（６）に設けられている２
個の薄膜トランジスタ（1a）（1b）が同時に欠陥となる
確率は極めて低いので、不良画素を低減し、歩留りを向
上し、安価な液晶表示装置を得ることができる。

また本例では、画素電極（６）の夫々に２個の薄膜トラ
ンジスタ（1a）（1b）を設けたが、第１の薄膜トランジ
スタ（1a）については従来例と同様の配置とし、第２の
薄膜トランジスタ（1b）については第２の信号線（９）
の一部を利用してゲート電極（2b₁）（2b₂）としている
ので、画素の有効面積に殆ど影響を与えない。

更に本例では２個の薄膜トランジスタ（1a）（1b）を液
晶表示装置製造時に同時に設けるので、これによつて液
晶表示装置の製造工程を増加させることはない。

尚、上述実施例では画素電極（６）の夫々に２個の駆動
用薄膜トランジスタ（1a）（1b）を設けた場合について
述べたが、画素電極（６）の夫々に３個以上の駆動用薄
膜トランジスタを設けた場合にも同様の作用効果を得る
ことができることは容易に理解できよう。

また、本発明は上述実施例に限らず、本発明の要旨を逸
脱することなく、その他種々の構成を取り得ることは勿
論である。

〔発明の効果〕

本発明に依れば、画素電極の夫々に複数個の駆動用薄膜
トランジスタを設けたので、不良画素の低減を図り、歩
留りを向上し、安価な液晶表示装置を得ることができる
という利益がある。

また、本発明によれば少なくとも１つの薄膜トランジス
タのゲート電極を、第２の信号線の一部で構成したの
で、画素の有効面積に殆ど影響しない利益がある。

【図面の簡単な説明】

第１図は本発明液晶表示装置の一実施例の要部を示す一
部切欠平面図、第２図は第１図のＡ−Ａ′線の断面図、
第３図は本発明の一実施例の等価回路の一部を示す回路
図、第４図は従来例の要部を示す一部切欠平面図、第５
図は従来例の等価回路の一部を示す回路図である。（1a）及び（1b）は夫々薄膜トランジスタ、（2a₁）及
び（2b₁）は夫々第１ゲート電極、（2a₂）及び（2b₂）
は夫々第２ゲート電極、（3a）及び（3b）は夫々ソース
部、（4a）及び（4b）は夫々ドレイン部、（６）は画素
電極である。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭60−177380（ＪＰ，Ａ) 特開昭61−120193（ＪＰ，Ａ) 特開昭57−197591（ＪＰ，Ａ) 特開昭57−211185（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】行列状に交差配置された第１の信号線およ
び第２の信号線と、各交差部に配置された画素電極を有
する液晶表示装置において、各画素電極を駆動する薄膜
トランジスタを２つ以上設け、少なくとも２つの薄膜ト
ランジスタの各々のドレインを１つの画素電極に接続す
るとともに、それぞれのソースを同一の第１の信号線に
接続し、前記薄膜トランジスタのうちの少なくとも１つ
の薄膜トランジスタのゲート電極を前記第２の信号線の
一部で構成することを特徴とする液晶表示装置。