JP2619011B2 - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JP2619011B2 JP2619011B2 JP22981088A JP22981088A JP2619011B2 JP 2619011 B2 JP2619011 B2 JP 2619011B2 JP 22981088 A JP22981088 A JP 22981088A JP 22981088 A JP22981088 A JP 22981088A JP 2619011 B2 JP2619011 B2 JP 2619011B2
- Authority
- JP
- Japan
- Prior art keywords
- selection line
- liquid crystal
- active element
- row selection
- element substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はアクティブマトリクス型の液晶表示素子に
ついてのものであり、特に、そのアレイ構成に関する。
ついてのものであり、特に、そのアレイ構成に関する。
（従来の技術） 液晶を用いた表示素子は、テレビ表示やグラフィック
ディスプレイ等を指向した大容量で高密度のアクティブ
マトリクス型表示素子の開発及び実用化が盛んである。
このような表示素子では、クロストークのない高コント
ラストの表示が行えるように、角画素の駆動と制御を行
う手段として半導体スイッチが用いられる。その半導体
スイッチとしては、透過型表示が可能であり大面積化も
容易である等の理由から、透明絶縁基板上に形成された
薄膜トランジスタ（TFT）やMIM素子等が、通常用いられ
ている。
ディスプレイ等を指向した大容量で高密度のアクティブ
マトリクス型表示素子の開発及び実用化が盛んである。
このような表示素子では、クロストークのない高コント
ラストの表示が行えるように、角画素の駆動と制御を行
う手段として半導体スイッチが用いられる。その半導体
スイッチとしては、透過型表示が可能であり大面積化も
容易である等の理由から、透明絶縁基板上に形成された
薄膜トランジスタ（TFT）やMIM素子等が、通常用いられ
ている。
そして一般に、アクティブマトリクス型の液晶表示素
子としては、ラビングにより配向処理がそれぞれ施され
た２枚の基板を、配向方向が互いに90゜をなすように平
行に対向させて配置し、これらの間にネマチックタイプ
の液晶組成物を挟持させたツイステッドネマチック（T
N）型のものが広く用いられている。
子としては、ラビングにより配向処理がそれぞれ施され
た２枚の基板を、配向方向が互いに90゜をなすように平
行に対向させて配置し、これらの間にネマチックタイプ
の液晶組成物を挟持させたツイステッドネマチック（T
N）型のものが広く用いられている。
なお、上述の液晶表示素子のうち例えば個々の画素を
直接駆動するスイッチング素子としてTFTを用いたタイ
プでは、TFTにおけるゲートと行選択線（アドレス
線）、及び、ドレインと列選択線（データ線）が一体に
形成され、更に、ソースと画素電極が電気的に接続され
ている。また、画素電極と行選択線との間でコンデンサ
を形成するために、画素電極がゲート絶縁膜を挟んで行
選択線と重なり合っている。これにより、0.5〜1.0pF程
度の容量が得られ、残像等の画質改善に特に有効であ
る。
直接駆動するスイッチング素子としてTFTを用いたタイ
プでは、TFTにおけるゲートと行選択線（アドレス
線）、及び、ドレインと列選択線（データ線）が一体に
形成され、更に、ソースと画素電極が電気的に接続され
ている。また、画素電極と行選択線との間でコンデンサ
を形成するために、画素電極がゲート絶縁膜を挟んで行
選択線と重なり合っている。これにより、0.5〜1.0pF程
度の容量が得られ、残像等の画質改善に特に有効であ
る。
（発明が解決しようとする課題） ところで、この種の液晶表示素子では、プロセス中に
発生するごみやエッチング不良等が原因となって、次に
示すような不具合が起こることがあった。
発生するごみやエッチング不良等が原因となって、次に
示すような不具合が起こることがあった。
画素電極と行選択線とが絶縁膜を介して形成している
コンデンサの部分において、上記絶縁膜にピンホールが
発生し、電流がリークして点欠陥となる。
コンデンサの部分において、上記絶縁膜にピンホールが
発生し、電流がリークして点欠陥となる。
TFTのドレインとソースがショートし、TFT不良で点欠
陥となる。
陥となる。
行選択線と列選択線が絶縁膜のピンホールでショート
し、十字状の線欠陥（クロスショート）となる。
し、十字状の線欠陥（クロスショート）となる。
そこで、これらの現象が発生したときに修復を可能に
するため、例えば特開昭61−198269号公報に記載されて
いるように、１画素に対し２個以上のTFTを設けたりす
る方法が考えられる。しかしながら、この場合には一画
素当たりの開口率が低下することが避けられず、表示素
子として表示性能の悪化につながる。
するため、例えば特開昭61−198269号公報に記載されて
いるように、１画素に対し２個以上のTFTを設けたりす
る方法が考えられる。しかしながら、この場合には一画
素当たりの開口率が低下することが避けられず、表示素
子として表示性能の悪化につながる。
この発明はこのような従来の事情に鑑みなされたもの
であり、特に冗長回路を付加することなく、アレイ部に
おいて発生する不良を容易に修復することが可能なアク
ティブマトリクス型の液晶表示素子を提供することを目
的とする。
であり、特に冗長回路を付加することなく、アレイ部に
おいて発生する不良を容易に修復することが可能なアク
ティブマトリクス型の液晶表示素子を提供することを目
的とする。
［発明の構成］ （課題を解決するための手段） この発明は、一主面上に複数個の能動素子とこれに接
続された画素電極とがそれぞ配設され且つ能動素子及び
画素電極の周囲にはマトリックス状に行選択線及び列選
択線が形成された能動素子基板と、この能動素子基板と
対向して配置された共通電極を一主面上に有する対向基
板と、能動素子基板と対向基板との間に挟持された液晶
とを備えた液晶表示素子についてのものであり、行選択
線は列選択線との交差部で２本以上に分割され、分割が
なされた行選択線のうちの少なくとも１本は隣接する２
つの画素電極の一部とを絶縁膜を介してそれぞれ重なっ
ている。
続された画素電極とがそれぞ配設され且つ能動素子及び
画素電極の周囲にはマトリックス状に行選択線及び列選
択線が形成された能動素子基板と、この能動素子基板と
対向して配置された共通電極を一主面上に有する対向基
板と、能動素子基板と対向基板との間に挟持された液晶
とを備えた液晶表示素子についてのものであり、行選択
線は列選択線との交差部で２本以上に分割され、分割が
なされた行選択線のうちの少なくとも１本は隣接する２
つの画素電極の一部とを絶縁膜を介してそれぞれ重なっ
ている。
また、この発明は、一主面上に複数個の能動素子とこ
れに接続された画素電極とがそれぞれ配設され且つ能動
素子及び画素電極の周囲にはマトリックス状に行選択線
及び列選択線が形成された能動素子基板と、この能動素
子基板と対向して配置された共通電極を一主面上に有す
る対向基板と、能動素子基板と対向基板との間に挟持さ
れた液晶とを備えた液晶表示素子についてのものであ
り、能動素子基板は、画素電極と平面的に離間して行選
択線と略平行な方向に延びる配線領域と、配線領域に電
気的に接続された画素電極毎にコンデンサを形成するコ
ンデンサ形成領域とを含むコンデンサ専用線と、隣接す
る一対の画素電極のそれぞれの一部と絶縁膜を介して重
なる専用配線とを備えて構成される。
れに接続された画素電極とがそれぞれ配設され且つ能動
素子及び画素電極の周囲にはマトリックス状に行選択線
及び列選択線が形成された能動素子基板と、この能動素
子基板と対向して配置された共通電極を一主面上に有す
る対向基板と、能動素子基板と対向基板との間に挟持さ
れた液晶とを備えた液晶表示素子についてのものであ
り、能動素子基板は、画素電極と平面的に離間して行選
択線と略平行な方向に延びる配線領域と、配線領域に電
気的に接続された画素電極毎にコンデンサを形成するコ
ンデンサ形成領域とを含むコンデンサ専用線と、隣接す
る一対の画素電極のそれぞれの一部と絶縁膜を介して重
なる専用配線とを備えて構成される。
また、この発明は、一主面上に複数個の能動素子とこ
れに接続された画素電極とがそれぞれ配設され且つ能動
素子及び画素電極の周囲にはマトリックス状に行選択線
及び列選択線が形成された能動素子基板と、この能動素
子基板と対向して配置された共通電極を一主面上に対向
基板と、能動素子基板と対向基板との間に挟持された液
晶とを備えた液晶表示素子についてのものであり、能動
素子基板は、隣接する一対の画素電極のそれぞれの一部
と絶縁膜を介して重なる専用配線と、画素電極と電気的
に接続される補助容量対向電極と、補助容量対向電極と
の間でコンデンサを形成するよう行選択線と略平行は方
向に延びるコンデンサ専用線とを備えて構成される。
れに接続された画素電極とがそれぞれ配設され且つ能動
素子及び画素電極の周囲にはマトリックス状に行選択線
及び列選択線が形成された能動素子基板と、この能動素
子基板と対向して配置された共通電極を一主面上に対向
基板と、能動素子基板と対向基板との間に挟持された液
晶とを備えた液晶表示素子についてのものであり、能動
素子基板は、隣接する一対の画素電極のそれぞれの一部
と絶縁膜を介して重なる専用配線と、画素電極と電気的
に接続される補助容量対向電極と、補助容量対向電極と
の間でコンデンサを形成するよう行選択線と略平行は方
向に延びるコンデンサ専用線とを備えて構成される。
（作 用） この発明は、行選択線を列選択線との交差部で分割
し、この分割されたうちの１本と隣接する２つの画素電
極の一部とが絶縁膜を介して重なっているか、或いは、
行選択線と同時これと別個の列選択線と交差する専用配
線を設け、この専用配線の各々は隣接する２つの画素電
極の一部と絶縁膜を介して重なっている。この結果、レ
ーザー光により分離した行選択線或いは専用配線の一部
を隣接する画素における画素電極の電気的接続に利用す
ることができ、画素電極及び行選択線或いは専用配線に
おける所定の位置の切断により、能動素子基板において
発生する各種の不良の修復を比較的容易に行うことがで
きる。
し、この分割されたうちの１本と隣接する２つの画素電
極の一部とが絶縁膜を介して重なっているか、或いは、
行選択線と同時これと別個の列選択線と交差する専用配
線を設け、この専用配線の各々は隣接する２つの画素電
極の一部と絶縁膜を介して重なっている。この結果、レ
ーザー光により分離した行選択線或いは専用配線の一部
を隣接する画素における画素電極の電気的接続に利用す
ることができ、画素電極及び行選択線或いは専用配線に
おける所定の位置の切断により、能動素子基板において
発生する各種の不良の修復を比較的容易に行うことがで
きる。
なお、この発明と同様に行選択線或いは列選択線の一
方を両者の交差部で分岐させる例は、特開昭61−147285
号公報に記載されているが、この例では単に行選択線と
列選択線の間のショートを修復できるに過ぎず、この発
明の方が液晶表示素子の歩留り向上に役立つ。
方を両者の交差部で分岐させる例は、特開昭61−147285
号公報に記載されているが、この例では単に行選択線と
列選択線の間のショートを修復できるに過ぎず、この発
明の方が液晶表示素子の歩留り向上に役立つ。
（実施例） 以下、この発明の詳細を図面を参照して説明する。
第１図は請求項１記載の発明の一実施例における能動
素子等の配列状態を示す概略図である。同図において、
各画素につき１個存在する能動素子１例えばTFTは、行
選択線２と一体のゲート電極３、列選択線４と一体のド
レイン電極５、画素電極６に接続されたソース電極７及
び点線で囲んでなるチャンネル領域８等から構成されて
いる。ここで、行選択線２は例えば能動素子１のゲート
に走査信号を与えるためのアドレス線であるのに対し、
列選択線４は例えば能動素子１のドレインに画像信号を
与えるためのデータ線である。そして、全体的には、複
数個の能動素子１とこれに接続された画素電極６の各々
１個ずつで一画素を構成し、この周囲にはマトリックス
状に行選択線２及び列選択線４が形成されている。ま
た、行選択線２は列選択線４との交差部９で開口部2aを
有する２本の線2b,2cに分割されており、この交差部９
の前後で１本に結合された形状を有している。更に、画
素電極６の一部は、行選択線２の１本に結合された部分
及び分割がなされた行選択線２のうちの１本の線2cと絶
縁膜（図示せず）を介して重なっている。
素子等の配列状態を示す概略図である。同図において、
各画素につき１個存在する能動素子１例えばTFTは、行
選択線２と一体のゲート電極３、列選択線４と一体のド
レイン電極５、画素電極６に接続されたソース電極７及
び点線で囲んでなるチャンネル領域８等から構成されて
いる。ここで、行選択線２は例えば能動素子１のゲート
に走査信号を与えるためのアドレス線であるのに対し、
列選択線４は例えば能動素子１のドレインに画像信号を
与えるためのデータ線である。そして、全体的には、複
数個の能動素子１とこれに接続された画素電極６の各々
１個ずつで一画素を構成し、この周囲にはマトリックス
状に行選択線２及び列選択線４が形成されている。ま
た、行選択線２は列選択線４との交差部９で開口部2aを
有する２本の線2b,2cに分割されており、この交差部９
の前後で１本に結合された形状を有している。更に、画
素電極６の一部は、行選択線２の１本に結合された部分
及び分割がなされた行選択線２のうちの１本の線2cと絶
縁膜（図示せず）を介して重なっている。
第２図はこの実施例における一画素部分を示す概略断
面図であり、第１図におけるＡ−Ａ′断面を矢印方向か
らみたときに相当する。第２図において、例えばガラス
からなる基板10の一主面上にはゲート電極３が形成さ
れ、更に、これを覆うようにゲート絶縁膜11が形成され
ている。ここで、このゲート絶縁膜11が、第１図におけ
る行選択線２と列選択線４及び画素電極６との間に介在
する絶縁膜である。そして、ゲート絶縁膜11のゲート電
極３に対向する部分には、例えばアモルファスシリコン
（ａ−Si）からなるチャンネル領域８が形成されてお
り、更に、チャンネル領域８上には互いに電気的に分離
された不純物ドープａ−Siからなるソース領域12とドレ
イン領域13が設けられている。そして、チャンネル領域
８のソース領域12側に隣接するゲート絶縁膜11上には、
例えばITO（インジウム・チン・オキサイド）からなる
画素電極６が設けられている。また、ソース領域12には
ソース電極７の一端が接続され、ソース電極７の他端は
画素電極６上に延在して接続されている。また、ドレイ
ン領域13にはドレイン電極５の一端が接続されており、
所定の能動素子基板14が構成されている。一方、例えば
ガラスからなる基板15の一主面上には、例えばITOから
なる共通電極16が形成されることにより、対向基板17が
構成されている。そして、能動素子基板14の能動素子１
等が形成された一主面上には、更に全面に例えば低温キ
ュア型のポリイミド（PI）からなる配向膜18が形成され
ており、また、対向基板17の共通電極16が形成された一
主面上にも全面に同じく、例えば低温キュア型のポリイ
ミドからなる配向膜19が形成されている。そして、能動
素子基板14と対向基板17の一主面上に、各々の配向膜1
8,19を所定の方向に布等でこすることにより、ラビング
による配向処理がそれぞれ施されるようになる。更に、
能動素子基板14と対向基板17とは互いの一主面側が対向
し且つ互いの配向軸が概略90゜をなすように配置され、
これらの間隙には液晶20が挟持されている。ここで、能
動素子基板14と対向基板17とを組み合わせる際に、配向
膜18,19のラビング方向は、良視角方向が正面方向に向
くように設定されている。そして、能動素子基板14と対
向基板17の他主面側には、それぞれ偏光板21,22が被着
されており、能動素子基板14と対向基板17のどちらか一
方の他主面側から照明を行う形になっている。
面図であり、第１図におけるＡ−Ａ′断面を矢印方向か
らみたときに相当する。第２図において、例えばガラス
からなる基板10の一主面上にはゲート電極３が形成さ
れ、更に、これを覆うようにゲート絶縁膜11が形成され
ている。ここで、このゲート絶縁膜11が、第１図におけ
る行選択線２と列選択線４及び画素電極６との間に介在
する絶縁膜である。そして、ゲート絶縁膜11のゲート電
極３に対向する部分には、例えばアモルファスシリコン
（ａ−Si）からなるチャンネル領域８が形成されてお
り、更に、チャンネル領域８上には互いに電気的に分離
された不純物ドープａ−Siからなるソース領域12とドレ
イン領域13が設けられている。そして、チャンネル領域
８のソース領域12側に隣接するゲート絶縁膜11上には、
例えばITO（インジウム・チン・オキサイド）からなる
画素電極６が設けられている。また、ソース領域12には
ソース電極７の一端が接続され、ソース電極７の他端は
画素電極６上に延在して接続されている。また、ドレイ
ン領域13にはドレイン電極５の一端が接続されており、
所定の能動素子基板14が構成されている。一方、例えば
ガラスからなる基板15の一主面上には、例えばITOから
なる共通電極16が形成されることにより、対向基板17が
構成されている。そして、能動素子基板14の能動素子１
等が形成された一主面上には、更に全面に例えば低温キ
ュア型のポリイミド（PI）からなる配向膜18が形成され
ており、また、対向基板17の共通電極16が形成された一
主面上にも全面に同じく、例えば低温キュア型のポリイ
ミドからなる配向膜19が形成されている。そして、能動
素子基板14と対向基板17の一主面上に、各々の配向膜1
8,19を所定の方向に布等でこすることにより、ラビング
による配向処理がそれぞれ施されるようになる。更に、
能動素子基板14と対向基板17とは互いの一主面側が対向
し且つ互いの配向軸が概略90゜をなすように配置され、
これらの間隙には液晶20が挟持されている。ここで、能
動素子基板14と対向基板17とを組み合わせる際に、配向
膜18,19のラビング方向は、良視角方向が正面方向に向
くように設定されている。そして、能動素子基板14と対
向基板17の他主面側には、それぞれ偏光板21,22が被着
されており、能動素子基板14と対向基板17のどちらか一
方の他主面側から照明を行う形になっている。
次に、この実施例において、各種の不良が発生したと
きの修復方法について述べる。
きの修復方法について述べる。
画素電極６と行選択線２のショート 第３図はの不良の救済方法の一例を説明するための
図である。同図において、コンデンサショート不良部30
を修復するには、画素電極６において行選択線２と重な
っている部分のみを分離するため、波線31で示した部分
をレーザー光を用いてカットすればよい。また、コンデ
ンサ不良が発生した画素を隣りの正常な画素と同電位に
したいときには、同じくレーザー光を用いて、波線32,3
3で示した部分をカットし且つ黒丸34で示した部分をシ
ョートさせればよい。これにより、コンデンサ不良が発
生した画素の画素電極６は接続されていた能動素子１か
ら分離され、更に、カットにより行選択線２から分離さ
れた部分の働きによって隣りの正常な画素の画素電極６
と電気的に接続される。なおこのとき、隣接する画素で
同電位となってしまうが、通常のTV表示では、特に不都
合を生じない。
図である。同図において、コンデンサショート不良部30
を修復するには、画素電極６において行選択線２と重な
っている部分のみを分離するため、波線31で示した部分
をレーザー光を用いてカットすればよい。また、コンデ
ンサ不良が発生した画素を隣りの正常な画素と同電位に
したいときには、同じくレーザー光を用いて、波線32,3
3で示した部分をカットし且つ黒丸34で示した部分をシ
ョートさせればよい。これにより、コンデンサ不良が発
生した画素の画素電極６は接続されていた能動素子１か
ら分離され、更に、カットにより行選択線２から分離さ
れた部分の働きによって隣りの正常な画素の画素電極６
と電気的に接続される。なおこのとき、隣接する画素で
同電位となってしまうが、通常のTV表示では、特に不都
合を生じない。
ドレイン電極５とソース電極７のショート 第４図はの不良の救済方法の一例を説明するための
図である。同図において、ソース・ドレイン間のショー
ト不良部40を修復するには、レーザー光を用いて、波線
31〜33で示した部分をカットし且つ黒丸34で示した部分
をショートさせればよい。これにより、TFT不良が発生
した画素の画素電極６は接続されていた能動素子１から
分離されるとともに行選択線２と絶前膜（図示せず）を
介して重なったコンデンサ部が切断され、更に、カット
により行選択線２から分離された部分の働きによって、
隣りと正常な画素の画素電極６と電気的に接続される。
図である。同図において、ソース・ドレイン間のショー
ト不良部40を修復するには、レーザー光を用いて、波線
31〜33で示した部分をカットし且つ黒丸34で示した部分
をショートさせればよい。これにより、TFT不良が発生
した画素の画素電極６は接続されていた能動素子１から
分離されるとともに行選択線２と絶前膜（図示せず）を
介して重なったコンデンサ部が切断され、更に、カット
により行選択線２から分離された部分の働きによって、
隣りと正常な画素の画素電極６と電気的に接続される。
行選択線２と列選択線４のショート 第５図はの不良の救済方法の一例を説明するための
図である。同図において、クロスショート不良部50を修
復するには、レーザー光を用いて、波線31,35,51で示し
た部分をカットし且つ黒丸34で示した部分をショートさ
せればよい。これにより、クロスショート不良が発生し
た能動素子１は接続されていた行選択線２から分離され
るとともに、この能動素子１と接続されていた画素電極
６は行選択線２と絶縁膜（図示せず）を介して重なった
コンデンサ部が切断され、更に、カットにより行選択線
２から分離された部分の働きによって隣りと正常な画素
の画素電極６と電気的に接続される。
図である。同図において、クロスショート不良部50を修
復するには、レーザー光を用いて、波線31,35,51で示し
た部分をカットし且つ黒丸34で示した部分をショートさ
せればよい。これにより、クロスショート不良が発生し
た能動素子１は接続されていた行選択線２から分離され
るとともに、この能動素子１と接続されていた画素電極
６は行選択線２と絶縁膜（図示せず）を介して重なった
コンデンサ部が切断され、更に、カットにより行選択線
２から分離された部分の働きによって隣りと正常な画素
の画素電極６と電気的に接続される。
第６図は請求項２記載の発明の一実施例における能動
素子等の配列状態を示す概略図である。この実施例は第
１図に示した例の場合と比べ、行選択線２と同時にこれ
と別個の専用配線60及びコンテンザ形成用のコンデンサ
専用線61が形成されている点が異なっている。そして、
専用配線60は行選択線２と概略平行な方向に延びて列選
択線４と交差する形状で、１本ごとに隣接する２つの画
素電極６の一部と絶縁膜（図示せず）を介して重なって
おり、また、コンデンサ専用線61は行選択線２と概略平
行は方向に延びる直線状の部分と一画素ごとに存在して
いて開口部を有する四辺形の部分（斜線部）とが結合し
た形状であり、上述の四辺形の部分が画素電極６の一部
と絶縁膜（図示せず）を介して重なっている。ここで、
専用配線60或いはコンデンサ専用線61と画素電極６との
間に介在する絶縁膜は、第２図におけるゲート絶縁膜11
であることは言うまでもない。
素子等の配列状態を示す概略図である。この実施例は第
１図に示した例の場合と比べ、行選択線２と同時にこれ
と別個の専用配線60及びコンテンザ形成用のコンデンサ
専用線61が形成されている点が異なっている。そして、
専用配線60は行選択線２と概略平行な方向に延びて列選
択線４と交差する形状で、１本ごとに隣接する２つの画
素電極６の一部と絶縁膜（図示せず）を介して重なって
おり、また、コンデンサ専用線61は行選択線２と概略平
行は方向に延びる直線状の部分と一画素ごとに存在して
いて開口部を有する四辺形の部分（斜線部）とが結合し
た形状であり、上述の四辺形の部分が画素電極６の一部
と絶縁膜（図示せず）を介して重なっている。ここで、
専用配線60或いはコンデンサ専用線61と画素電極６との
間に介在する絶縁膜は、第２図におけるゲート絶縁膜11
であることは言うまでもない。
この実施例においても、前の実施例と同様に上述の
〜のショートを比較的容易に修正することができる。
例えば第６図において、コンデンサショート不良部62を
修復するには、画素電極６においてコンデンサ専用線61
と重なっている部分のみを分離するため、波線63で示し
た部分をレーザー光を用いてカットすればよい。また、
コンデンサ不良が発生した画素を隣りの正常な画素と同
電位にしたいときには、同じくレーザー光を用いて、波
線64で示した部分をカットし且つ黒丸65で示した部分を
ショートさせればよい。これにより、コンデンサ不良が
発生した画素の画素電極６は接続されていた能動素子１
から分離され、更に、専用配線60の働きによって隣りの
正常な画素の画素電極６と電気的に接続される。
〜のショートを比較的容易に修正することができる。
例えば第６図において、コンデンサショート不良部62を
修復するには、画素電極６においてコンデンサ専用線61
と重なっている部分のみを分離するため、波線63で示し
た部分をレーザー光を用いてカットすればよい。また、
コンデンサ不良が発生した画素を隣りの正常な画素と同
電位にしたいときには、同じくレーザー光を用いて、波
線64で示した部分をカットし且つ黒丸65で示した部分を
ショートさせればよい。これにより、コンデンサ不良が
発生した画素の画素電極６は接続されていた能動素子１
から分離され、更に、専用配線60の働きによって隣りの
正常な画素の画素電極６と電気的に接続される。
第７図はこの発明の他の実施例における能動素子等の
配列状態を示す概略図である。同図において、コンデン
サ専用線61は行選択線２と概略平行な方向に延びる直線
状の部分と、列選択線４と概略平行な方向に延びる突出
部分とが結合した形状であり、また、画素電極６はこれ
と同時に形成された補助容量対向電極70と、例えば列選
択線４と同時に形成されたブリッジ部71を介して電気的
に接続されている。また、専用配線60は第６図の場合と
同様な形状を有しているのに対し、補助容量対向電極70
はコンデンサ専用線61の一部を若干小さく近似した形状
であり、絶縁膜（図示せず）を介してコンデンサ専用線
61と完全に対向している。
配列状態を示す概略図である。同図において、コンデン
サ専用線61は行選択線２と概略平行な方向に延びる直線
状の部分と、列選択線４と概略平行な方向に延びる突出
部分とが結合した形状であり、また、画素電極６はこれ
と同時に形成された補助容量対向電極70と、例えば列選
択線４と同時に形成されたブリッジ部71を介して電気的
に接続されている。また、専用配線60は第６図の場合と
同様な形状を有しているのに対し、補助容量対向電極70
はコンデンサ専用線61の一部を若干小さく近似した形状
であり、絶縁膜（図示せず）を介してコンデンサ専用線
61と完全に対向している。
この実施例においても、前の実施例と同様に上述の
〜のショートを比較的容易に修正することができる。
例えば第７図において、コンデンサショート不良部72を
修復するには、補助容量対向電極70を画素電極６から分
離するため、ブリッジ部71の波線73で示した部分をレー
ザー光を用いてカットすればよい。また、コンデンサ不
良が発生した画素を隣りの正常な画素と同電位にしたい
ときには、第６図の場合と同様にすればよい。
〜のショートを比較的容易に修正することができる。
例えば第７図において、コンデンサショート不良部72を
修復するには、補助容量対向電極70を画素電極６から分
離するため、ブリッジ部71の波線73で示した部分をレー
ザー光を用いてカットすればよい。また、コンデンサ不
良が発生した画素を隣りの正常な画素と同電位にしたい
ときには、第６図の場合と同様にすればよい。
第８図はこの発明の更に他の実施例における能動素子
等の配列状態を示す概略図である。この実施例は第７図
に示した実施例と比べた場合、主に補助容量対向電極70
の形状が異なっている。即ち、第７図における補助容量
対向電極70が中央部で分割されて、１画素につき２つの
補助容量対向電極80,81が形成されており、補助容量対
向電極80,81はそれぞれブリッジ部82,83を介して画素電
極６と電気的に接続されている。
等の配列状態を示す概略図である。この実施例は第７図
に示した実施例と比べた場合、主に補助容量対向電極70
の形状が異なっている。即ち、第７図における補助容量
対向電極70が中央部で分割されて、１画素につき２つの
補助容量対向電極80,81が形成されており、補助容量対
向電極80,81はそれぞれブリッジ部82,83を介して画素電
極６と電気的に接続されている。
この実施例においても、前の実施例と同様に上述の
〜のショートを比較的容易に修正することができる。
例えば第８図において、コンデンサショート不良部84を
修復するには、補助容量対向電極80を画素電極６から分
離するため、ブリッジ部82の波線85で示した部分をレー
ザー光を用いてカットすればよい。また、この実施例で
は１画素につき２つの補助容量対向電極80,81が存在す
るため、一方の補助容量対向電極80を画素電極６から分
離しても、他方の補助容量対向電極81を使用することが
できる点で、第７図に示した実施例より優れている。
〜のショートを比較的容易に修正することができる。
例えば第８図において、コンデンサショート不良部84を
修復するには、補助容量対向電極80を画素電極６から分
離するため、ブリッジ部82の波線85で示した部分をレー
ザー光を用いてカットすればよい。また、この実施例で
は１画素につき２つの補助容量対向電極80,81が存在す
るため、一方の補助容量対向電極80を画素電極６から分
離しても、他方の補助容量対向電極81を使用することが
できる点で、第７図に示した実施例より優れている。
なお、今までの例で使用しているレーザーはYAG（Ytt
rium Aluminum Garnet）レーザーで、スポットは３μｍ
程度に絞ってあり、第２図において能動素子基板14の他
主面側から照射している。また今までは、行選択線がア
ドレス線、列選択線がデータ線である場合について述べ
たが、これは特に逆であってもかまわない。更に、第７
図と第８図に示した実施例において、ブリッジ部71,82,
83は画素電極６や補助容量対向電極70,80,81と同じ工程
で一体的に形成されてもよいことは言うまでもない。
rium Aluminum Garnet）レーザーで、スポットは３μｍ
程度に絞ってあり、第２図において能動素子基板14の他
主面側から照射している。また今までは、行選択線がア
ドレス線、列選択線がデータ線である場合について述べ
たが、これは特に逆であってもかまわない。更に、第７
図と第８図に示した実施例において、ブリッジ部71,82,
83は画素電極６や補助容量対向電極70,80,81と同じ工程
で一体的に形成されてもよいことは言うまでもない。
［発明の効果］ この発明は、行選択線の形状を工夫したり或いは特定
の専用配線を設けることにより、特に所定の冗長回路を
付加することなく簡単な構成で、アレイ基板において発
生する各種の不良を容易に救済することができ、液晶表
示素子の製造コストの大幅な低減が可能になる。
の専用配線を設けることにより、特に所定の冗長回路を
付加することなく簡単な構成で、アレイ基板において発
生する各種の不良を容易に救済することができ、液晶表
示素子の製造コストの大幅な低減が可能になる。
第１図は請求項１記載の発明の一実施例における能動素
子等の配列状態を示す概略図、第２図は第１図に示した
一実施例における一画素部分を示す概略断面図、第３図
は第１図に示した実施例においてコンデンサ不良を修復
する方法の一例を説明するための図、第４図は第１図に
示した実施例において能動素子不良を修復する方法の一
例を説明するための図、第５図は第１図に示した実施例
においてクロスショート不良を修復する方法の一例を説
明するための図、第６図乃至第８図は本発明の他の一実
施例における能動素子等の配列状態を示す概略図であ
る。 １……能動素子 ２……行選択線 ４……列選択線 ６……画素電極 14……能動素子基板 16……共通電極 17……対向基板 20……液晶 60……専用配線
子等の配列状態を示す概略図、第２図は第１図に示した
一実施例における一画素部分を示す概略断面図、第３図
は第１図に示した実施例においてコンデンサ不良を修復
する方法の一例を説明するための図、第４図は第１図に
示した実施例において能動素子不良を修復する方法の一
例を説明するための図、第５図は第１図に示した実施例
においてクロスショート不良を修復する方法の一例を説
明するための図、第６図乃至第８図は本発明の他の一実
施例における能動素子等の配列状態を示す概略図であ
る。 １……能動素子 ２……行選択線 ４……列選択線 ６……画素電極 14……能動素子基板 16……共通電極 17……対向基板 20……液晶 60……専用配線
Claims (3)
- 【請求項１】一主面上に複数個の能動素子とこれに接続
された画素電極とがそれぞれ配設され且つ前記能動素子
及び前記画素電極の周囲にはマトリックス状に行選択線
及び列選択線が形成された能動素子基板と、この能動素
子基板と対向して配置された共通電極を一主面上に有す
る対向基板と、前記能動素子基板と前記対向基板との間
に挟持された液晶とを備えた液晶表示素子において、 前記行選択線は前記列選択線との交差部で２本以上に分
割され、前記分割がなされた前記行選択線のうちの少な
くとも１本は隣接する２つの前記画素電極の一部と絶縁
膜を介してそれぞれ重なっていることを特徴とする液晶
表示素子。 - 【請求項２】一主面上に複数個の能動素子とこれに接続
された画素電極とがそれぞれ配設され且つ前記能動素子
及び前記画素電極の周囲にはマトリックス状に行選択線
及び列選択線が形成された能動素子基板と、この能動素
子基板と対向して配置された共通電極を一主面上に有す
る対向基板と、前記能動素子基板と前記対向基板との間
に挟持された液晶とを備えた液晶表示素子において、 前記能動素子基板は、前記画素電極と平面的に離間して
前記行選択線と略平行な方向に延びる配線領域と、前記
配線領域に電気的に接続され前記画素電極毎にコンデン
サを形成するコンデンサ形成領域とを含むコンデンサ専
用線と、 隣接する一対の前記画素電極のそれぞれの一部と絶縁膜
を介して重なる専用配線とを備えたことを特徴とする液
晶表示素子。 - 【請求項３】一主面上に複数個の能動素子とこれに接続
された画素電極とがそれぞれ配設され且つ前記能動素子
及び前記画素電極の周囲にはマトリックス状に行選択線
及び列選択線が形成された能動素子基板と、この能動素
子基板と対向して配置された共通電極を一主面上に有す
る対向基板と、前記能動素子基板と前記対向基板との間
に挟持された液晶とを備えた液晶表示素子において、 前記能動素子基板は、隣接する一対の前記画素電極のそ
れぞれの一部と絶縁膜を介して重なる専用配線と、 前記画素電極と電気的に接続される補助容量対向電極
と、 前記補助容量対向電極との間でコンデンサを形成するよ
う前記行選択線と略平行な方向に延びるコンデンサ専用
線とを備えたことを特徴とする液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22981088A JP2619011B2 (ja) | 1988-09-16 | 1988-09-16 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22981088A JP2619011B2 (ja) | 1988-09-16 | 1988-09-16 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0279026A JPH0279026A (ja) | 1990-03-19 |
| JP2619011B2 true JP2619011B2 (ja) | 1997-06-11 |
Family
ID=16898022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22981088A Expired - Fee Related JP2619011B2 (ja) | 1988-09-16 | 1988-09-16 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2619011B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786618B2 (ja) * | 1988-12-29 | 1995-09-20 | シャープ株式会社 | アクティブマトリクス表示装置 |
| JPH0786619B2 (ja) * | 1989-04-26 | 1995-09-20 | シャープ株式会社 | アクティブマトリクス表示装置 |
| DE69122162T2 (de) * | 1990-05-11 | 1997-03-06 | Sharp Kk | Anzeigevorrichtung mit aktiver Matrix und Methode zu ihrer Herstellung |
| FR2662290B1 (fr) * | 1990-05-15 | 1992-07-24 | France Telecom | Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede. |
| JPH0421823A (ja) * | 1990-05-16 | 1992-01-24 | Hosiden Corp | 液晶表示素子の点欠陥の黒欠陥化法及び液晶表示素子 |
| JPH0445425A (ja) * | 1990-06-12 | 1992-02-14 | Nec Corp | 液晶パネルの製造方法 |
| JPH055902A (ja) * | 1991-06-27 | 1993-01-14 | Sanyo Electric Co Ltd | 液晶表示パネル |
| US6313889B1 (en) | 1993-03-04 | 2001-11-06 | Samsung Electronics Co., Ltd. | Matrix-type display device capable of being repaired in pixel unit |
| US8976209B2 (en) | 2009-03-05 | 2015-03-10 | Sharp Kabushiki Kaisha | Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
| WO2010100790A1 (ja) | 2009-03-05 | 2010-09-10 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| JP2014199899A (ja) * | 2012-08-10 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61171032U (ja) * | 1985-04-15 | 1986-10-23 | ||
| JPH06103372B2 (ja) * | 1985-05-16 | 1994-12-14 | 旭硝子株式会社 | 薄膜能動素子基板 |
| JPH0786741B2 (ja) * | 1985-06-20 | 1995-09-20 | ソニー株式会社 | 液晶表示装置 |
-
1988
- 1988-09-16 JP JP22981088A patent/JP2619011B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0279026A (ja) | 1990-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100283733B1 (ko) | 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법 | |
| JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4841438B2 (ja) | 液晶表示装置および液晶表示装置の欠陥修正方法 | |
| US6515720B1 (en) | Active matrix liquid crystal display device | |
| JPH0439055B2 (ja) | ||
| JPH04331922A (ja) | アクティブマトリクス表示装置 | |
| JP2619011B2 (ja) | 液晶表示素子 | |
| JP3076030B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2703328B2 (ja) | 液晶表示装置 | |
| JPH0786618B2 (ja) | アクティブマトリクス表示装置 | |
| JP3335567B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| JPH0545034B2 (ja) | ||
| JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
| JP3346354B2 (ja) | 液晶表示パネル | |
| JP2716108B2 (ja) | アクティブマトリクス表示装置の線欠陥修正方法 | |
| JPH0566415A (ja) | アクテイブマトリクス型液晶表示装置 | |
| JP2654259B2 (ja) | アクティブマトリクス表示装置 | |
| JP2624812B2 (ja) | 液晶表示装置および液晶表示パネルの製造方法 | |
| JP3287985B2 (ja) | 液晶パネル及びその欠陥修正方法 | |
| KR100529572B1 (ko) | 박막 트랜지스터 액정 표시 장치 | |
| JPH03100626A (ja) | アクティブマトリクス型液晶表示素子 | |
| JP2845487B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JPH0915619A (ja) | アクテイブマトリックス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |