JP2703328B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2703328B2 JP2703328B2 JP9954189A JP9954189A JP2703328B2 JP 2703328 B2 JP2703328 B2 JP 2703328B2 JP 9954189 A JP9954189 A JP 9954189A JP 9954189 A JP9954189 A JP 9954189A JP 2703328 B2 JP2703328 B2 JP 2703328B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- lines
- electrode
- bus
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は薄膜トランジスタ（以後、TFTと称す）を表
示電極とともに多数配列したTFTアレイ基板を用いたア
クティブマトリクス型の液晶表示装置に関する。
示電極とともに多数配列したTFTアレイ基板を用いたア
クティブマトリクス型の液晶表示装置に関する。
（ロ）従来の技術 アクティブマトリクス型の液晶表示装置は、複数の信
号線と複数の走査線との各交差点にTFTを配し、該各TFT
を介して夫々信号線に結合される画素単位の表示電極を
備えた表示電極基板に対向電極基板を対向配置し、これ
ら両基板間に液晶物質を介在したものであり、高品位の
階調表示が可能である点で、近年テレビジョン表示装置
としての開発が盛んである。
号線と複数の走査線との各交差点にTFTを配し、該各TFT
を介して夫々信号線に結合される画素単位の表示電極を
備えた表示電極基板に対向電極基板を対向配置し、これ
ら両基板間に液晶物質を介在したものであり、高品位の
階調表示が可能である点で、近年テレビジョン表示装置
としての開発が盛んである。
このような従来のアクティブマトリクス型の液晶表示
装置には、各画素の表示電極に補助容量を付加すること
によって、TFTのゲートとソース間の寄生容量及びTFTオ
フ期間中のリーク電流に起因する駆動電流の変位を抑制
して、表示品位を安定させようとしたものがある［特開
昭56−65176号公報］。
装置には、各画素の表示電極に補助容量を付加すること
によって、TFTのゲートとソース間の寄生容量及びTFTオ
フ期間中のリーク電流に起因する駆動電流の変位を抑制
して、表示品位を安定させようとしたものがある［特開
昭56−65176号公報］。
しかしながら、上述の如きアクティブマトリクス型の
液晶表示装置は、その表示電極基板に数百本の走査線と
信号線、数万のTFTと表示電極、更には補助容量を備え
ているので、構造が複雑になり、製造プロセスも煩雑に
なるため、走査線や信号線等の断線、及びこれら配線交
差部での層間短絡事故が絶えない。例えば、走査線が断
線して孤立した走査線の全てのTFTが動作しなくなる
と、この走査線にTFTを介して結合した全ての表示電極
に画像信号が印加できなくなるため、これら表示電極の
画素ラインが表示欠陥（ライン欠陥）を引き起こす。ま
た、走査線と信号線とで層間短絡事故が発生すると、信
号線の画像信号電流が走査線に短流してしまい、逆に走
査線の走査パルスが信号線に短流してしまうので、この
信号線及び走査線にTFTを介して結合した全ての表示電
極に画像信号が印加できなくなるため、これら交差した
全ての表示電極の画素ラインが表示欠陥（十字型のライ
ン欠陥）を引き起こす。
液晶表示装置は、その表示電極基板に数百本の走査線と
信号線、数万のTFTと表示電極、更には補助容量を備え
ているので、構造が複雑になり、製造プロセスも煩雑に
なるため、走査線や信号線等の断線、及びこれら配線交
差部での層間短絡事故が絶えない。例えば、走査線が断
線して孤立した走査線の全てのTFTが動作しなくなる
と、この走査線にTFTを介して結合した全ての表示電極
に画像信号が印加できなくなるため、これら表示電極の
画素ラインが表示欠陥（ライン欠陥）を引き起こす。ま
た、走査線と信号線とで層間短絡事故が発生すると、信
号線の画像信号電流が走査線に短流してしまい、逆に走
査線の走査パルスが信号線に短流してしまうので、この
信号線及び走査線にTFTを介して結合した全ての表示電
極に画像信号が印加できなくなるため、これら交差した
全ての表示電極の画素ラインが表示欠陥（十字型のライ
ン欠陥）を引き起こす。
（ハ）発明が解決しようとする課題 本発明は、上述の点に鑑みてなされたものであり、走
査線や信号線等の断線、及びこれら配線交差部での短絡
事故を簡単に修復できる構造として表示欠陥の低減を可
能としたアクティブマトリクス型の液晶表示装置を提供
するものである。
査線や信号線等の断線、及びこれら配線交差部での短絡
事故を簡単に修復できる構造として表示欠陥の低減を可
能としたアクティブマトリクス型の液晶表示装置を提供
するものである。
（ニ）課題を解決するための手段 本発明のアクティブマトリクス型の液晶表示装置は、
表示電極基板の各走査線を夫々少なくとも２本のバスラ
インで構成し、一方のバスラインにTFTのゲート電極を
連設し、他方のバスラインに付加容量電極を連設すると
共に、上記両バスライン間を複数のブリッジラインで連
結したものである。
表示電極基板の各走査線を夫々少なくとも２本のバスラ
インで構成し、一方のバスラインにTFTのゲート電極を
連設し、他方のバスラインに付加容量電極を連設すると
共に、上記両バスライン間を複数のブリッジラインで連
結したものである。
（ホ）作用 本発明のアクティブマトリクス型の液晶表示装置によ
れば、一本の走査線を構成する一方のバスラインに断線
事故があっても、他方のバスライン、及び両バスライン
を連結するブリッジラインによって走査パルスの給電は
絶えることはない。又、走査線の一方のバスラインと信
号線とで層間短絡事故があってもその短絡箇所のバスラ
インの両端を切断すれば、走査線と信号線とを分離で
き、これによる一方のバスラインの断線は上述の如く他
方のバスラインのバイパス作用で補償できる。
れば、一本の走査線を構成する一方のバスラインに断線
事故があっても、他方のバスライン、及び両バスライン
を連結するブリッジラインによって走査パルスの給電は
絶えることはない。又、走査線の一方のバスラインと信
号線とで層間短絡事故があってもその短絡箇所のバスラ
インの両端を切断すれば、走査線と信号線とを分離で
き、これによる一方のバスラインの断線は上述の如く他
方のバスラインのバイパス作用で補償できる。
（ヘ）実施例 第１図は本発明を走査線に沿った画素列が反周期ずれ
たデルタ配置の表示画素形式のアクティブマトリクス型
の液晶表示装置に採用した場合の一実施例の表示電極基
板の要部平面図、第２図は第１図の本発明装置のＸ−
Ｘ′線断面図、第３図は本発明装置の走査線の平面パタ
ーン図、第４図は本発明装置の短絡事故の修復処理を示
す平面図である。同図の表示電極基板は、第１図、第２
図に示す如く、ガラス基板１上に、画素単位のTFTのゲ
ート電極を兼ねた第１バスライン３、画素単位の補助容
量電極２を連設した第２バスライン４及び画素単位で両
バスライン3,4を連設したブリッジライン５となる第１
金属膜が第３図のパターンに形成されている。即ち、ゲ
ート電極を兼ねた第１バスライン３と補助容量電極２を
連設した第２バスライン４との２本のバスラインで走査
線を構成している。尚、このような第１金属膜は、同一
の不透光性のある金属膜で形成できるが、画素領域に位
置することになる補助容量電極２を連設する第２のバス
ラインとブリッジライン５をITO等の透光性金属で形成
し、画素領域外のゲート電極を兼ねる第１のバスライン
を導電率の高い金やクロムで形成することができる。こ
のような構成の走査線の第１のバスライン３が兼ねるゲ
ート電極２上のTFT領域には、ゲート絶縁膜６、アモル
ファスシリコンからなる半導体膜７、燐ドープのアモル
ファスシリコンからなる電極コンタクト膜８、アルミニ
ウムからなるソース電極10、並びに画素間隙を蛇行配置
した信号線をなすドレイン配線12に連設するドレイン電
極11が積層構成されている。更に、上記ソース電極10の
一部は、基板全面に成膜されたゲート絶縁膜６上に形成
された画素単位のITO等の透光性表示電極９の一部に重
畳して電気的な結合を得ている。
たデルタ配置の表示画素形式のアクティブマトリクス型
の液晶表示装置に採用した場合の一実施例の表示電極基
板の要部平面図、第２図は第１図の本発明装置のＸ−
Ｘ′線断面図、第３図は本発明装置の走査線の平面パタ
ーン図、第４図は本発明装置の短絡事故の修復処理を示
す平面図である。同図の表示電極基板は、第１図、第２
図に示す如く、ガラス基板１上に、画素単位のTFTのゲ
ート電極を兼ねた第１バスライン３、画素単位の補助容
量電極２を連設した第２バスライン４及び画素単位で両
バスライン3,4を連設したブリッジライン５となる第１
金属膜が第３図のパターンに形成されている。即ち、ゲ
ート電極を兼ねた第１バスライン３と補助容量電極２を
連設した第２バスライン４との２本のバスラインで走査
線を構成している。尚、このような第１金属膜は、同一
の不透光性のある金属膜で形成できるが、画素領域に位
置することになる補助容量電極２を連設する第２のバス
ラインとブリッジライン５をITO等の透光性金属で形成
し、画素領域外のゲート電極を兼ねる第１のバスライン
を導電率の高い金やクロムで形成することができる。こ
のような構成の走査線の第１のバスライン３が兼ねるゲ
ート電極２上のTFT領域には、ゲート絶縁膜６、アモル
ファスシリコンからなる半導体膜７、燐ドープのアモル
ファスシリコンからなる電極コンタクト膜８、アルミニ
ウムからなるソース電極10、並びに画素間隙を蛇行配置
した信号線をなすドレイン配線12に連設するドレイン電
極11が積層構成されている。更に、上記ソース電極10の
一部は、基板全面に成膜されたゲート絶縁膜６上に形成
された画素単位のITO等の透光性表示電極９の一部に重
畳して電気的な結合を得ている。
一方、上記第１のバスライン３と画素単位のブリッジ
ライン５によって連設された第２のバスライン４の補助
容量電極２上の画素領域には、隣接TFTに結合した表示
電極９が形成されている。
ライン５によって連設された第２のバスライン４の補助
容量電極２上の画素領域には、隣接TFTに結合した表示
電極９が形成されている。
尚、画素間隙を蛇行配置した信号線をなすドレイン配
線12が、層間絶縁膜であるゲート絶縁膜６下の走査線を
なす第１、第２バスライン3,4との交差部には、更に絶
縁性を高めるためにTFT領域と同時形成の半導体膜７が
介在している。
線12が、層間絶縁膜であるゲート絶縁膜６下の走査線を
なす第１、第２バスライン3,4との交差部には、更に絶
縁性を高めるためにTFT領域と同時形成の半導体膜７が
介在している。
以上の構成の表示電極基板に於て、その走査線形成時
に第３図のＡに示すように、第１バスライン３に断線事
故が生じた場合でも、走査線に給電する走査パルスは、
断線個所Ａ近くのブリッジライン５、第２のバスライン
４を経由して全走査線に給電される。また、第２のバス
ラインに断線が生じても、同様の動きにより走査パルス
の給電を可能とできる。
に第３図のＡに示すように、第１バスライン３に断線事
故が生じた場合でも、走査線に給電する走査パルスは、
断線個所Ａ近くのブリッジライン５、第２のバスライン
４を経由して全走査線に給電される。また、第２のバス
ラインに断線が生じても、同様の動きにより走査パルス
の給電を可能とできる。
次に、信号線と走査線との短絡事故が生じた場合の修
復処理について、第４図に基づき説明を加える。
復処理について、第４図に基づき説明を加える。
（１）TFT領域Ｂでゲート電極を兼ねた第１バスライン
３とソース電極10、ドレイン配線11あるいは半導体膜７
との間で短絡事故が生じた場合、この第１バスライン３
の両端部b,b′を夫々レーザー光で切断する。この場
合、短絡事故TFTに結合した表示電極のみが動作不良と
なり、この画素のみの欠陥となるが、従来のような重大
な十字型ライン欠陥は回避できる。
３とソース電極10、ドレイン配線11あるいは半導体膜７
との間で短絡事故が生じた場合、この第１バスライン３
の両端部b,b′を夫々レーザー光で切断する。この場
合、短絡事故TFTに結合した表示電極のみが動作不良と
なり、この画素のみの欠陥となるが、従来のような重大
な十字型ライン欠陥は回避できる。
（２）ドレイン配線12と信号線の第１バスライン３との
間で交差部Ｃで短絡事故が生じた場合、この交差部の第
１バスライン３の両端部c,c′を夫々レーザー光で切断
して、ドレイン配線12を走査線から分離する。この場
合、ブリッジライン５、第２のバスライン４のバイパス
作用により、信号線の断線は無く、表示欠陥は生じな
い。
間で交差部Ｃで短絡事故が生じた場合、この交差部の第
１バスライン３の両端部c,c′を夫々レーザー光で切断
して、ドレイン配線12を走査線から分離する。この場
合、ブリッジライン５、第２のバスライン４のバイパス
作用により、信号線の断線は無く、表示欠陥は生じな
い。
（３）ドレイン配線12と信号線の第２バスライン４との
間で交差部Ｄで短絡事故が生じた場合、この交差部の第
２バスライン４の両端部d,d′を夫々レーザー光で切断
して、ドレイン配線12を走査線から分離する。この場合
も上記（２）の場合と同様に表示欠陥は生じない。
間で交差部Ｄで短絡事故が生じた場合、この交差部の第
２バスライン４の両端部d,d′を夫々レーザー光で切断
して、ドレイン配線12を走査線から分離する。この場合
も上記（２）の場合と同様に表示欠陥は生じない。
（４）画素領域Ｅで補助容量電極２と表示電極９との間
で短絡事故が生じた場合、第２バスライン４によって連
設された補助容量電極２の事故箇所の両端部e,e′を夫
々レーザー光で切断して、補助容量電極２を走査線から
分離する。この場合も上記（２）（３）の場合と同様に
表示欠陥は生じない。
で短絡事故が生じた場合、第２バスライン４によって連
設された補助容量電極２の事故箇所の両端部e,e′を夫
々レーザー光で切断して、補助容量電極２を走査線から
分離する。この場合も上記（２）（３）の場合と同様に
表示欠陥は生じない。
以上の説明に於ては、走査線に対してのみバイパス構
造を施したが、信号線をも同様に複数本のバスラインで
構成したバイパス構造とすることができる。ただし、配
線膜厚を厚くできる上層の信号線に対してよりも配線膜
厚を薄くしなければならない下層の走査線に対する方が
本発明を採用する効果は大きい。又、走査線のバスライ
ンの数は、２本である必要はなく、２本のバスラインと
もにほぼ同箇所で断線する場合に備えて第３、第４のバ
スラインを並設してもよい。更にブリッジライン５を画
素単位ごとに設けたが、これに限られることなく、例え
ば、２画素ごと、あるいは10画素ごと、あるいはそれ以
上の画素ごとでよく、また不規則数の画素ごとに配置で
きる。
造を施したが、信号線をも同様に複数本のバスラインで
構成したバイパス構造とすることができる。ただし、配
線膜厚を厚くできる上層の信号線に対してよりも配線膜
厚を薄くしなければならない下層の走査線に対する方が
本発明を採用する効果は大きい。又、走査線のバスライ
ンの数は、２本である必要はなく、２本のバスラインと
もにほぼ同箇所で断線する場合に備えて第３、第４のバ
スラインを並設してもよい。更にブリッジライン５を画
素単位ごとに設けたが、これに限られることなく、例え
ば、２画素ごと、あるいは10画素ごと、あるいはそれ以
上の画素ごとでよく、また不規則数の画素ごとに配置で
きる。
（ト）発明の効果 本発明のアクティブマトリクス型の液晶表示装置によ
れば、走査線を複数本のバスラインとこれらバスライン
を連設するブリッジラインで構成したので、走査線のバ
スラインの断線事故、並びに走査線の一方のバスライン
と信号線の間で短絡事故があってもその事故箇所のバス
ラインの両端を切断することによって、これら事故を補
償できるので、液晶表示装置製造の歩留まりの大幅な向
上が望める。
れば、走査線を複数本のバスラインとこれらバスライン
を連設するブリッジラインで構成したので、走査線のバ
スラインの断線事故、並びに走査線の一方のバスライン
と信号線の間で短絡事故があってもその事故箇所のバス
ラインの両端を切断することによって、これら事故を補
償できるので、液晶表示装置製造の歩留まりの大幅な向
上が望める。
第１図は本発明のアクティブマトリクス型の液晶表示装
置の一実施例の表示電極基板の要部平面図、第２図は第
１図の本発明装置のＸ−Ｘ′線断面図、第３図は本発明
装置の走査線の平面パターン図、第４図は本発明装置の
短絡事故の修復処理を示す平面図である。 １……ガラス基板、２……補助容量電極、３……第１バ
スライン、４……第２バスライン、５……ブリッジライ
ン、６……ゲート絶縁膜、７……半導体膜、９……表示
電極、10……ソース電極、11……ドレイン電極、12……
ドレイン配線。
置の一実施例の表示電極基板の要部平面図、第２図は第
１図の本発明装置のＸ−Ｘ′線断面図、第３図は本発明
装置の走査線の平面パターン図、第４図は本発明装置の
短絡事故の修復処理を示す平面図である。 １……ガラス基板、２……補助容量電極、３……第１バ
スライン、４……第２バスライン、５……ブリッジライ
ン、６……ゲート絶縁膜、７……半導体膜、９……表示
電極、10……ソース電極、11……ドレイン電極、12……
ドレイン配線。
Claims (1)
- 【請求項１】複数の信号線と複数の走査線との各交差点
に薄膜トランジスタを配し、該各薄膜トランジスタを介
して夫々信号線に結合される表示電極を備えた表示電極
基板と、該表示電極基板に対向した対向電極を備える対
向電極基板と、及び上記両電極基板間に配置された液晶
物質とからなる液晶表示装置において、 上記表示電極基板の各走査線を夫々少なくとも２本のバ
スラインで構成し、一方のバスラインに上記薄膜トラン
ジスタのゲート電極を連接し、他方のバスラインに付加
容量電極を連接すると共に、上記両バスライン間を複数
のブリッジラインで連接したことを特徴とする液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9954189A JP2703328B2 (ja) | 1989-04-19 | 1989-04-19 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9954189A JP2703328B2 (ja) | 1989-04-19 | 1989-04-19 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02277027A JPH02277027A (ja) | 1990-11-13 |
| JP2703328B2 true JP2703328B2 (ja) | 1998-01-26 |
Family
ID=14250050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9954189A Expired - Fee Related JP2703328B2 (ja) | 1989-04-19 | 1989-04-19 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2703328B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL194848C (nl) * | 1992-06-01 | 2003-04-03 | Samsung Electronics Co Ltd | Vloeibaar-kristalindicatorinrichting. |
| US6313889B1 (en) | 1993-03-04 | 2001-11-06 | Samsung Electronics Co., Ltd. | Matrix-type display device capable of being repaired in pixel unit |
| JPH09318975A (ja) * | 1996-05-30 | 1997-12-12 | Nec Corp | 薄膜電界効果型トランジスタ素子アレイおよびその製造 方法 |
| US6429909B1 (en) * | 1997-10-18 | 2002-08-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays and manufacturing methods thereof |
| KR100467176B1 (ko) * | 2000-10-11 | 2005-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이패널 및 그 제조방법 |
| JP4596101B2 (ja) * | 2000-10-18 | 2010-12-08 | 日本電気株式会社 | 液晶表示装置 |
| KR101148163B1 (ko) * | 2005-07-21 | 2012-05-23 | 삼성전자주식회사 | 어레이 기판 및 이를 갖는 표시장치 |
| TWI325514B (en) * | 2006-06-22 | 2010-06-01 | Au Optronics Corp | Liquid crystal display and tft substrate therefor |
| KR101313154B1 (ko) * | 2007-02-06 | 2013-10-01 | 삼성디스플레이 주식회사 | 액정표시장치 |
| WO2009104302A1 (ja) | 2008-02-19 | 2009-08-27 | シャープ株式会社 | Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、スイッチ回路、および、表示装置 |
-
1989
- 1989-04-19 JP JP9954189A patent/JP2703328B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02277027A (ja) | 1990-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US5696566A (en) | Liquid crystal display and a manufacturing method thereof | |
| US5943106A (en) | Liquid crystal display with branched of auxiliary capacitor pattern and its manufacture method | |
| JPH0439055B2 (ja) | ||
| JPH05188395A (ja) | 液晶表示素子 | |
| KR100405236B1 (ko) | 매트릭스 어레이기판 | |
| KR970002987B1 (ko) | 능동형 액정표시소자 | |
| JP2703328B2 (ja) | 液晶表示装置 | |
| JPH10232412A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP3310615B2 (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP2619011B2 (ja) | 液晶表示素子 | |
| KR100612992B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법 | |
| KR0142781B1 (ko) | 능동액정표시소자의 능동 매트릭스 구조 | |
| JPH0545034B2 (ja) | ||
| JP3102819B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JPH10161156A (ja) | 表示用半導体装置 | |
| JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
| JPH02135320A (ja) | 液晶表示パネル | |
| JPH0419530Y2 (ja) | ||
| JP2003255371A (ja) | 表示装置および該表示装置の断線修復方法 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH03100626A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| JPH11119250A (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| KR950002289B1 (ko) | 액정 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |