JPH0419530Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案はマトリクス状の表示セグメントを有す
る表示装置に関する。

(ロ) 従来技術 マトリクス状の表示セグメントを有する表示装
置としては、日経エレクトロニクス1984年１月２
日号の記事「文書と画像表示をねらうフラツト・
パネル・デイスプレイ」に開示されている様に液
晶表示部を用いたもの、エレクトロ・ルミネツセ
ンス表示器を用いたもの、等各種の表示装置が存
在するが、現在は低消費電力大容量化が可能であ
る点で液晶表示器の将来性が高く評価されてい
る。

斯様な従来の液晶表示装置の要部の平面図を第
１図ａに示し、同図ｂにそのＸ−Ｘ線断面図を示
す。これ等の図に於いて、１０は第１のガラス基
板、１１は第１のガラス基板１０上に窒化シリコ
ンからなる絶縁膜１２を介して行列配置され、マ
トリクスセグメントを構成するITOからなる透明
電極、１３……は上記透明電極１１，１１……間
隙を縦方向に複数本並列配置したアモルフアスシ
リコン膜であり、絶縁膜１２上に設けられてい
る。１４……は各アモルフアスシリコン膜１３…
…の左側辺上に絶縁膜１２を介して一部重畳した
状態で縦方向に複数本並列配置されたアルミニウ
ム膜からなるドレインラインである。１５，１５
……は各アモルフアスシリコン膜１３……の右側
辺上に絶縁膜１２を介して一部重畳した状態で各
透明電極１１，１１……に対応配置されたアルミ
ニウム膜からなるソース電極であり、その右側辺
は各透明電極１１，１１……の左下端部と接続さ
れている。１６……は上記透明電極１１，１１…
…間隙位置を横方向に複数本並列配置されて上記
第１のガラス基板１０と絶縁膜１２との間に形成
された金とクロムの２層膜からなるゲートライン
であり、該ライン１６……には上記各ソース電極
１５……とドレインライン１４……との間隙位置
のアモルフアスシリコン膜１３……下のゲート電
極１７……が一体に形成されている。即ち、図中
Ｄで示すドレインライン１４……箇所のドレイン
電極と、Ｓで示すソース電極１５……と、Ｇで示
すゲート電極１７……と、これ等電極Ｄ，Ｓ，Ｇ
に結合しているアモルフアスシリコン膜１３……
箇所とに依つて薄膜FETからなるスイツチング
トランジスタが構成されており、各透明電極１
１，１１……は夫々に対応したこのスイツチング
トランジスタを介してドレインライン１４……に
接続されるのである。１８上は上記各透明電極１
１，１１……及びドレインライン１４……を一面
に被覆した配向膜である。

一方、２０は第２のガラス基板であり、その下
面、即ち第１のガラス基板１０と対向する面には
一面に共通電極２１、配向膜２８が順次形成され
ている。

３は上記両基板１０，２０間に封入された液晶
物質であり、各マトリクスセグメント毎に上記ス
イツチングトランジスタがONする事に依つて電
圧が印加される第１のガラス基板１０の透明電極
１１箇所の液晶物質５が電気光学効果を引き起こ
す事となる。

斯様な構成の表示装置に於いては各薄膜FET
箇所のゲートライン１６……とドレインライン１
４……との交差部に於いて短絡事故が発生する
と、このドレインライン１６に供給される映像信
号が短絡箇所を介してこのゲートライン１４に印
加される事となる。従つて、斯る短絡箇所のゲー
トライン１４に連なる水平方向の全ての薄膜
FETがON状態となつて、水平方向の各透明電極
１１……箇所のセグメントにライン状の表示欠陥
を引き起こす事となる。

そこで、従来は各ゲートライン１６……及びド
レインライン１４……の夫々の両端部から同一の
タイミング信号であるゲートライン信号及び映像
信号であるドレインライン信号を供給する事とし
て、上述の如き短絡箇所の左右のゲートライン１
６あるいはこの箇所の上下のドレインライン１４
……をレーザービームを用いて切断し、斯る短絡
箇所を孤立せしめる事に依つて、この箇所のセグ
メントのみの表示欠陥は残るものの、このライン
全てのセグメントの表示欠陥を解消していた。

しかしながら、上述の如き従来の表示装置に於
いては、例えば同一のゲートライン１６上に２箇
所の短絡事故が生じた時、これ等各短絡箇所のゲ
ートライン１６を切断してしまうと、これ等２箇
所間のゲートライン１６にはゲート信号が供給さ
れなくなつて、２箇所の短絡箇所の表示欠陥のみ
ならず、これ等２箇所に亘るライン状の表示欠陥
を招く事となる。

又、上述の如き従来装置を用いてTV画像を表
示せしめる為の液晶TV装置に於いては、500本
程度のゲートライン１６……と666本程度のドレ
インライン１４……とが直交配列される事となる
ので、５インチ型程度の小型のTV画面を構成し
ようとする場合、これ等のライン１６……，１４
……の各両端部に信号を供給する為の最小でも
0.2mmピツチを必要とするコンタクトパツド列を
設ける事ができなかつた。この為、結局第２図に
示す如く、各ゲートライン１６……及びドレイン
ライン１４……のいずれか一方の端部にのみ交互
にコンタクトパツドＧ……，Ｄ……を設けなけれ
ばならず、上述の如きゲートライン１６とドレイ
ンライン１４との短絡箇所を切断して孤立せしめ
ると、この箇所以降のセグメントにライン状の表
示欠陥が生じる不都合があつた。

(ハ) 考案の目的 本考案は上述の点に鑑みてなされたものであ
り、ライン状の表示欠陥を解消できる表示装置を
提供するものである。

(ニ) 考案の構成 本考案の表示装置はゲートライン又はドレイン
ラインにスイツチングトランジスタ箇所を迂回す
るバイパスイランを設けたものであつて、このバ
イパスラインをゲートライン又はドレインライン
と同層位置にこれらラインと同時形成してなるも
のである。

(ホ) 実施例 第３図に本考案の一実施例としての液晶表示装
置の平面図、さらに第４図に第３図の部分平面図
を示す。これ等の図に於いて、第１図ａ，ｂの従
来装置と同一部分には同一図番を付しており、第
１のガラス基板１０上面には、ゲートライン１６
……、絶縁膜１２、アモルフアスシリコン膜１３
……、ドレインライン１４……及びソース電極１
５、透明電極１１、配向膜１８が順次積層形成さ
れ、従来装置と同様の薄膜トランジスタが表示セ
グメントに対応してマトリクス状に構成されてい
る。一方、第２のガラス基板については図示しな
いが、第１図と同様にガラス基板下面には共通電
極、配向膜が順次積層構成されており、これ等両
基板間に液晶物質を封入しているのである。

斯る本考案実施例装置が従来装置と異なる所
は、第４図に示す如く、ガラス基板１０上にゲー
トライン１６……を形成すると同時にこのゲート
ライン１６……ゲート電極１７，１７……箇所付
近、即ち薄膜FETを構成する箇所をゲート電極
１７，１７……とは逆方向に迂回したバイパスラ
イン１８，１８……を設けた点にあり、これ等ゲ
ートライン１６……及びそのバイパスライン１
９，１９……は例えば金とクロムの２層膜にて構
成されているのである。

従つて、第３図のＳで示す如く、ゲートライン
１６とドレインライン１４との交差部に短絡事故
が発生した場合、この短絡箇所Ｓの交差部の左右
２箇所ｃ，ｃのゲートライン１６をレーザービー
ムを用いて切断してこの箇所Ｓの薄膜FETを孤
立せしめても、この箇所の左右のゲートライン１
６はバイパスライン１９に依つて電気的な接続が
維持されているのである。

この様に本考案実施例の表示装置に於いては、
短絡箇所の薄膜FETのみを孤立せしめる事がで
きるので、このFETに連なる透明電極１１に対
応する１セグメントのみが表示欠陥となるだけで
ある。従つて、たとえ同一のゲートライン１６上
に上述の如き短絡事故が数箇所あつたとしても上
記バイパスライン１９……に依つて短絡事故のな
いゲートライン１６のゲート電極１７……にはゲ
ート信号が印加され、短絡箇所のない薄膜FET
は正常に動作する事となるので、短絡箇所の表示
セグメント以外のセグメントにライン状の表示欠
陥が生じる事はない。また、第２図に示す如きゲ
ートライン１６の一方のコンタクトパツドＧから
のみゲート信号を供給する場合であつても、同様
に、上記バイパスライン１９に依つて短絡箇所以
降のゲートライン１６にもゲート信号が供給さ
れ、ライン状の表示欠陥は生じない。

以上の説明に於いては、ゲートライン１６……
にバイパスライン１９，１９……を設けたものに
ついて説明したが、ドレインライン１４……にバ
イパスラインを設けてもよい。

(ヘ) 考案の効果 本考案の表示装置は、以上の説明から明らかな
如く、上記ゲートライン又はドレインラインに連
続形成され、上記スイツチングトランジスタ箇所
を迂回するバイパスラインを上記ゲートライン又
はドレインラインと同層位置に同時形成されたも
のであるので、スイツチングトランジスタ箇所の
ゲートラインとドレインラインとの交差部にて短
絡事故が発生した時、この短絡箇所のゲートライ
ン又はドレインラインを切断孤立せしめても、上
記バイパスラインに依つてゲートライン又はドレ
インラインの電気的な接続を維持できる。従つ
て、短絡事故に依つて従来発生していたライン状
の表示欠陥が解消され、表示画質の低下を大巾に
低減できる。

【図面の簡単な説明】

第１図ａ，ｂは従来の表示装置の部分平面図、
及び断面図、第２図はラインパターンの平面図、
第３図は本考案の表示装置の一実施例の部分平面
図、第４図は第３図の要部平面図である。 １１……透明電極、１３……アモルフアスシリ
コン膜、１４……ドレインライン、１５……ソー
ス電極、１６……ゲートライン、１７……ゲート
電極、１９……バイパスライン。

Claims (1)

1. 【実用新案登録請求の範囲】 並列配置された複数本のゲートラインと、該ゲ
   ートライン上に層間絶縁膜を介して並列配置され
   た複数本のドレインラインとが交差し、このマト
   リクス状の各交差点にてFETからなるスイツチ
   ングトランジスタを構成してなり、該各トランジ
   スタのソース側に表示セグメント電極を結合した
   表示装置に於いて、 上記ゲートライン又はドレインラインに連続形
   成され、上記スイツチングトランジスタ箇所を迂
   回するバイパスラインを上記ゲートライン又はド
   レインラインと同層位置に同時形成してなる表示
   装置。