JPS6292994A - 表示装置の表示欠点修正法 - Google Patents
表示装置の表示欠点修正法Info
- Publication number
- JPS6292994A JPS6292994A JP60233812A JP23381285A JPS6292994A JP S6292994 A JPS6292994 A JP S6292994A JP 60233812 A JP60233812 A JP 60233812A JP 23381285 A JP23381285 A JP 23381285A JP S6292994 A JPS6292994 A JP S6292994A
- Authority
- JP
- Japan
- Prior art keywords
- display
- line
- gate line
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ１ 産業上の利用分野
本発明はマトリクス状の表示セグメントを有する表示装
置の表示欠点修正法に関する。
置の表示欠点修正法に関する。
（口１ 従来技術
マトリクス状の表示セグメントを有する表示装置として
は１日経エレクトロニクス１９８４年１月２日号の記事
「文書と画像表示をねらうフラット・パネル・ディスプ
レイ」（：開示されている様ＣＱ晶表示器を用いたもの
、エレクトロ・ルミネッセンス表示器を用かたもの１等
各種の表示装置が与圧するが、現社は低消費電力大容櫨
化が可能である点で液晶表示器の将来性が高く評価され
ている。
は１日経エレクトロニクス１９８４年１月２日号の記事
「文書と画像表示をねらうフラット・パネル・ディスプ
レイ」（：開示されている様ＣＱ晶表示器を用いたもの
、エレクトロ・ルミネッセンス表示器を用かたもの１等
各種の表示装置が与圧するが、現社は低消費電力大容櫨
化が可能である点で液晶表示器の将来性が高く評価され
ている。
斯様な従来の液晶表示装置の要部の平面図を第３図（ａ
ｌｌｍ示し、同図ｔ’ｂｌｌ：そ］Ｘ−Ｘ線断面図ヲ示
す。これ等の図に於いて、α■は第１のガラス基板。
ｌｌｍ示し、同図ｔ’ｂｌｌ：そ］Ｘ−Ｘ線断面図ヲ示
す。これ等の図に於いて、α■は第１のガラス基板。
ｔｉＩＪは第１のガラス基板部上１：窒化シリコンから
なる絶縁膜（ｌｚを介して行列配置され、マトリクスセ
グメントを構成するＩＴＯからなる透明電極、α３・・
・は上記透明電極αυ１ＩＩＪ・・・間隙を縦方向に複
数本並列配置したアモルファスシリコン膜であり、絶縁
膜ｎ上に設けられている。αか・・は各アモルファスシ
リコン膜（１３・・・の左側辺上に絶縁膜ａ２Ｊを介し
て−部亀畳した状態で縦方向に複数本並列配置され九ア
ルミニウム膜からなるドレインラインである。
なる絶縁膜（ｌｚを介して行列配置され、マトリクスセ
グメントを構成するＩＴＯからなる透明電極、α３・・
・は上記透明電極αυ１ＩＩＪ・・・間隙を縦方向に複
数本並列配置したアモルファスシリコン膜であり、絶縁
膜ｎ上に設けられている。αか・・は各アモルファスシ
リコン膜（１３・・・の左側辺上に絶縁膜ａ２Ｊを介し
て−部亀畳した状態で縦方向に複数本並列配置され九ア
ルミニウム膜からなるドレインラインである。
０９０９・・・は各アモルファスシリコン膜０・・・の
右側辺上Ｃ絶縁膜Ｏ２′ｔ−介して一部重畳した状態で
各透明電極αυａυ・・・に対応配置されたアルミニク
ム膜からなるソース電極であり、その右側辺は各透明電
極０υ（ｉｌｌ・・・の左下端部と接続されている。（
ＬＦ３・・・は上記透明電極Ｇ１１（ｌト・間隙位置を
横方向に複数本並列配置されて上記第１のガラス基板α
Ｃと絶縁膜ｃｉｚとの間１：形成された金とクロムの２
層膜からなるゲートラインであり、該ライン任ｅ・・・
には上記各ソース電極０９・・・とトンインクインＩ・
・・との間隙位置のアモルファスシリコン膜０３・・・
下のゲート電極０７１・・・が一体に形成されている。
右側辺上Ｃ絶縁膜Ｏ２′ｔ−介して一部重畳した状態で
各透明電極αυａυ・・・に対応配置されたアルミニク
ム膜からなるソース電極であり、その右側辺は各透明電
極０υ（ｉｌｌ・・・の左下端部と接続されている。（
ＬＦ３・・・は上記透明電極Ｇ１１（ｌト・間隙位置を
横方向に複数本並列配置されて上記第１のガラス基板α
Ｃと絶縁膜ｃｉｚとの間１：形成された金とクロムの２
層膜からなるゲートラインであり、該ライン任ｅ・・・
には上記各ソース電極０９・・・とトンインクインＩ・
・・との間隙位置のアモルファスシリコン膜０３・・・
下のゲート電極０７１・・・が一体に形成されている。
即ち１図中りで示すトンインクイン■・・・箇所のドレ
イン電極と、Ｓで示すソース電極（１９・・・と、Ｇで
示すゲート電極（Ｉｎ・・・と。
イン電極と、Ｓで示すソース電極（１９・・・と、Ｇで
示すゲート電極（Ｉｎ・・・と。
これ等電極り、Ｓ、Ｇに結合しているアモルファスシリ
コン膜（１３・・・箇所とに依って薄膜ＦＥＴからなる
スイッチングトランジスタが構成されておシ。
コン膜（１３・・・箇所とに依って薄膜ＦＥＴからなる
スイッチングトランジスタが構成されておシ。
各透明電極αＢαＢ・・・は夫々Ｃ二対応したこのスイ
ッチングトランジスタを介してドレインラインσ４・・
・（：接続されるのである。α艶は上記各透明電極α１
１（１１１・・・及びドレインラインＩ・・・を−ｔｈ
］（二被榎した配向膜である。
ッチングトランジスタを介してドレインラインσ４・・
・（：接続されるのである。α艶は上記各透明電極α１
１（１１１・・・及びドレインラインＩ・・・を−ｔｈ
］（二被榎した配向膜である。
一方、 ｃ！ｌは第２のガラス基板であり、その下面。
即ち！ｇ１のガラス基板（［と対向する而（二は一面Ｃ
：共辿電極＋２１１．配向膜□□□が順次形成されてい
る。
：共辿電極＋２１１．配向膜□□□が順次形成されてい
る。
（３）は上記両基板α値、■間に封入された液晶物質で
あり、各マトリクスセグメント毎に上記スイッチングト
ランジスタがＯＮする事（−依って電圧が印加される′
１ｉ４１のガラス基板＋１ｃＪの透明電極αＤ゛箇所の
液晶物質（５）が電気光学効果を引き起こす事となる。
あり、各マトリクスセグメント毎に上記スイッチングト
ランジスタがＯＮする事（−依って電圧が印加される′
１ｉ４１のガラス基板＋１ｃＪの透明電極αＤ゛箇所の
液晶物質（５）が電気光学効果を引き起こす事となる。
斯様な構成の表示装置に於いては各薄膜ＦＥＴ箇所のゲ
ートラインαｅ・・・とドレインラインα４・・・との
交差部に於いて短絡事故が発生すると、このドレインラ
イン側に供給される映像信号が短絡箇所を介してこのゲ
ートラインＱ４１に印加される事となる。従って、斯る
短絡箇所のゲートラインａ４に連なる水平方向の全ての
薄膜ＦＩＴがＯＮ状態となって、水平方向の各透明電極
αＤ・・・箇所のセグメント１ニライン状の表示欠陥を
引き起こす事となる。
ートラインαｅ・・・とドレインラインα４・・・との
交差部に於いて短絡事故が発生すると、このドレインラ
イン側に供給される映像信号が短絡箇所を介してこのゲ
ートラインＱ４１に印加される事となる。従って、斯る
短絡箇所のゲートラインａ４に連なる水平方向の全ての
薄膜ＦＩＴがＯＮ状態となって、水平方向の各透明電極
αＤ・・・箇所のセグメント１ニライン状の表示欠陥を
引き起こす事となる。
そこで、従来は各ゲートラインαＧ・・・及びドレイン
ラインＩ・・・の夫々の両端部から同一のタイミング信
号であるゲートライン信号及び映像信号であるドレイン
ライン信号を供給する事として、上述の如き短絡箇所の
左右のゲートラインαｅあるいはこの箇所の上下のドレ
インライン［１４１・・・をレーザービームを用いて切
断し、斯る短絡箇所を孤立せしめる事に依って、この箇
所のセグメントのみの表示欠陥は残るものの、このライ
ン全てのセグメントの表示欠陥を解消していた。しかし
ながら、ゲートライン四・・・の短絡箇所の左右を切断
し、ＦＥＴのゲート電極１１ηを孤立させたとしても、
ドレインラインａ４とゲート電極αηがμ絡している為
に。
ラインＩ・・・の夫々の両端部から同一のタイミング信
号であるゲートライン信号及び映像信号であるドレイン
ライン信号を供給する事として、上述の如き短絡箇所の
左右のゲートラインαｅあるいはこの箇所の上下のドレ
インライン［１４１・・・をレーザービームを用いて切
断し、斯る短絡箇所を孤立せしめる事に依って、この箇
所のセグメントのみの表示欠陥は残るものの、このライ
ン全てのセグメントの表示欠陥を解消していた。しかし
ながら、ゲートライン四・・・の短絡箇所の左右を切断
し、ＦＥＴのゲート電極１１ηを孤立させたとしても、
ドレインラインａ４とゲート電極αηがμ絡している為
に。
映像信号がこのドレインライン１１４１からゲート電極
αＤに流れ込んでしまい、ＦＩＴのゲートがＯＮしハ ＦＦ電圧が印加されている場合にもかかわらす流れ込ん
でしまい、実際のＴ”／表示をした場合１：は画面の変
化に無関係にＯＮした状態（ニなってしまう不都合があ
った。例えば、ＴＮ型白黒ＴＶ表示の場合（偏光板クロ
スニコル）には、白地に短絡修正点が黒いドツトで表わ
れてしまう。父、ＴＮ型カラーＴＶ表示の場合（偏光板
平行ニコル）には黒地（二短絡修正点のカラーフィルタ
ーの色が発色した見づらい状態になっていた。
αＤに流れ込んでしまい、ＦＩＴのゲートがＯＮしハ ＦＦ電圧が印加されている場合にもかかわらす流れ込ん
でしまい、実際のＴ”／表示をした場合１：は画面の変
化に無関係にＯＮした状態（ニなってしまう不都合があ
った。例えば、ＴＮ型白黒ＴＶ表示の場合（偏光板クロ
スニコル）には、白地に短絡修正点が黒いドツトで表わ
れてしまう。父、ＴＮ型カラーＴＶ表示の場合（偏光板
平行ニコル）には黒地（二短絡修正点のカラーフィルタ
ーの色が発色した見づらい状態になっていた。
ｌ／→ 発明が解決しようとする問題点本発明は、上述
の点に鑑みてなされたものであり、ドツト状の表示欠陥
を視覚的に軽減できるドレイン−ゲートの短絡部の修正
法を提供するものである。
の点に鑑みてなされたものであり、ドツト状の表示欠陥
を視覚的に軽減できるドレイン−ゲートの短絡部の修正
法を提供するものである。
に）問題点を解決する為の手段
本発明の表示欠点修正法は表示装置のドレインフィンと
ゲートラインの短絡箇所のゲートラインを切断すると共
にスイッチングトランジスタと表示セグメント電極との
結合部を切断するものである。
ゲートラインの短絡箇所のゲートラインを切断すると共
にスイッチングトランジスタと表示セグメント電極との
結合部を切断するものである。
匝）作 用
本発明の表示欠点修正法によれば、ゲートラインとドレ
インラインとが短絡した箇所のＦＥＴがゲートラインか
ら分離されると共に、該ＦＥＴと表示セグメント電画と
が分離されるので１表示セグメント電極にはゲートライ
ンの信号ばかりか。
インラインとが短絡した箇所のＦＥＴがゲートラインか
ら分離されると共に、該ＦＥＴと表示セグメント電画と
が分離されるので１表示セグメント電極にはゲートライ
ンの信号ばかりか。
ドレインラインの信号も印加される。
（へ）実施例
′１ｉ１１１図に本発明の表示欠点修正法を用いた液晶
表示装置を示す。同図（：於いて、第３図［ａｌの従来
装置と同じ箇所（二は第３図（ａｌと同一符号を付して
いる。本発明の表示欠点修正法は、ドレインラインα４
とゲートラインαｅとの短絡（Ｆ）事故が生じたＦＥＴ
に対して、その左右２箇所ｆＱｌ（Ｃ１でゲートライン
側をレーザービームにて切断する点では、第３図（ａｌ
の従来法と同様であり、従来法と異なる所は該ＦＩＴの
ソース電極−と透明電極συとの結合箇所（Ａｌで透明
電極αυを同じくレーザビームにて切断した点にある。
表示装置を示す。同図（：於いて、第３図［ａｌの従来
装置と同じ箇所（二は第３図（ａｌと同一符号を付して
いる。本発明の表示欠点修正法は、ドレインラインα４
とゲートラインαｅとの短絡（Ｆ）事故が生じたＦＥＴ
に対して、その左右２箇所ｆＱｌ（Ｃ１でゲートライン
側をレーザービームにて切断する点では、第３図（ａｌ
の従来法と同様であり、従来法と異なる所は該ＦＩＴの
ソース電極−と透明電極συとの結合箇所（Ａｌで透明
電極αυを同じくレーザビームにて切断した点にある。
即ち、上述の如＜ 、 ｔｅｌｌｔｏ＋箇所でゲートラ
インａｅを切断する事：：よって、このゲートラインα
ｅとドレインラインα４との短絡は防止され。
インａｅを切断する事：：よって、このゲートラインα
ｅとドレインラインα４との短絡は防止され。
さらには０区）箇所で透明を極ＧＩＪを切断する事によ
って１表示セグメントとなるこの透明電極引）（一対す
る信号の印加が回避される。
って１表示セグメントとなるこの透明電極引）（一対す
る信号の印加が回避される。
又、′！ＪＪ２図の本発明実施例（：於いてけ、ドレイ
ンラインα４とゲートラインσＧとの父差箇所（：於い
て、ゲートラインＯｅにさらにパイパスフィン任９を共
存せしめた液晶表示装置に本発明が採用されている。こ
の場合、ゲートラインＩ′Ｉ■とバイパスラインいとの
いずれかがドレインウィン（１４１と短絡ＩＦＩＬ。
ンラインα４とゲートラインσＧとの父差箇所（：於い
て、ゲートラインＯｅにさらにパイパスフィン任９を共
存せしめた液晶表示装置に本発明が採用されている。こ
の場合、ゲートラインＩ′Ｉ■とバイパスラインいとの
いずれかがドレインウィン（１４１と短絡ＩＦＩＬ。
この短絡した方のラインα（へ）父はＣ１の一方をその
両端部１ｏ１ｃｌで切断しても、他方のラインＵ５？、
はａｅにてゲートラインＱｅの電気的な接続は維持さｊ
、るのである。
両端部１ｏ１ｃｌで切断しても、他方のラインＵ５？、
はａｅにてゲートラインＱｅの電気的な接続は維持さｊ
、るのである。
上述の如き本発明の表示欠点修正方法を採用すれば、Ｔ
Ｎ型白黒ＴＶ表示の場合でも修正箇所の表示点は映像信
号Ｃ：関係なく全くＯＮしない状態となる。ＴＮ型カラ
ーＴＶ表示も同様である。
Ｎ型白黒ＴＶ表示の場合でも修正箇所の表示点は映像信
号Ｃ：関係なく全くＯＮしない状態となる。ＴＮ型カラ
ーＴＶ表示も同様である。
（ト）発明の効果
本発明の表示欠点修正法ｌ：よれば、従来、短絡事故を
生じ７’１ＨＦＥＴに対してそのゲートラインを切断し
てい念だけの修正法によって生じていたドレインライン
の信号の表示セグメント電極への回シ込みを皆無とでき
る。従って、従来修正法では欠陥表示点に本来の表示と
は缶関係な表示が行なわれる惧れがあったが１本発明修
正法では、欠陥表示点の表示を完全になくしてし寸う事
ができ。
生じ７’１ＨＦＥＴに対してそのゲートラインを切断し
てい念だけの修正法によって生じていたドレインライン
の信号の表示セグメント電極への回シ込みを皆無とでき
る。従って、従来修正法では欠陥表示点に本来の表示と
は缶関係な表示が行なわれる惧れがあったが１本発明修
正法では、欠陥表示点の表示を完全になくしてし寸う事
ができ。
従来法に比べて表示画像の大巾な向上が望める。
第１図は本発明の表示欠点の修正法を採用した液晶表示
装置の要部平面図、第２図は本発明法を用い±他の実施
例の液晶表示装置の要部平面図。 第３図［ａｌ及び（））は従来法を用いた液晶表示装置
の要部平面図及び断面図である。 （Ｉｌｌ・・・透明ａ極、α３・・・アモルファスシリ
コン膜。 Ｃ４・・・ドレインフィン。α口・・・ソース電ｉ、ｒ
：１ｔｉ・・・ゲートライン、αη・・・ケート電極、
Ｃｌ９）・・・バイパスライン。
装置の要部平面図、第２図は本発明法を用い±他の実施
例の液晶表示装置の要部平面図。 第３図［ａｌ及び（））は従来法を用いた液晶表示装置
の要部平面図及び断面図である。 （Ｉｌｌ・・・透明ａ極、α３・・・アモルファスシリ
コン膜。 Ｃ４・・・ドレインフィン。α口・・・ソース電ｉ、ｒ
：１ｔｉ・・・ゲートライン、αη・・・ケート電極、
Ｃｌ９）・・・バイパスライン。
Claims (1)
- （１）並列配置された複数本のゲートラインと、該ゲー
トライン上に層間絶縁膜を介して並列配置された複数本
のドレインラインとが交差し、このマトリクス状の各交
差点にてＦＥＴからなるスイッチングトランジスタを構
成してなり、該各トランジスタのソース側に表示セグメ
ント電極を結合した表示装置に於いて、上記スイッチン
グトランジスタ箇所のゲートラインとドレインラインと
が短絡した場合、該トランジスタに連なるゲートライン
を切断すると共に、該トランジスタと表示セグメント電
極との結合部を切断する事を特徴とした表示装置の表示
欠点修正法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60233812A JPH0774940B2 (ja) | 1985-10-18 | 1985-10-18 | 表示装置の表示欠点修正法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60233812A JPH0774940B2 (ja) | 1985-10-18 | 1985-10-18 | 表示装置の表示欠点修正法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6292994A true JPS6292994A (ja) | 1987-04-28 |
| JPH0774940B2 JPH0774940B2 (ja) | 1995-08-09 |
Family
ID=16960965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60233812A Expired - Lifetime JPH0774940B2 (ja) | 1985-10-18 | 1985-10-18 | 表示装置の表示欠点修正法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774940B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006065011A (ja) * | 2004-08-27 | 2006-03-09 | Sony Corp | 素子接続配線、画像表示装置及び配線切断方法 |
| JP2009258653A (ja) * | 2008-03-26 | 2009-11-05 | Sony Corp | 画像表示装置及び短絡事故の修復方法 |
| WO2010089919A1 (ja) * | 2009-02-04 | 2010-08-12 | ソニー株式会社 | 画像表示装置および短絡事故の修復方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178321A (ja) * | 1982-04-13 | 1983-10-19 | Seiko Epson Corp | 電気光学装置 |
-
1985
- 1985-10-18 JP JP60233812A patent/JPH0774940B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178321A (ja) * | 1982-04-13 | 1983-10-19 | Seiko Epson Corp | 電気光学装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006065011A (ja) * | 2004-08-27 | 2006-03-09 | Sony Corp | 素子接続配線、画像表示装置及び配線切断方法 |
| JP4674453B2 (ja) * | 2004-08-27 | 2011-04-20 | ソニー株式会社 | 素子接続配線、画像表示装置及び配線切断方法 |
| JP2009258653A (ja) * | 2008-03-26 | 2009-11-05 | Sony Corp | 画像表示装置及び短絡事故の修復方法 |
| US8913091B2 (en) | 2008-03-26 | 2014-12-16 | Sony Corporation | Image display device and method for repairing short circuit failure |
| US9501977B2 (en) | 2008-03-26 | 2016-11-22 | Sony Corporation | Image display device and method for repairing short circuit failure |
| US10276645B2 (en) | 2008-03-26 | 2019-04-30 | Sony Corporation | Image display device and method for repairing short circuit failure |
| WO2010089919A1 (ja) * | 2009-02-04 | 2010-08-12 | ソニー株式会社 | 画像表示装置および短絡事故の修復方法 |
| US10707291B2 (en) | 2009-02-04 | 2020-07-07 | Sony Corporation | Image display device and method for repairing short circuit failure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0774940B2 (ja) | 1995-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6646706B2 (en) | Fringe field switching mode liquid crystal display having structure for preventing shorts between two electrodes | |
| US20010045995A1 (en) | Liquid crystal display and manufacturing method therfor | |
| JPH0567210B2 (ja) | ||
| JPH0279026A (ja) | 液晶表示素子 | |
| JPS6292994A (ja) | 表示装置の表示欠点修正法 | |
| JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0567209B2 (ja) | ||
| JPS62218987A (ja) | マトリツクスパネル | |
| JP2852073B2 (ja) | 液晶表示装置 | |
| JPH0419530Y2 (ja) | ||
| JPH05251700A (ja) | 薄膜電界効果型トランジスタ | |
| JPH0370209B2 (ja) | ||
| KR100529572B1 (ko) | 박막 트랜지스터 액정 표시 장치 | |
| JP2845487B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JP3076119B2 (ja) | 液晶表示装置の製造方法 | |
| JP3113480B2 (ja) | 液晶表示装置 | |
| JPH03212620A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0695142A (ja) | 液晶表示装置 | |
| JPH06160892A (ja) | 液晶表示装置及びその欠陥修正法 | |
| JPS639977A (ja) | 薄膜トランジスタ | |
| JPS60120322A (ja) | 画像表示装置 | |
| JP2559402B2 (ja) | 薄膜トランジスタアレイ | |
| JPH01248135A (ja) | 液晶表示装置 | |
| KR930004349B1 (ko) | 액정 표시소자의 박막 트랜지스터 | |
| JPS61250696A (ja) | アクテイブマトリクス表示素子 |