JPS639977A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS639977A JPS639977A JP61154595A JP15459586A JPS639977A JP S639977 A JPS639977 A JP S639977A JP 61154595 A JP61154595 A JP 61154595A JP 15459586 A JP15459586 A JP 15459586A JP S639977 A JPS639977 A JP S639977A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate electrode
- film
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 27
- 239000010408 film Substances 0.000 claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶表示の表示品質を向上させ、液晶の利用
分野を広げる表示装置用薄膜ダイオードに関するもので
ある。
分野を広げる表示装置用薄膜ダイオードに関するもので
ある。
液晶、ＥＬ、ＥＣ，ＦＤＰ、螢光表示等の各種表示装置
はいずれも実用化段階に達し、現在の目標は高密度のマ
トリクス型表示にあるといえる。
はいずれも実用化段階に達し、現在の目標は高密度のマ
トリクス型表示にあるといえる。
マトリクス駆動に問題のある表示方式では能動付加素子
を用いた所謂「アクティブ・マトリクス」法が有効であ
る。
を用いた所謂「アクティブ・マトリクス」法が有効であ
る。
現在、表示装置用能動素子（アクティブ素子）として薄
膜トランジスタの優れている点は既知である。だが、高
密度かつ大面積化は、素子歩留りが悪いため、現在開発
が進められている段階である。
膜トランジスタの優れている点は既知である。だが、高
密度かつ大面積化は、素子歩留りが悪いため、現在開発
が進められている段階である。
しかしながら、薄膜トランジスタを高密度、或は、大面
積表示に利用する場合、画素部へ外部より信号を印加す
るための駆動電啄（ソース、ドレイン及びゲート電極）
の抵抗を低くする必要があφ。本発明の目的は、高密度
或は大画面化に対し、表示品質の良好な薄膜トランジス
タを提供する事を目的とする。
積表示に利用する場合、画素部へ外部より信号を印加す
るための駆動電啄（ソース、ドレイン及びゲート電極）
の抵抗を低くする必要があφ。本発明の目的は、高密度
或は大画面化に対し、表示品質の良好な薄膜トランジス
タを提供する事を目的とする。
本発明は、前記問題点を解決するため、薄膜トランジス
タを、基板側より、透明電極（ＩＴＯ：酸化インジウム
錫、或はＳｎＯ２：酸化錫）膜と、金属膜の２層から成
るゲート電極と、ゲート電極上に形成されたゲート絶縁
膜と、ゲート絶縁膜上に形成された半導体層と、該半導
体層上に形成された金属膜から成るソース及びドレイン
電極から成る構造にした。又、基板側より、透明電極膜
と金属膜の２層から成るゲート電極と、ゲート電極上の
ゲート絶縁膜、ゲート絶縁膜上に形成された、ソース及
びドレイン電極と、ソース及びドレイン電極上に形成さ
れた半導体層から成る薄膜トランジスタにした。
タを、基板側より、透明電極（ＩＴＯ：酸化インジウム
錫、或はＳｎＯ２：酸化錫）膜と、金属膜の２層から成
るゲート電極と、ゲート電極上に形成されたゲート絶縁
膜と、ゲート絶縁膜上に形成された半導体層と、該半導
体層上に形成された金属膜から成るソース及びドレイン
電極から成る構造にした。又、基板側より、透明電極膜
と金属膜の２層から成るゲート電極と、ゲート電極上の
ゲート絶縁膜、ゲート絶縁膜上に形成された、ソース及
びドレイン電極と、ソース及びドレイン電極上に形成さ
れた半導体層から成る薄膜トランジスタにした。
第１図は、本発明の薄膜トランジスタの構造を示す図で
ある。第１図（Ａ）は、画素部を示す平面図、（Ｂ）は
、Ａ −Ａ’線断面図である。１は、基板でガラス、２
は透明電極でＩＴｏ、３は、透明電極２と同一形状にパ
ターニングした金属膜でＣｒ、４はゲート絶縁膜でＳ
ｉｓ Ｎ４．５は半導体膜で真性アモルファスシリコン
（１−ａ−３ｉ’）、７は外部より薄膜トランジスタに
信号を印加するためのドレイン電極、８は表示電極へ所
定の信号を印加するためのソース電極である。６は、半
導体膜５と、ドレイン電極７及びソース電極８とのコン
タクトを取るための半導体膜（Ｎ型アモルファスシリコ
ン：ｎ”−ａ−３ｉ）、９は薄膜トランジスタから構成
されているアクティブ部、１０は表示媒体を表示するた
めの表示部である。１１は、透明電極２及び金属膜ろで
構成されたゲート電極である。
ある。第１図（Ａ）は、画素部を示す平面図、（Ｂ）は
、Ａ −Ａ’線断面図である。１は、基板でガラス、２
は透明電極でＩＴｏ、３は、透明電極２と同一形状にパ
ターニングした金属膜でＣｒ、４はゲート絶縁膜でＳ
ｉｓ Ｎ４．５は半導体膜で真性アモルファスシリコン
（１−ａ−３ｉ’）、７は外部より薄膜トランジスタに
信号を印加するためのドレイン電極、８は表示電極へ所
定の信号を印加するためのソース電極である。６は、半
導体膜５と、ドレイン電極７及びソース電極８とのコン
タクトを取るための半導体膜（Ｎ型アモルファスシリコ
ン：ｎ”−ａ−３ｉ）、９は薄膜トランジスタから構成
されているアクティブ部、１０は表示媒体を表示するた
めの表示部である。１１は、透明電極２及び金属膜ろで
構成されたゲート電極である。
第１図は、表示部の電極をゲート電極１１を構成する透
明電極２を利用し、かつ、ゲート電極１１は、透明電極
２及び金属膜６を利用する事により、工程の簡略化が行
なえると同時に、２層膜のゲート電極のため断線による
欠陥が減り、さらに、金属膜６により、半導体膜５への
光の入射が防止できる構造になって−・る。
明電極２を利用し、かつ、ゲート電極１１は、透明電極
２及び金属膜６を利用する事により、工程の簡略化が行
なえると同時に、２層膜のゲート電極のため断線による
欠陥が減り、さらに、金属膜６により、半導体膜５への
光の入射が防止できる構造になって−・る。
第２図は本発明の薄膜トランジスタの他の実施例の構造
を示す断面図である。２１は基板でガラス、２２は透明
電極（ＩＴＯ）、２６は透明電極２２と同一形状にパタ
ーニングした金属膜（Ｔａ）、２４はゲート絶縁膜（Ｓ
ｉ、Ｎ４）、２５は半導体膜（ｉ−ａ−３ｉ）、２７は
外部より薄膜トランジスタに信号を印加するためのドレ
イン電極、２８は表示電極へ所定の信号を印加するため
のソース電極、２６は半導体膜２５とドレイン電極２７
及びソース電極２８とコンタクトを取るための半導体膜
（ｎ”−ａ−３ｉ）、６０は半導体膜２５への光の入射
を防止する金属層、２９はソース及びドレイン電極と金
属層６０との絶縁性を取る絶縁膜（ＳｉＯ□）、３１は
薄膜トランジスタから構成されているアクティブ部、６
２は表示媒体を表示するための表示部である。３３は、
透明電極２２及び金属膜２６で構成されたゲート電極で
ある。第２図は、表示部の電極をゲート電極６６を構成
する透明電極２２を利用し、かつ、ゲート電極６６は、
透明電極２２及び金属膜２３を利用する事により、工程
の簡略化が行なえると同時に、２層膜のゲート電極のた
めに断線による欠陥が減り、さらに金属膜２６及び、金
属層３０により、半導体層２５への光の上下からの入射
を防止できる構造洗なっている。
を示す断面図である。２１は基板でガラス、２２は透明
電極（ＩＴＯ）、２６は透明電極２２と同一形状にパタ
ーニングした金属膜（Ｔａ）、２４はゲート絶縁膜（Ｓ
ｉ、Ｎ４）、２５は半導体膜（ｉ−ａ−３ｉ）、２７は
外部より薄膜トランジスタに信号を印加するためのドレ
イン電極、２８は表示電極へ所定の信号を印加するため
のソース電極、２６は半導体膜２５とドレイン電極２７
及びソース電極２８とコンタクトを取るための半導体膜
（ｎ”−ａ−３ｉ）、６０は半導体膜２５への光の入射
を防止する金属層、２９はソース及びドレイン電極と金
属層６０との絶縁性を取る絶縁膜（ＳｉＯ□）、３１は
薄膜トランジスタから構成されているアクティブ部、６
２は表示媒体を表示するための表示部である。３３は、
透明電極２２及び金属膜２６で構成されたゲート電極で
ある。第２図は、表示部の電極をゲート電極６６を構成
する透明電極２２を利用し、かつ、ゲート電極６６は、
透明電極２２及び金属膜２３を利用する事により、工程
の簡略化が行なえると同時に、２層膜のゲート電極のた
めに断線による欠陥が減り、さらに金属膜２６及び、金
属層３０により、半導体層２５への光の上下からの入射
を防止できる構造洗なっている。
以上の説明から明らかな様に、本発明は薄膜トランジス
タを構成するゲート電極を透明電極と金属膜の２層構造
にする事により、ゲート電極の配線抵抗を低（すると共
に、ゲート電極の強度を増し、断線確率を減らし、歩留
りの向上及び大画面化及び高密度化に対して表示品質の
良好な薄膜トランジスタが得られる。本薄膜トランジス
タを液晶表示装置に利用する事により、高密度或は、大
型化が可能となり、液晶表示装置に本発明が寄与するも
のと考えられる。
タを構成するゲート電極を透明電極と金属膜の２層構造
にする事により、ゲート電極の配線抵抗を低（すると共
に、ゲート電極の強度を増し、断線確率を減らし、歩留
りの向上及び大画面化及び高密度化に対して表示品質の
良好な薄膜トランジスタが得られる。本薄膜トランジス
タを液晶表示装置に利用する事により、高密度或は、大
型化が可能となり、液晶表示装置に本発明が寄与するも
のと考えられる。
第１図、第２図は本発明の薄膜トランジスタの構造を示
す図である。第１図（Ａ）は画素部の平面図、（Ｂ）は
第１図（Ａ）のＡ −Ａ’線断面図、第２図は断面図。 １．２１・・・・・・基板、２．２２・・・・・・透明
電極、６．２６・・・・・・金属膜、４．２４・・・・
・・ゲート絶縁膜、５．２５・・・・・・半導体膜、７
．２７・・・・・・ドレイン電極、８．２８・・・・・
・ソース電極。 ＾へ８ Ｅ
す図である。第１図（Ａ）は画素部の平面図、（Ｂ）は
第１図（Ａ）のＡ −Ａ’線断面図、第２図は断面図。 １．２１・・・・・・基板、２．２２・・・・・・透明
電極、６．２６・・・・・・金属膜、４．２４・・・・
・・ゲート絶縁膜、５．２５・・・・・・半導体膜、７
．２７・・・・・・ドレイン電極、８．２８・・・・・
・ソース電極。 ＾へ８ Ｅ
Claims (4)
- （１）アクティブマトリクス型表示装置の画素の交点に
形成する薄膜トランジスタに於いて、該薄膜トランジス
タは、基板側より、透明電極（ＩＴＯ或は、ＳｎＯ＿２
）膜と、金属膜の２層から成るゲート電極と、該ゲート
電極上に形成されたゲート絶縁膜と、該ゲート絶縁膜上
に形成された半導体層と、該半導体層上に形成された金
属膜から成るソース及びドレイン電極を有することを特
徴とする薄膜トランジスタ。 - （２）アクティブマトリクス型表示装置の画素の交点に
形成する薄膜トランジスタに於いて、該薄膜トランジス
タは、基板側より、透明電極（ＩＴＯ或は、ＳｎＯ＿２
）膜と、金属膜から成るゲート電極と、該ゲート電極上
に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成
されたソース及びドレイン電極と、該ソース及びドレイ
ン電極上に形成された半導体層から成ることを特徴とす
る薄膜トランジスタ。 - （３）該半導体層と、該ソース及びドレイン電極との間
に、不純物制御された半導体層を有することを特徴とす
る特許請求の範囲第１項又は第２項記載の薄膜トランジ
スタ。 - （４）該ゲート電極を構成する金属膜の比抵抗が透明電
極膜より小さい事を特徴とする特許請求の範囲第１項又
は第２項記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61154595A JPS639977A (ja) | 1986-07-01 | 1986-07-01 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61154595A JPS639977A (ja) | 1986-07-01 | 1986-07-01 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS639977A true JPS639977A (ja) | 1988-01-16 |
Family
ID=15587620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61154595A Pending JPS639977A (ja) | 1986-07-01 | 1986-07-01 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS639977A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01227128A (ja) * | 1988-03-07 | 1989-09-11 | Mitsubishi Electric Corp | 液晶表示装置 |
| US5032531A (en) * | 1988-07-08 | 1991-07-16 | Hitachi, Ltd. | Method of manufacturing active matrix panel |
| US5728592A (en) * | 1992-10-09 | 1998-03-17 | Fujitsu Ltd. | Method for fabricating a thin film transistor matrix device |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56107287A (en) * | 1980-01-31 | 1981-08-26 | Tokyo Shibaura Electric Co | Image display unit |
| JPS57128382A (en) * | 1981-02-02 | 1982-08-09 | Canon Kk | Electrooptical display device |
| JPS5968975A (ja) * | 1982-10-12 | 1984-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS59117267A (ja) * | 1982-12-24 | 1984-07-06 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS60100173A (ja) * | 1983-11-07 | 1985-06-04 | セイコーインスツルメンツ株式会社 | 液晶表示装置の製造方法 |
| JPS6129820A (ja) * | 1984-07-23 | 1986-02-10 | Seiko Instr & Electronics Ltd | アクテイプマトリクス表示装置用基板 |
| JPS61134070A (ja) * | 1984-12-05 | 1986-06-21 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ |
| JPS62288883A (ja) * | 1986-06-09 | 1987-12-15 | アルプス電気株式会社 | 薄膜トランジスタの製造方法 |
| JPS62299885A (ja) * | 1986-06-18 | 1987-12-26 | 富士通株式会社 | 薄膜トランジスタマトリツクスの形成方法 |
-
1986
- 1986-07-01 JP JP61154595A patent/JPS639977A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56107287A (en) * | 1980-01-31 | 1981-08-26 | Tokyo Shibaura Electric Co | Image display unit |
| JPS57128382A (en) * | 1981-02-02 | 1982-08-09 | Canon Kk | Electrooptical display device |
| JPS5968975A (ja) * | 1982-10-12 | 1984-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS59117267A (ja) * | 1982-12-24 | 1984-07-06 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS60100173A (ja) * | 1983-11-07 | 1985-06-04 | セイコーインスツルメンツ株式会社 | 液晶表示装置の製造方法 |
| JPS6129820A (ja) * | 1984-07-23 | 1986-02-10 | Seiko Instr & Electronics Ltd | アクテイプマトリクス表示装置用基板 |
| JPS61134070A (ja) * | 1984-12-05 | 1986-06-21 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ |
| JPS62288883A (ja) * | 1986-06-09 | 1987-12-15 | アルプス電気株式会社 | 薄膜トランジスタの製造方法 |
| JPS62299885A (ja) * | 1986-06-18 | 1987-12-26 | 富士通株式会社 | 薄膜トランジスタマトリツクスの形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01227128A (ja) * | 1988-03-07 | 1989-09-11 | Mitsubishi Electric Corp | 液晶表示装置 |
| US5032531A (en) * | 1988-07-08 | 1991-07-16 | Hitachi, Ltd. | Method of manufacturing active matrix panel |
| US5728592A (en) * | 1992-10-09 | 1998-03-17 | Fujitsu Ltd. | Method for fabricating a thin film transistor matrix device |
| US5994173A (en) * | 1992-10-09 | 1999-11-30 | Fujitsu Limited | Thin film transistor matrix device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0661581B1 (en) | Active matrix type liquid crystal display apparatus | |
| US6475837B2 (en) | Electro-optical device | |
| US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JP2001051303A (ja) | 液晶表示装置及びその製造方法 | |
| US4961629A (en) | Liquid crystal display device | |
| JP2727562B2 (ja) | 表示装置 | |
| JPH1152419A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JPH0713196A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3524162B2 (ja) | 液晶表示装置 | |
| US5663575A (en) | Liquid crystal display device providing a high aperture ratio | |
| US5666180A (en) | Liquid crystal display with reduced parasitic capacitance between pixel elements and matrix wiring elements | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JPS639977A (ja) | 薄膜トランジスタ | |
| US20030122984A1 (en) | Liquid crystal display device and method for manufacturing the same | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JPH0220830A (ja) | 薄膜トランジスタアレイ | |
| JPH0418525A (ja) | 液晶表示装置およびその製造方法 | |
| CN100371815C (zh) | 制作液晶显示器的薄膜晶体管的方法 | |
| KR100599961B1 (ko) | 박막 트랜지스터 액정표시장치 | |
| JP2741773B2 (ja) | 液晶表示装置 | |
| JPH0650777B2 (ja) | アクテイブマトリクス表示装置の基板 | |
| JPH07199225A (ja) | 表示装置 |