JP3524162B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜トランジスタ（ＴＦ
Ｔ）を使用したアクティブマトリクス駆動型液晶表示装
置およびその製造方法に関する。

【０００２】

【従来の技術】アクティブマトリクス方式の液晶表示装
置は、マトリクス状に配列された複数の画素電極の各々
に対応して、スイッチング素子を設けたものである。ア
クティブ方式では各画素における液晶は理論的に常時駆
動されているので、時分割駆動方式を採用している単純
マトリクス方式と比べ、アクティブ方式はコントラスト
が高く特にカラー表示には欠かせない技術になってい
る。

【０００３】従来のアクティブマトリクス方式の液晶表
示装置では、絶縁透明基板上にゲート電極（ゲートライ
ン），その上部にゲート絶縁膜，その上部に半導体層、
さらに半導体層上にはドレイン電極(データライン)およ
びソース電極を設けてＴＦＴが形成され、そのソース電
極には透明な画素電極が接続されている。基板上にまず
ゲート電極が形成されるＴＦＴの構造は一般に逆スタガ
構造と呼ばれている。このようなＴＦＴとして、特開昭
61−161764号公報が知られている。

【０００４】

【発明が解決しようとする課題】ＴＦＴを用いた液晶表
示装置はアクティブ駆動が可能なためにコントラストが
高いという特長を持つ。しかし、基板上にＴＦＴを形成
する工程が複雑であり、通常６回以上のホトリソグラフ
ィ工程を必要とする。ＴＦＴ基板を製造するための工程
数が多い場合、ＴＦＴ基板の製造コストが高くなり、さ
らに外部から付着したり製造時に発生するゴミ等のため
に歩留まりが低下するという問題がある。工程を簡略化
する方法として、従来技術では、ゲート絶縁膜と半導体
層，ドレイン電極とソース電極となる金属膜を連続成膜
し、この金属膜のマスクとして半導体層を加工し、その
後、透明電極を形成する方法が提案されている。

【０００５】しかし、この従来技術では、半導体層をエ
ッチングする際に、ソース電極を構成する金属膜のエッ
チング速度が半導体層のエッチング速度より小さい場
合、ソース電極の端部がひさし状に残り、透明電極がそ
の段差のために断線しやすいという問題が発生する。す
なわち、製造時の歩留まりが十分に考慮されていなかっ
た。

【０００６】ところで、明るい画面表示を実現するため
には、透明画素電極の光透過部の面積（以下、開口率と
呼ぶ）を大きくする必要がある。しかし、上記従来技術
では、開口率を向上し、明るい表示画面を得ることにつ
いては考慮されていなかった。

【０００７】本発明の目的は、製造工程数が少ない上に
製造歩留まりが高いアクティブマトリクス方式の液晶表
示装置の製造方法を提供することにある。

【０００８】また、他の目的は、明るい表示画面が得ら
れるアクティブマトリクス方式の液晶表示装置を提供す
ることにある。

【０００９】

【課題を解決するための手段】

〔手段１〕基板上に形成した複数のゲートラインと，複
数のゲートラインに交差するように形成された複数のデ
ータラインと，複数のゲートラインと複数のデータライ
ンの各交差点付近に形成された薄膜トランジスタと，薄
膜トランジスタに接続された画素電極とからなり、画素
電極によって液晶を駆動する機能を有する液晶表示装置
において、画素電極は、その中央部分が基板に接し、周
辺部分が薄膜トランジスタを構成するゲート絶縁膜と同
層の絶縁膜に接するようにした。

【００１０】〔手段２〕手段１において、画素電極を構
成する導電膜は、薄膜トランジスタのソース電極まで延
在され、ソース電極を構成する導電膜の平面パターンの
輪郭線が、画素電極中央部分の基板に接する領域の平面
パターンの輪郭線と交差するようにした。

【００１１】〔手段３〕手段１において、データライン
と画素電極中央部分の基板に接する領域との間に、デー
タラインとほぼ平行で、データラインとは薄膜トランジ
スタを構成するゲート絶縁膜と同層の絶縁膜によって絶
縁分離された遮光膜を設けた。

【００１２】〔手段４〕手段１において、複数のゲート
ラインのそれぞれに対応して、これと平行な導電ライン
を設け、導電ラインと画素電極との間に絶縁膜を挾持し
て容量素子を形成した。

【００１３】〔手段５〕基板上に形成した複数のゲート
ラインと，複数のゲートラインに交差するように形成さ
れた複数のデータラインと，複数のゲートラインと複数
のデータラインの各交差点付近に形成された薄膜トラン
ジスタと，薄膜トランジスタに接続された画素電極と，
画素電極に接続された保持容量とからなり、画素電極に
よって液晶を駆動する機能を有する液晶表示装置におい
て、薄膜トランジスタは、ゲートラインの一部によって
構成されるゲート電極上にゲート絶縁膜，ゲート絶縁膜
上に半導体層，半導体層上にソース電極及びドレイン電
極を形成した構造であり、画素電極を構成する導電膜は
ソース電極上に延在され、保持容量は、薄膜トランジス
タが形成されたゲートラインと隣合ったゲートラインの
上にゲート絶縁膜と同層の絶縁膜，絶縁膜の上に画素電
極から延在された導電膜を形成した構造とした。

【００１４】〔手段６〕手段５において、薄膜トランジ
スタを構成するゲート絶縁膜及び半導体層の端部の基板
とのテーパ角を、保持容量を構成する絶縁膜の端部の基
板とのテーパ角よりも大きくした。

【００１５】〔手段７〕手段５において、ソース電極
が、半導体層，ゲート絶縁及び基板と接触するようにし
た。

【００１６】〔手段８〕手段５において、複数のデータ
ラインは、半導体層と，ソース電極及びドレイン電極を
構成する導電膜からなり、これらを同一平面パターンと
した。

【００１７】〔手段９〕手段５において、ゲートライン
を、それを構成する導電膜の陽極酸化膜で被覆した。

【００１８】〔手段１０〕基板上に形成した複数のゲー
トラインと，複数のゲートラインに交差するように形成
された複数のデータラインと，複数のゲートラインと複
数のデータラインの各交差点付近に形成された薄膜トラ
ンジスタと，薄膜トランジスタに接続された画素電極と
からなり、画素電極によって液晶を駆動する機能を有す
る液晶表示装置の製造方法において、ゲート絶縁膜及び
ゲート絶縁膜の上に形成された半導体層をほぼ同一平面
パターンで同一工程でエッチングする工程，その後半導
体膜を選択的にエッチングする工程、とを備えた。

【００１９】〔手段１１〕手段１０において、ゲート絶
縁膜及び半導体層を同一工程でエッチングした後、半導
体層の上に所定パターンの金属膜を形成し、金属膜をマ
スクとして半導体膜をエッチングした。

【００２０】〔手段１２〕手段１０において、ゲートラ
インの表面を陽極酸化する工程をさらに備えた。 〔手段１３〕手段１０において、ゲート絶縁膜及び半導
体層を同一工程でエッチングする工程において、エッチ
ングガスとして６フッ化イオウを用いた。

【００２１】〔手段１４〕手段１０において、金属膜を
マスクとして半導体層をエッチング工程において、エッ
チングガスとして６フッ化イオウと塩素の混合ガスを用
いた。

【００２２】〔手段１５〕手段１０において、半導体膜
をエッチングした後、画素電極を形成した。

【００２３】

【作用】ソース電極の金属膜を形成する前に、ゲート絶
縁膜が開口され、その開口部にソース電極が形成されて
いるので、ソース電極の金属膜をマスクとして半導体膜
をエッチングしても、金属膜の端部が半導体層に対して
ひさし状にならないので、透明電極が断線することはな
く、製造工程の簡略化は図りながら製造歩留まりを向上
できる。

【００２４】また、画素電極の下部のゲート絶縁膜が開
口されているので、透過率が向上できる。さらに、デー
タライン近傍に遮光電極が形成され、ゲート絶縁膜の開
口部が遮光電極上にないため、歩留まりが高く、開口率
が大きくなり、画面が明るくなる。

【００２５】

【実施例】以下、本発明の液晶表示装置及びその製造方
法を具体的な実施例を用いて説明する。

【００２６】（実施例１）図１に本実施例のアクティブ
マトリクス液晶表示装置におけるマトリクス部（表示
部）の断面構造を示す。表示パネルは、透明ガラス基板
ＳＵＢ１の一方の表面に薄膜トランジスタや画素電極，
各種配線などを形成したＴＦＴ基板TFTSUBと、これとは
別の透明ガラス基板ＳＵＢ２の一方の表面に共通電極Ｉ
ＴＯ２やカラーフィルタＦＩＬ，遮光膜ＢＭなどを形成
した対向基板ＯＰＳＵＢと、両基板を対向させてその間
隙に充填した液晶層ＬＣとから構成される。

【００２７】画素電極と共通電極ＩＴＯ２との間に画像
信号電圧を印加して両電極間の液晶層ＬＣの電気光学的
状態を制御し、表示パネルのこの部分の光透過状態を変
化させ、所定の画像を表示する。

【００２８】液晶パネル外側の対向基板ＯＰＳＵＢ側ま
たはＴＦＴ基板TFTSUB側にはバックライトが設置され、
液晶パネルの画素部を透する光をそれぞれバックライト
と反対側から観察する。

【００２９】なお、以下で説明する図面では、同一機能
を有する部分に同一符号をつける。 《ＴＦＴ基板》図２は、ＴＦＴ基板TFTSUBを構成する各
層の平面パターンを示す図であり、１画素とその周辺の
領域を示す。図１は図２の１−１線に沿った断面図、図
３は図２の３−３線に沿った断面図である。

【００３０】次に、図１〜図３を用いてＴＦＴ基板TFTS
UBの構造を詳しく説明する。図２に示すように、ＴＦＴ
基板の表面には互いに平行な複数のゲートライン（走査
信号線または水平信号線）ＧＬと，ゲートラインと交差
するように形成された互いに平行な複数のデータライン
（映像信号線または垂直信号線）ＤＬが設けられてい
る。隣接する２本のゲートラインＧＬと，隣接する２本
のデータラインＤＬで囲まれた領域が画素領域となり、
この領域に略全面に画素電極が形成されている。スイッ
チング素子としての薄膜トランジスタ（図２の破線で示
した領域）は各画素電極に対応してゲートラインの凸型
部分（図２では、上方に凸型の部分）に形成され、その
ソース電極ＳＤ１は画素電極に接続される。ゲートライ
ンＧＬに与えられた走査電圧はゲートラインの一部で構
成されるＴＦＴのゲート電極に印加されてＴＦＴがＯＮ
状態となり、この時データラインＤＬに供給された画像
信号がソース電極ＳＤ１を介して画素電極に書き込まれ
る。

【００３１】《薄膜トランジスタＴＦＴ》図３に示すよ
うに、透明ガラス基板ＳＵＢ１上にはゲートラインＧＬ
が形成され、その上に後述のように絶縁膜，半導体層な
どが形成され薄膜トランジスタＴＦＴが構成される。薄
膜トランジスタは、ゲートラインＧＬにバイアス電圧を
印加すると、ソース−ドレイン（データラインＤＬ）間
のチャネル抵抗が小さくなり、バイアス電圧をゼロにす
ると、チャネル抵抗は大きくなるように動作する。

【００３２】ゲートラインＧＬの一部によって構成され
るゲート電極上に窒化シリコンからなるゲート絶縁膜Ｇ
Ｉを設け、その上に意図的に不純物を添加していない非
晶質シリコンからなるｉ型半導体層ＡＳ及び不純物を添
加した非晶質シリコンからなるＮ型半導体層ｄ０を形成
する。このｉ型半導体層ＡＳが薄膜トランジスタの能動
層を構成する。さらに、その上にソース電極ＳＤ１，ド
レイン電極（実施例ではデータラインＤＬの一部がドレ
イン電極を構成する。以下特に明記しない場合、ドレイ
ン電極をデータラインＤＬと呼ぶ。）を形成し、薄膜ト
ランジスタとする。

【００３３】ゲート絶縁膜ＧＩとしては、例えばプラズ
マＣＶＤで形成された窒化シリコン膜が選ばれ、２００
０〜５０００Åの厚さに（本実施例では、３５００Å程
度）形成される。

【００３４】ｉ型半導体層ＡＳは、５００〜２５００Å
の厚さ（本実施例では、２０００Å程度）で形成され
る。Ｎ型半導体層ｄ０はｉ型半導体層ＡＳとソース電
極，ドレイン電極とのオーミックコンタクトを形成する
ために設けられ、リン（Ｐ）をドープした非晶質シリコ
ン半導体で形成される。

【００３５】ソース電極，ドレイン電極の呼称は本来そ
の間に印加されるバイアス電圧の極性によって決められ
る。本発明の液晶表示装置では、動作中にその極性が反
転するのでソース電極，ドレイン電極が入れ替わるが、
以下の説明では、便宜上一方をソース電極，他方をドレ
イン電極と固定して呼ぶことにする。

【００３６】《ソース電極》図３に示すように、ソース
電極ＳＤ１は薄膜トランジスタＴＦＴのＮ型半導体層ｄ
０から画素電極付近のガラス基板ＳＵＢ１上にかけて形
成され、第１導電層ｄ１，第２導電層ｄ２の積層膜によ
り構成されている。第１導電層ｄ１は厚さ６００〜１５
００Å（本実施例では、１２００Å程度）のクロム（Ｃ
ｒ）膜、第２導電層ｄ２は酸化インジウム錫(Indium-Ti
n-Oxide、以下略してＩＴＯと呼ぶ)などの透明導電膜Ｉ
ＴＯ１でそれぞれ形成される。第１導電膜は、Ｃｒ以外
の高融点金属（Ｔｉ，Ｔａ，Ｗ，Ｍｏ）で形成されても
良いし、これらの金属の合金で形成されても良い。

【００３７】前記ソース電極ＳＤ１は、図２，図３に示
すように、１画素領域の内側に形成されたゲート絶縁膜
ＧＩの開口部（図３で画素電極と表示）の内部に伸びる
ように形成されている。すなわち、図３に示すように、
ソース電極ＳＤ１を形成する第１導電膜ｄ１及びその上
部にある透明導電膜ｄ２は、画素領域内で、少なくとも
その一部はガラス基板ＳＵＢ１に接触して形成されてい
る。

【００３８】このような構造により、透明導電膜ｄ２は
下層の第１導電膜ｄ１の段差のところで断線することな
く、その段差を良好に乗り越えることができる。これに
ついては、後の製造方法のところでさらに詳しく述べ
る。特に、本実施例のように、透明導電膜ｄ２としてＩ
ＴＯを用いる場合にこのような効果が顕著になる。ITO
は結晶粒径が大きいために、結晶粒界部分と結晶粒のエ
ッチング速度が異なり、粒界の部分の方が速い。従っ
て、透明導電膜ｄ２下部の断差部分が良好なテーパ形状
に加工されていなければ、この段差でＩＴＯは容易に断
線する。

【００３９】その点で、特開昭61−161764号公報に記載
のように半導体膜上で金属膜をマスクとして半導体をエ
ッチングした場合、金属膜に比べて半導体膜のエッチン
グ速度が大きいので、断面構造において金属膜がひさし
状に形成され、この部分で透明導電膜が断線しやすい。
これに対し、本実施例では、上述のように段差部でのＩ
ＴＯの断線は非常に起こりにくい。

【００４０】後の製造方法のところでも述べるように、
本実施例では、ゲート絶縁膜ＧＩは第１導電膜ｄ１形成
以前に開口され、これによって露出したガラス基板ＳＵ
Ｂ１上に第１導電膜ｄ１が形成されている。また、半導
体の一般的ドライエッチングガスであるフッ素を含むガ
スをドライエッチングに用いた場合、半導体シリコンに
比べガラスのエッチング速度が小さい。そのため、第１
導電膜をマスクとしてｉ型半導体層ＡＳをゲート絶縁膜
ＧＩに対して選択的にエッチングしたとしても、第１導
電膜ｄ１端部はひさし状にならず、ソース電極ＳＤ１を
構成する第２導電膜が断線することなく、良好な歩留ま
りが得られるという特長がある。

【００４１】また、ゲート絶縁膜ＧＩに開口部を形成す
ることにより、開口部を設けない場合よりも画素電極部
における光吸収が低減されて透過率が向上し、明るい画
面の液晶表示装置が得られる。

【００４２】《画素電極》画素電極は透明導電膜ＩＴＯ
１で形成され、薄膜トランジスタのソース電極ＳＤ１に
接続され、これを構成する透明導電膜ｄ２と一体的に形
成される。透明導電膜ＩＴＯ１はＩＴＯのスパッタリン
グ膜によって形成され、その厚さは300〜３０００Å
（本実施例では１４００Å程度）である。

【００４３】《ゲートラインＧＬ》図１に示すように、
ゲートラインＧＬは、単層の導電膜ｇ１で形成される。
導電膜ｇ１としては厚さ６００〜１５００Å（本実施例
では、１２００Å程度）のスパッタリングで形成された
クロム（Ｃｒ）膜が用いられる。導電膜ｇ１も，第１導
電膜ｄ１同様、Ｃｒ以外の高融点金属あるいは高融点金
属の合金でも良い。 《データラインＤＬ》図１に示すように、データライン
ＤＬは、透明ガラス基板ＳＵＢ１上のゲート絶縁膜ＧＩ
の上に形成される。そして、データラインＤＬは、ほぼ
同一平面パターンを有するｉ型半導体層ＡＳ，Ｎ型半導
体層ｄ０，第１導電膜ｄ１、及び透明導電膜ｄ２である
透明導電膜の積層構造となっている。これら層または膜
のうち主として電気伝導に寄与し、信号を伝達する機能
を有するのは導電膜ｄ１と導電膜ｄ２である。

【００４４】《保持容量Ｃａｄｄ》保持容量Ｃａｄｄは
液晶層ＬＣの容量の減衰やＴＦＴのオフ時の電圧低下を
防止する働きがあり、各画素に形成される。図３に示す
ように、各画素における保持容量Ｃａｄｄは、同じ画素
内のＴＦＴが形成されたゲートラインＧＬとは隣合った
前段のゲートラインＧＬと，画素電極との交差領域に、
両者の間にゲート絶縁膜ＧＩを挟んで形成される。

【００４５】《遮光電極ＳＫＤ及び角型保持容量ＴＣａ
ｄｄ》図１に示すように遮光電極ＳＫＤはＴＦＴ基板TF
TSUBの透明ガラス基板SUB1上にゲートラインＧＬを構成
する導電膜ｇ１と同じ導電膜で形成される。一方、図２
に示すように、角型保持容量ＴＣａｄｄはゲートライン
ＧＬの凸型部と画素電極との交差領域に、両者の間にゲ
ート絶縁膜ＧＩを挟んで形成される。

【００４６】この遮光電極ＳＫＤ及び角型保持容量ＴＣ
ａｄｄは、平面構造上図２に示すようにドレインライン
ＤＬに沿って画素電極とオーバラップするように形成さ
れる。一方、遮光電極ＳＫＤは、断面構造的には図１に
示すようにデータラインＤＬとゲート絶縁膜ＧＩによっ
て絶縁分離されている。

【００４７】遮光電極ＳＫＤ及び角型保持容量ＴＣａｄ
ｄは、１画素の面積に対する画素電極の面積の割合、す
なわち開口率を向上させ、表示パネルの明るさを向上さ
せる機能を有する。図１に示した表示パネルにおいて、
バックライトは対向基板ＯＰＳＵＢ側あるいはＴＦＴ基
板TFTSUB側のいずれかに設置される。以下では、便宜上
バックライトは対向基板ＯＰＳＵＢ側に設けられ、ＴＦ
Ｔ基板TFTSUB側から観察するとする。照射光はガラス基
板ＳＵＢ２を透過し、ガラス基板ＳＵＢ２の液晶層ＬＣ
側の表面にクロム（Ｃｒ）膜によって形成された遮光膜
ＢＭの間隙を通って液晶層に入射する。この入射光は対
向基板ＯＰＳＵＢに形成された透明共通電極ＩＴＯ２と
ＴＦＴ基板に形成された画素電極との間に印加される電
圧によって制御される。

【００４８】表示パネルがノーマリホワイトモードの場
合、遮光膜ＢＭがない時には、データラインＤＬと遮光
電極ＳＫＤの間隙（図１のＬ１）を電圧で制御されない
漏光（非制御光）が通過し、表示のコントラストが低下
する。また、データラインＤＬと画素電極の周辺部は同
じゲート絶縁膜ＧＩ上に形成されており、両者のショー
トによる点欠陥を防止するため、データラインＤＬと画
素電極を所定の距離Ｌ４だけ離しておく必要がある。ま
た、ＴＦＴ基板TFTSUBと対向基板ＯＰＳＵＢの間隔は５
μｍと大きいため、前記遮光膜ＢＭとデータラインＤＬ
の間隙との合わせ距離Ｌ２は対向する所定の距離が必要
である。一方、遮光電極ＳＫＤはデータラインＤＬとゲ
ート絶縁膜ＧＩにより絶縁分離されているのでショート
の可能性が小さく、Ｌ４より小さく設定できる。従っ
て、遮光電極ＳＫＤがない場合に必要な遮光膜ＢＭと画
素電極との合わせマージンＬ３を遮光電極がデータライ
ンＤＬに近づいた分だけ開口率が向上する。

【００４９】角型保持容量ＴＣａｄｄも、遮光電極ＳＫ
Ｄと同様の作用により開口率向上に寄与する。そして、
さらに次のような効果も有する。すなわち、ＴＣａｄｄ
はゲートラインＧＬの凸型部に形成されているので、そ
の凸型部の静電シールド効果により、データラインＤＬ
の電圧変化が画素容量（画素電極と対向基板に形成され
た透明導電膜ＩＴＯ２、及びその間に挾持された液晶層
とで形成される容量）に与える静電的な影響を低減でき
る働きがある。

【００５０】《保護膜》図１，図３に示すように、ＴＦ
Ｔ基板TFTSUBの薄膜トランジスタＴＦＴを形成した側の
表面は、画素電極の中央部、及び後述のようにＴＦＴ基
板の周辺部に設けられたゲート端子部及びドレイン端子
部などを除いて保護膜ＰＳＶ１で覆われる。画素電極上
部で保護膜ＰＳＶ１を開口させることにより、この部分
での保護膜による光吸収がなくなり、表示パネルの透過
率すなわち明るさを向上させることができる。

【００５１】保護膜ＰＳＶ１は主に薄膜トランジスタＴ
ＦＴを湿気等から保護するために形成される。保護膜Ｐ
ＳＶ１は、例えばプラズマＣＶＤにより、厚さ２０００
Å〜８０００Åの酸化シリコン膜や窒化シリコン膜で形
成される。

【００５２】《ゲート端子部ＧＴＭ》図４はＴＦＴ基板
上のゲートラインＧＬの終端部付近から外部の駆動回路
との接続部分であるゲート端子ＧＴＭまでの部分の平面
図、図５は図４の５−５線における断面図である。

【００５３】ゲート端子ＧＴＭは、ゲートラインＧＬを
構成する導電膜ｇ１とデータラインＤＬを構成する第１
導電膜ｄ１及び透明導電膜ｄ２との積層膜からなってお
り、透明導電膜ｄ２が外界に露出している。ＩＴＯから
なる透明導電膜は第１導電膜ｄ１及びその下部の導電膜
ｇ１のＣｒを外界の雰囲気から保護する。ゲート端子Ｇ
ＴＭの透明導電膜は、画素電極やデータラインを構成す
る透明導電膜ＩＴＯ１と同時に形成される。また、導電
膜ｇ１よりも第１導電膜ｄ１が、第１導電膜ｄ１より透
明導電膜ｄ２の方が大きめのパターンになっている。こ
れは、ゲート絶縁膜ＧＩ加工後に、第１導電膜ｄ１と同
じＣｒで構成させた導電膜ｇ１の消失を防止するため
と、薬品，水分等が浸入し、Ｃｒからなる導電膜ｇ１及
び第１導電膜ｄ１が腐食されることを防止するためであ
る。本構造では、保護膜ＰＳＶ１以外で外界に露出して
いる部分は透明導電膜ＩＴＯ１(ｄ２)のみである。ＩＴ
Ｏはその名のように、酸化物であり、腐食の原因となる
酸化反応には著しく強い。従って、上述の構造は信頼性
が高い。

【００５４】このように、ＴＦＴを用いた液晶表示装置
においては、ゲート端子ＧＴＭを構成する金属導電膜を
ＩＴＯで被覆することによって歩留まり、信頼性を向上
させることができる。その点から、ＩＴＯである透明導
電膜ｄ２の下部のゲート絶縁膜ＧＩはｄ２形成以前に開
口されていなければならない。また、前述のように、Ｉ
ＴＯ下部の段差部におけるｉ型半導体層ＡＳ，ゲート絶
縁膜ＧＩは、良好なテーパ形状に加工されていなければ
ならない。

【００５５】《ドレイン端子部ＧＴＭ》図６はＴＦＴ基
板上のデータラインＤＬの終端部付近から外部の駆動回
路との接続部分であるドレイン端子ＤＴＭまでの部分の
平面図であり、図７は図６の７−７線における断面図で
ある。

【００５６】ドレイン端子ＤＴＭは、上述のゲート端子
ＧＴＭの場合と同じ理由により、データラインＤＬを構
成するＣｒからなる第１導電膜ｄ１と透明導電膜からな
る透明導電膜ｄ２の２層で形成されている。透明導電膜
ｄ２は第１導電膜より広めのパターンで形成されてい
る。また、ドレイン端子部では外部回路との接続を行う
ために、保護膜ＰＳＶ１は除去されている。

【００５７】図８は表示パネル周辺部の概略的な構造を
示す平面図である。ＴＦＴ基板TFTSUB（ＳＵＢ１）の周
辺部では各ゲートラインに対応して複数のゲート端子Ｇ
ＴＭが並べて配置され、ゲート端子群Ｔｇを構成する。
同様に、各データラインに対応して複数のドレイン端子
ＤＴＭが並べて配置され、ドレイン端子群Ｔｄを構成す
る。また、図８のＩＮＪはＴＦＴ基板TFTSUBと対向基板
ＯＰＳＵＢを貼り合わせるためのシールパターンＳＬが
形成されない部分で、両基板の貼り合わせ後、ここより
液晶が封入される。

【００５８】《対向基板ＯＰＳＵＢ》図１に示すよう
に、透明ガラス基板ＳＵＢ２の一方の面には遮光膜Ｂ
Ｍ，赤，緑，青のカラーフィルタＦＩＬ，保護膜ＰＳＶ
２，共通透明画素電極ＩＴＯ２及び配向膜ＯＰＲＩ２が
順次積層して設けられている。また、透明ガラス基板SU
B2の他方の面には偏光板ＰＯＬ２が貼り合わされてお
り、この偏光板ＰＯＬ２とＴＦＴ基板TFTSUBのＴＦＴが
形成されていない面に貼り合わされた偏光板POL1とで透
過光を偏光する。

【００５９】上記遮光膜ＢＭはＣｒのスパッタリング膜
で形成され、表示パネルの非制御領域を遮光すると同時
に、各画素の周囲を額縁状に囲み、コントラストを向上
させるブラックマトリクスの役目も果たす。

【００６０】《ＴＦＴ基板TFTSUBの製造方法》次に、上
述した液晶表示装置のＴＦＴ基板TFTSUBの製造方法を図
９〜図１６を用いて説明する。図９は製造工程の流れを
各工程の名称を用いてフローチャートとしてまとめたも
のである。関連のある複数のサブ工程をまとめてそれに
（Ａ)，(Ｂ），(Ｃ）などと記号を付けてある。この
（Ａ）から（Ｇ）までの各々の工程を構成するサブ工程
終了後の最終断面構造が図１０〜図１６に対応する。こ
れらの図は、ＴＦＴ基板の薄膜トランジスタと画素電極
および保持容量の接続部付近（図３の断面図と対応）の
断面図である。なお、図９の工程（Ｈ）終了後の対応す
る断面構造は図３である。工程（Ａ)，(Ｃ)，(Ｄ)，
(Ｆ)，(Ｈ）のサブ工程にはそれぞれ写真（ホト）処理
工程が含まれている。ここで、ホト処理工程とは本発明
ではホトレジストの塗布からマスクを使用した選択露光
を経てそれを現像するまでの一連の作業を示すものとす
る。図９から明らかなように、本発明におけるＴＦＴ基
板は５回のホト処理工程を経て製造される。

【００６１】また、図１７は図９の工程（Ｄ）の第３ホ
トを経てａ−Ｓｉエッチする直前の各薄膜の断面形状を
より実際に近い形で描いた図であり、図１８は同様に図
９の工程（Ｆ）のＩＴＯスパッタ後の実際に近い断面形
状である。以下、各工程を順を追って説明する。

【００６２】透明ガラス基板ＳＵＢ１を準備し、その一
方面上全面にＣｒ膜をスパッタリングにより形成する。
このＣｒ膜上にホト処理（第１ホト）によって所定パタ
ーンのマスクを形成した後、Ｃｒ膜を選択的にエッチン
グし、所定パターンの導電膜ｇ１を形成する（工程
（Ａ），図１０）。

【００６３】次に、透明ガラス基板ＳＵＢ１の一方面上
に設けた導電膜ｇ１上に、プラズマＣＶＤ装置により窒
化Ｓｉ膜ＧＩ，ｉ型非晶質Ｓｉ膜ＡＳ，Ｎ型の非晶質Ｓ
ｉ膜ｄ０を順次形成する（工程（Ｂ），図１１）。

【００６４】ホト処理（第２ホト）によってマスクを形
成した後、ＳＦ６ガスを用い、画素領域となる部分のＮ
型半導体層ｄ０（Ｎ型非晶質Ｓｉ），ｉ型半導体層ＡＳ
（ｉ型非晶質Ｓｉ），ゲート絶縁膜ＧＩ（窒化Ｓｉ）を
エッチング除去する（工程（Ｃ），図１２）。

【００６５】次に、Ｃｒ膜をスパッタリングによりその
上部に形成する。その後、このＣｒ膜上にホト処理（第
３ホト）によって所定のパターンのマスクを形成した
後、Ｃｒ膜を選択的にエッチングして、所定のパターン
の導電膜ｄ１を形成する。この際に、薄膜トランジスタ
ＴＦＴの部から延びた第１導電膜ｄ１の端部は前記工程
で開口された透明ガラス基板ＳＵＢ１上に形成される
(工程（Ｄ），図１３)。次に、前記工程で形成された第
１導電膜ｄ１のマスクを利用して、Ｎ型半導体層ｄ０と
ｉ型半導体層ＡＳをＳＦ６とＢＣｌ３の混合ガスで選択
的にドライエッチング除去する（工程（Ｅ），図１
４）。

【００６６】次に、ＩＴＯ膜からなる透明導電膜ｄ２を
スパッタリングにより設ける。ホト処理（第４ホト）に
よってマスク形成後、透明導電膜ｄ２をＨＢｒ溶液によ
り選択的にエッチングし、透明導電膜ＩＴＯ１などにＩ
ＴＯパターンを残す（工程（Ｆ），図１５）。

【００６７】次に、パターンニングされた透明導電膜ｄ
２をマスクとして、再度第１導電膜ｄ１を選択的にエッ
チングし、さらにＮ型非晶質Ｓｉをエッチングすること
により、ソース電極ＳＤ１とデータラインＤＬを分離す
る（工程（Ｇ），図１６）。次に、プラズマＣＶＤ装置
により窒化Ｓｉ膜を設ける。ホト処理（第５ホト）によ
ってマスク形成後、窒化Ｓｉ膜をエッチングし、画素電
極の中央部などの領域以外に保護膜ＰＳＶ１を形成する
（工程（Ｈ），図３）。

【００６８】本発明の製造方法の特徴をさらに詳細に図
１７，図１８を用いて説明する。本実施例の製造方法に
より、下部に存在する段差によって断線しやすいＩＴＯ
を用いても、断線が生じない段差部分を作り出すことが
できる。

【００６９】図１７は図９の第３ホト後のＣｒエッチを
行った直後の断面構造を示す。第１導電膜ｄ１上には、
マスクとして用いたホトレジストＰＲＥＳが残されてい
る。まず、第１導電膜ｄ１の下部の段差であるＮ型半導
体層ｄ０，ｉ型半導体層ＡＳ，ゲート絶縁膜ＧＩの端部
はそれぞれ良好なテーパ形状となっている。これは、こ
の３層のテーパ形状はフッ素（Ｆ）を主成分とするガス
ＳＦ６で連続的にエッチングすることにより生じる。Ｓ
Ｆ６ガスに対するエッチング速度の比はガラス基板ＳＵ
Ｂ１を１とするとゲート絶縁膜ＧＩが約２０，ｉ型半導
体層ＡＳが８０，Ｎ型半導体層ｄ０が約１６０と、Ｎ型
非晶質Ｓｉ＞ｉ型非晶質Ｓｉ＞窒化Ｓｉ膜＞ガラス基板
の順に大きい。従って、Ｎ型非晶質Ｓｉ膜のエッチング
が完了し、ｉ型非晶質Ｓｉ膜がエッチングされ始める
と、上部のＮ型非晶質Ｓｉ膜がサイドエッチングされ、
結果的にｉ型非晶質Ｓｉ膜の端部が約７０〜７５度の角
度でテーパ（傾斜）状に加工される。また、ｉ型非晶質
Ｓｉ膜のエッチングが完了し、次に窒化Ｓｉ膜がエッチ
ングされ始めると、上部のＮ型非晶質Ｓｉ膜，ｉ型非晶
質Ｓｉ膜の順にサイドエッチされ、結果的に、ｉ型半導
体層ＡＳの端部が５０度，ゲート絶縁膜ＧＩの端部が２
０度の角度でテーパ加工される。これにより、上部に形
成される第１導電膜ｄ１は、テーパがなく急峻な段差が
ある場合に比べて、断線の確率が低減される。また、こ
のテーパ部分をさらに第１導電膜ｄ１で被覆すると、テ
ーパ上に形成された第１導電膜ｄ１上面のテーパ角度は
約１０度となる。

【００７０】一方、ガラス基板ＳＵＢ１上にある第１導
電膜ｄ１自身の端部は、エッチング溶液に硝酸第２セリ
ウムアンモニウムに適量の硝酸を添加することにより、
約１０度のテーパ角度となる。

【００７１】次に、図１７に示すように、ホトレジスト
ＰＲＥＳをマスクとして，保持容量部の導電膜ｇ１上の
Ｎ型半導体層ｄ０とｉ型半導体層ＡＳを選択的にエッチ
ング除去する場合を考える。この時のドライエッチング
ガスは図中の矢印のように流れ、特に、第１導電膜ｄ１
の端部では、ホトレジストＰＲＥＳ端部の下にまわり込
み、第１導電膜ｄ１端部のテーパに沿ってガラス基板Ｓ
ＵＢ１へ至る。

【００７２】最終的にＩＴＯからなる透明導電膜ｄ２が
被覆された後の断面形状を図１８に示す。Ｎ型半導体層
ｄ０，ｉ型半導体層ＡＳをゲート絶縁膜ＧＩあるいはガ
ラス基板ＳＵＢ１上で選択エッチングする場合、ドライ
エッチングガスとしてＳＦ６とＢＣｌ３の混合ガスを用
いる。ＢＣｌ３を添加することにより、ガラス基板のエ
ッチング速度を１とすると、窒化Ｓｉ膜が５，ｉ型非晶
質Ｓｉ膜が８０，Ｎ型非晶質Ｓｉ膜が１６０となる。こ
のため、保持容量部のｉ型半導体層ＡＳ，Ｎ型非晶質Ｓ
ｉ膜がエッチングされても窒化Ｓｉ膜を良好な選択比で
残すことができる。この際、ゲート絶縁膜ＧＩのエッチ
ング速度はｉ型半導体層ＡＳのエッチング速度の１／４
程度と小さいので、ｉ型非晶質Ｓｉがエッチングされる
際に、サイドエッチされ、保持容量部の窒化Ｓｉ膜のテ
ーパ角度ＴＨ３は第１導電膜ｄ１下部の窒化Ｓｉ膜のテ
ーパ角度ＴＨ１の２０度から１５度と低減され、透明導
電膜ｄ２を被覆する場合好適となる。また、第１導電膜
ｄ１下部のガラス基板SUB1のエッチング速度は上述のよ
うに著しく小さく、その角度ＴＨ２は３度である。さら
に、図中には特に記載しないが、保持容量部の導電膜ｇ
１端部上のＣＶＤ膜面上テーパ角度は、ＣＶＤ膜の被覆
が良好であるため５度と小さい。上記効果は、透明ガラ
ス基板ＳＵＢ１上にガラス基板と同等のフッ素系ガスに
対するドライエッチング速度を持つ絶縁膜、例えば、酸
化タンタル膜を形成してあっても、そこなわれることは
ない。

【００７３】本実施例によれば、高開口率で明るい液晶
表示装置を実現できる。

【００７４】また、表示パネルを構成するＴＦＴ基板を
５回のホトレジスト工程を含む簡略な工程で製造できる
ため、安価な液晶表示装置を提供することができる効果
がある。さらに、断線のしやすいＩＴＯからなる導電膜
下部の段差のテーパ角度をすべて１０度以下と小さくす
ることができるため、ＩＴＯの断線を防止でき、製造時
の歩留まりを向上できる。

【００７５】（実施例２）本発明の第２の実施例を図１
９，図２０で説明する。図１９は１画素の平面図であ
り、図２０は図１９の２０−２０線における断面図であ
る。

【００７６】本実施例が実施例１と異なる点は、図１９
に示すように、開口率を向上させる構造としてフローテ
ィング電極となる遮光電極ＳＫＤを用いず、角型保持容
量ＴＣａｄｄを大きくし角型保持容量のみで遮光を行っ
ている点にある。このため、実施例１に比べて、データ
ラインＤＬの電圧変化をゲートラインＧＬの一部である
角型保持容量ＴＣａｄｄでシールドする効果が大きくな
る。そのため、画面の縦方向に画像が尾を引くように発
生する。いわゆる、シェーディングの発生を押さえるこ
とができる。

【００７７】しかし、この場合、ゲートラインＧＬと画
素電極の交差領域で決まる保持容量の値が増加し、ゲー
トラインＧＬに印加される走査電圧の遅延時間が大きく
なる。そこで、これに対処するため、図２０に示すよう
に、ゲートラインＧＬの導電膜ｇ１を実施例１のＣｒに
変えてＡｌを主成分とする低抵抗配線材料を使用する。
そして、ヒロック等の影響でゲート絶縁膜ＧＩの絶縁耐
圧が低下するのを防止するため、そのＡｌの主表面を陽
極酸化して陽極酸化膜ＡＯを形成する。このように、低
抵抗のＡｌを使用することにより、たとえ保持容量が増
加しても、走査電圧の遅延時間を大きくさせることな
く、画質の良好な画像を表示できる。

【００７８】本実施例によれば、シェーデイングのない
画質の優れた液晶表示装置を提供することができる。

【００７９】また、実施例１同様、透明導電膜ＩＴＯ１
の下部の段差部分で良好なテーパ形状が得られるため、
透明導電膜の断線を防止でき、製造時の歩留まりを向上
できる。

【００８０】（実施例３）本発明の第３の実施例を図２
１，図２２を用いて説明する。図２１は１画素の平面図
を示し、図２２は図２１の２２−２２線における断面図
である。なお、図２１の３−３線における断面構造は実
施例１の図１と同じである。

【００８１】本実施例が実施例１及び実施例２と異なる
点は、ゲートラインＧＬと平行に新たに保持容量ライン
ＨＬが形成され、この保持容量ラインＨＬと画素電極の
交差領域で保持容量Ｃａｄｄが形成されていることであ
る。このため、実施例１及び実施例２に比べて、ゲート
ラインＧＬの負荷である容量を低減できる。従って、ゲ
ートラインＧＬに印加された走査電圧の遅延時間を低減
できるので、実施例１と同様に、ゲートラインＧＬの導
電膜ｇ１としてＣｒ膜を用いても、大画面表示が可能に
なるという効果を有する。

【００８２】図２２に示すように、保持容量ラインＨＬ
はゲートラインＧＬ同様に導電膜ｇ１で形成される。ま
た、画素電極の下部のゲート絶縁膜ＧＩは保持容量ライ
ンＨＬを挟んで、２つの開口部をもっている。また、保
持容量ラインＨＬ上部のゲート絶縁膜ＧＩの端部は、実
施例１同様、良好なテーパ形状となっており、透明電極
ＩＴＯ１が断線することがない。

【００８３】

【発明の効果】本発明により、開口率が高く、明るい表
示画面が得られる液晶表示装置を提供することができ
る。

【００８４】また、表示パネルを構成するＴＦＴ基板を
５回のホトレジスト工程を含む簡略な工程で製造できる
ため、安価な液晶表示装置及びその製造方法を提供する
ことができる。

【００８５】さらに、ＩＴＯからなる透明導電膜の段差
部分での断線がなく、製造時の歩留まりが高い液晶表示
装置及びその製造方法を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施例１における液晶表示パネルの断
面図である（図２の１−１線における断面図）。

【図２】実施例１におけるＴＦＴ基板の１画素とその周
辺部の各層の平面パターン図である。

【図３】本発明の実施例１における薄膜トランジスタ基
板の薄膜トランジスタ，画素電極，保持容量付近の断面
図である（図２の３−３線における断面図）。

【図４】ゲート端子ＧＴＭとゲートラインＧＬの接続部
近辺を示す平面図である。

【図５】ゲート端子ＧＴＭとゲートラインＧＬの接続部
近辺を示す断面図である。

【図６】ドレイン端子ＤＴＭとデータラインＤＬの接続
部近辺を示す平面図である。

【図７】ドレイン端子ＤＴＭとデータラインＤＬの接続
部近辺を示す断面図である。

【図８】表示パネルのマトリクス周辺部の構成を説明す
るための平面図である。

【図９】実施例１における液晶表示装置のＴＦＴ基板TF
TSUBの製造方法を示すフローチャートである。

【図１０】図９における工程Ａに対応した断面図であ
る。

【図１１】図９における工程Ｂに対応した断面図であ
る。

【図１２】図９における工程Ｃに対応した断面図であ
る。

【図１３】図９における工程Ｄに対応した断面図であ
る。

【図１４】図９における工程Ｅに対応した断面図であ
る。

【図１５】図９における工程Ｆに対応した断面図であ
る。

【図１６】図９における工程Ｇに対応した断面図であ
る。

【図１７】データラインのＣｒ電極が本発明における製
造方法によって加工された場合の薄膜トランジスタ及び
保持容量部の断面図である。

【図１８】透明画素電極が本発明における製造方法によ
って成膜された場合の薄膜トランジスタ及び保持容量部
の断面図である。

【図１９】実施例２におけるＴＦＴ基板の１画素とその
周辺部の各層の平面パターン図である。

【図２０】図１９における２０−２０線における断面図
である。

【図２１】実施例３におけるＴＦＴ基板の１画素とその
周辺部の各層の平面パターン図である。

【図２２】図２１における２２−２２線における断面図
である。

【符号の説明】

ＳＵＢ１，ＳＵＢ２…透明ガラス基板、ＧＬ…ゲートラ
イン（走査信号線）、ＤＬ…データライン（映像信号
線）、ＧＩ…ゲート絶縁膜、ＡＳ…ｉ型半導体層、ｄ０
…Ｎ型半導体層、ＳＤ１…ソース電極、ＩＴＯ１…透明
導電膜、ｇ…導電膜、ｄ１…第１導電膜、ｄ２…透明導
電膜、ＴＦＴ…薄膜トランジスタ、TFTSUB…ＴＦＴ基
板、ＯＰＳＵＢ…対向基板、ＰＳＶ…保護膜、ＧＴＭ…
ゲート端子、ＤＴＭ…ドレイン端子、ＳＫＤ…遮光電
極、Ｃａｄｄ…保持容量、ＬＣ…液晶層、ＢＭ…遮光
膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 和宏 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 作田 弘樹 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 鈴木 雅彦 千葉県茂原市早野3300番地 株式会社 日立製作所 電子デバイス事業部内 (72)発明者 金子 寿輝 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 仲吉 良彰 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 平５−3318（ＪＰ，Ａ) 特開 平５−265040（ＪＰ，Ａ) 特開 平３−269521（ＪＰ，Ａ) 特開 平４−84125（ＪＰ，Ａ) 特開 平４−100022（ＪＰ，Ａ) 特開 平５−119343（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/136

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】第１の基板と該第１の基板に対向して配置
   された第２の基板、 前記第１の基板と前記第２の基板との間に充填された液
   晶層、 前記第１の基板の前記液晶層側表面の上部に形成された
   複数のゲートライン、 前記第１の基板及び前記複数のゲートラインの上部に形
   成された絶縁膜、 前記絶縁膜の上部に前記複数のゲートラインと交差する
   ように形成された複数のデータライン、及び 前記複数の
   ゲートラインの互いに隣接する一対と前記複数のデータ
   ラインの互いに隣接する一対とに囲まれ且つ該一対のゲ
   ートラインの一方に接続されたゲート電極と該一対のデ
   ータラインの一方に接続されたドレイン電極とを有する
   薄膜トランジスタ及び該薄膜トランジスタのソース電極
   の上面に接続された画素電極が夫々設けられた複数の画
   素領域を備え、 前記複数の画素領域の各々には前記絶縁膜の開口が前記
   画素電極の前記一対のゲートライン及び前記一対のデー
   タラインに沿う周縁の内側に夫々形成され、且つ該画素
   電極の該一対のデータラインに沿う周縁の両側には該絶
   縁膜により該画素電極と分離された遮光電極が夫々設け
   られていることを特徴とする液晶表示装置。
2. 【請求項２】前記遮光電極は、これに隣接する前記一対
   のデータラインの一つと前記絶縁膜の開口との間に形成
   されていることを特徴とする請求項１に記載の液晶表示
   装置。
3. 【請求項３】前記遮光電極は、前記一対のゲートライン
   と同じ層に形成され且つ該一対のゲートラインの前記一
   方と電気的に分離されていることを特徴とする請求項１
   に記載の液晶表示装置。
4. 【請求項４】前記遮光電極は、前記一対のゲートライン
   と同じ層に形成され且つ該一対の ゲートラインの他方に
   電気的に接続されていることを特徴とする請求項１に記
   載の液晶表示装置。
5. 【請求項５】第１の基板と該第１の基板に対向して配置
   された第２の基板、 前記第１の基板と前記第２の基板との間に充填された液
   晶層、 前記第１の基板の前記液晶層側の表面上部に形成された
   複数のゲートライン、 前記第１の基板及び前記複数のゲートラインの上部に形
   成された絶縁膜、 前記絶縁膜の上部に前記複数のゲートラインと交差する
   ように形成された複数のデータライン、及び 前記複数の
   ゲートラインの互いに隣接する一対と前記複数のデータ
   ラインの互いに隣接する一対とに囲まれ且つ該一対のゲ
   ートラインの一方に接続されたゲート電極と該一対のデ
   ータラインの一方に接続されたドレイン電極とを有する
   薄膜トランジスタ及び該薄膜トランジスタのソース電極
   の上面に接続された画素電極が夫々設けられた画素領域
   を備え、 前記画素領域内において、前記画素電極の下部には前記
   絶縁膜の開口が形成され、前記絶縁膜の開口は該絶縁膜
   により該画素電極と分離され且つ該画素電極と交差する
   保持容量線により前記一対のゲートラインの前記一方側
   と該一対のゲートラインの他方側とに分離され、且つ該
   一対のゲートラインの該他方側に形成された該絶縁膜の
   開口の輪郭は該画素電極の輪郭の内側にあることを特徴
   とする液晶表示装置。
6. 【請求項６】第１の基板と該第１の基板に対向して配置
   された第２の基板、 前記第１の基板と前記第２の基板との間に充填された液
   晶層、 前記第１の基板の前記液晶層側の表面上部に形成された
   複数のゲートライン、 前記第１の基板及び前記複数のゲートラインの上部に形
   成された絶縁膜、 前記絶縁膜の上部に前記複数のゲートラインと交差する
   ように形成された複数のデータライン、及び 前記複数の
   ゲートラインの互いに隣接する一対と前記複数のデータ
   ラインの互いに隣接する一対とに囲まれ且つ該一対のゲ
   ートラインの一方に接続されたゲート電極と該一対のデ
   ータラインの一方に接続されたドレイン電極とを有する
   薄膜トランジスタ及び該薄膜トランジスタのソース電極
   の上面に接続された画素電極が夫々設けられた画素領域
   を備え、 前記画素領域内において、前記画素電極の下部には前記
   絶縁膜により該画素電極と隔てられた保持容量線が前記
   一対のデータラインと夫々交差して延び且つ該絶縁膜に
   は開口が該保持容量線により隔てられて夫々形成され、
   前記一対のゲートラインの他方と前記保持容量線との間
   に形成された前記絶縁膜開口は前記画素電極の内側にあ
   ることを特徴とする液晶表示装置。
7. 【請求項７】前記一対のゲートラインの前記一方と前記
   保持容量線との間に形成された前記絶縁膜の開口は、前
   記画素電極の該一対のゲートラインの該一方及び前記一
   対のデータラインに沿う周縁の内側に形成されているこ
   とを特徴とする請求項５又は請求項６に記載の液晶表示
   装置。
8. 【請求項８】前記絶縁膜は、前記薄膜トランジスタのゲ
   ート絶縁膜と同じ層として形成されていることを特徴と
   する請求項１乃至７のいずれかに記載の液晶表示装置。