CN101044627B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101044627B
CN101044627B CN2005800305780A CN200580030578A CN101044627B CN 101044627 B CN101044627 B CN 101044627B CN 2005800305780 A CN2005800305780 A CN 2005800305780A CN 200580030578 A CN200580030578 A CN 200580030578A CN 101044627 B CN101044627 B CN 101044627B
Authority
CN
China
Prior art keywords
conductive layer
electrode
film
thin
nesa coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800305780A
Other languages
English (en)
Other versions
CN101044627A (zh
Inventor
桧垣欣成
坂仓真之
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201110418419.5A priority Critical patent/CN102544027B/zh
Publication of CN101044627A publication Critical patent/CN101044627A/zh
Application granted granted Critical
Publication of CN101044627B publication Critical patent/CN101044627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的目的是连接用两种不相容的膜(ITO膜和铝膜)构成的引线、电极等，同时不增大该引线的横截面面积，并且即使屏幕尺寸变得更大也能够实现低功耗。本发明提供了一种包括上层和下层的双层结构，下层宽度大于上层宽度。第一导电层是用Ti和Mo构成的，第二导电层是用铝(纯净的铝)构成的，第二导电层具有低电阻且位于第一导电层上。从上层的端部突出来的那部分下层与ITO接合。

Description

半导体器件
技术领域
本发明涉及具有包括薄膜晶体管(在下文中被称为TFT)的电路的半导体器件及其制造方法。例如，本发明涉及一种电子设备，其中安装了发光显示器作为其部件，这种发光显示器件是以有机发光元件或以液晶显示板为代表的光电器件。 
要注意，本说明书中的半导体器件表示所有可以利用半导体特性而工作的器件，并且光电器件、半导体电路和电子设备都被包括在半导体器件中。 
背景技术
近年来，一种用于形成薄膜晶体管(TFT)的技术正吸引着人们的注意力，该技术使用在具有绝缘表面的基板上所形成的半导体薄膜(其厚度大约几微米到几百微米)。薄膜晶体管广泛地应用于像IC这样的电子器件或光电器件。特别是，在图像显示器件中薄膜晶体管作为开关元件的开发推进得很快。 
按常规，在由TFT驱动的有源矩阵液晶显示器中，在基板上垂直且水平地设置了大量的扫描线和数据线，并且根据这些引线的交叉点设置了大量的TFT。在每一个TFT中，栅极引线电连接到扫描线，源极电极电连接到数据线，而漏极电极电连接到像素电极。 
在透射式液晶显示器中，具有透光性和导电性的ITO常常被用于像素电极。由一层绝缘材料使像素电极与金属引线(比如数据线和扫描线)绝缘。通过绝缘膜上特定位置处所形成的接触孔，像素电极和金属引线彼此接触。 
随着显示屏面积不断变大，因引线的阻抗所导致的信号延迟变为一个越来越值得注意的问题。因此，有必要彻底地改变引线和电极的形状，或者将像铝这样的低阻材料用于引线和电极。 
当被用作引线和电极的材料的铝接触被用作像素电极的材料的ITO时，在接合界面处出现了一种被称为电蚀的反应。此外，当铝接触ITO时，铝的表面 被氧化且变得不导电。 
结果，为了防止当用这两种不相容的膜构成的引线、电极等连接时所出现的电蚀，已经提出了一种技术，其中在ITO和铝引线(或电极)之间设置具有高熔点的金属膜(比如钛膜)、具有高熔点的金属化合物膜(比如氮化钛膜)等。 
申请人在专利文献1-3中描述了，薄膜晶体管的漏极和用作像素电极的ITO，通过在两者之间夹入一种包括钛膜、铝膜和钛膜的多层膜，进而相连。 
此外，申请人在专利文献4中描述了，薄膜晶体管的漏极和用作像素电极的ITO，通过在两者之间夹入一种包括钛膜和铝膜的多层膜，进而相连。此外，申请人在专利文献5中描述了，薄膜晶体管的漏极和用作像素电极的ITO，通过在两者之间夹入一种包括氮化钛膜和铝膜的多层膜，进而相连。 
申请人在专利文献6中描述了，薄膜晶体管的栅极电极是用具有不同宽度的两个层构成的，以便形成GOLD结构。 
〔专利文献1)已公布的日本专利申请特开第H9-45927 
〔专利文献2〕已公布的日本专利申请特开第H10-32202 
〔专利文献3)已公布的日本专利申请特开第H6-232129 
(专利文献4〕已公布的日本专利申请特开第2004-6974 
〔专利文献5〕已公布的日本专利申请特开第H8-330600 
〔专利文献6〕已公布的日本专利申请特开第2001-281704 
发明内容
然而，当钛膜或氮化钛膜层叠在铝引线(电极)和ITO之间时，引线阻抗会增大，这使功耗也增大，当显示屏具有较大的尺寸时尤其如此。通过增大作为引线的金属膜的横截面面积，可以减小引线阻抗；然而，在通过增大膜厚度进而增大横截面面积的情况下，基板的表面与较厚的引线的表面之间出现台阶差，这使液晶具有定向缺陷。 
即使在由TFT驱动的有源矩阵发光器件中，也可以将透明的导电膜用作发光元件的阳极(或阴极)。相似的是，包括透明导电膜的阳极形成于夹层绝缘膜上，以便与各种引线电绝缘。因此，当用作阳极的ITO连接到TFT的电极(铝) 时，上述电蚀以相同的方式出现。 
本发明的目的是，在不增大引线的横截面面积的情况下，连接用两种不相容的膜(ITO膜和铝膜)所构成的引线、电极等，并且即使显示屏很大也要实现低功耗。 
在将铝用作引线材料来制造TFT的情况下，可能形成像小丘或晶须这样的凸起，或者铝原子可能因热处理而扩散到沟道形成区域，由此产生TFT的操作缺陷以及TFT性能下降。结果，按常规，使用在铝中含另一种元素(例如硅)的铝合金膜，来防止小丘等的产生。然而，即使这种铝合金膜也无法解决如下问题：因接合界面处铝的氧化以及ITO膜的减少，接合阻抗会改变。 
另外，本发明的目的是，当铝被用作引线材料时要防止铝原子扩散到沟道形成区域中，以及在有源矩阵显示器中允许良好的欧姆接合。 
根据本发明，电极(或引线)是用双层结构形成的，这包括作为下层的第一导电层以及作为上层的第二导电层。第一导电层是用高熔点金属(比如Ti和Mo)或高熔点金属氮化物(比如TiN)构成的，第二导电层是用铝或含铝的合金构成的。具有双层结构的电极(或引线)具有这样的横截面形状，即第一导电层的宽度(W1)大于第二导电层的宽度(W2)。换句话说，在形成下层(第一导电层)的端部比上层(第二导电层)的端部更靠外的结构之后，形成透明导电膜以便覆盖并接触具有双层结构的电极(或引线)。 
根据本发明，在包括双层的电极(或引线)中，通过使露出且不与第二导电层重叠的那部分第一导电层与透明导电膜(通常是ITO)相连，便解决了上述诸多问题。 
根据本发明的一方面，图1A或2A所示的半导体器件示例包括在具有绝缘表面的基板上的透明导电膜以及多个薄膜晶体管，这些薄膜晶体管具有半导体薄膜，其中该半导体器件还包括一种电极或引线，在这种电极或引线中层叠着与半导体薄膜相接触的第一导电层和在第一导电层上的第二导电层，其中第一导电层具有比第二导电层更大的宽度(W1或W3)，其中透明导电膜与从第二导电层端部延伸出来的那部分第一导电层相接触。 
根据本发明的另一个方面，半导体器件包括在具有绝缘表面的基板上的透明导电膜以及多个薄膜晶体管，这些薄膜晶体管具有半导体薄膜，其中该半导 体器件还包括一种电极或引线，在这种电极或引线中层叠着与半导体薄膜相接触的第一导电层和在第一导电层上的第二导电层，其中透明导电膜与从第二导电层端部突出来的那部分第一导电层相接触。 
根据本发明的另一个方面，半导体器件包括在具有绝缘表面的基板上的透明导电膜以及多个薄膜晶体管，这些薄膜晶体管具有半导体薄膜，其中该半导体器件还包括一种电极或引线，在这种电极或引线中层叠着与半导体薄膜相接触的第一导电层和在第一导电层上的第二导电层，其中如图1A所示与第二导电膜的侧面部分相比，第一导电层的侧面部分具有更小的锥角，并且其中透明导电膜与第一导电层的侧面部分相接触。 
根据本发明的另一个方面，如图3所示，半导体器件包括在具有绝缘表面的基板上的透明导电膜以及多个薄膜晶体管，这些薄膜晶体管具有半导体薄膜，其中该半导体器件还包括一种电极或引线以及平整化绝缘膜，在这种电极或引线中层叠着与半导体薄膜相接触的第一导电层和在第一导电层上的第二导电层，而平整化绝缘膜则形成于这种电极或引线的一部分之上，其中透明导电膜形成于平整化绝缘膜之上，其中电极或引线通过平整化绝缘膜上所设置的接触孔而与透明导电膜相互接触，并且其中电极或引线的端部位于接触孔中。 
在每一种上述结构中，第二导电层的表面都用氧化膜来覆盖。 
此外，用于实现上述结构的制造方法也被包括在本发明中。根据下文所示的方法，其中进行多次蚀刻，实现了下层(第一导电层)端部比上层(第二导电层)端部更靠外的结构。 
作为第一种方法，在包括双层的金属多层膜上形成掩模之后，通过第一干蚀过程，形成了具有宽度W1和锥形端部的金属多层膜图形。接下来，通过第二干蚀过程，只对上层(含铝的材料)进行各向异性地蚀刻，由此形成比下层的W1要小的宽度W2。结果，在未与上层重叠的那部分下层露出的地方，形成了电极(或引线)。 
作为第二种方法，在包括双层的金属多层膜上形成掩模之后，根据掩模图形，用蚀刻剂只除去上层(含铝的材料)。在该步骤中，因蚀刻的围绕物，上层的端部从掩模的端部起向后退。之后，通过干蚀过程，只除去未被掩模覆盖的那部分下层。结果，在未与上层重叠的那部分的下层露出的地方，形成了电 极(或引线)。 
作为第三种方法，在包括双层的金属多层膜上形成掩模之后，通过干蚀过程形成金属多层膜图形。接下来，用蚀刻剂只处理上层(含铝的材料)，由此使上层的宽度变窄。在该步骤中，因蚀刻的围绕物，上层的端部从掩模的端部起向后退。结果，在未与上层重叠的那部分的下层露出的地方，形成了电极(或引线)。 
作为第四种方法，在包括双层的金属多层膜上形成第一掩模之后，通过干蚀过程或湿法蚀刻过程形成金属多层膜图形。接下来，除去第一掩模之后，形成第二掩模，并且根据第二掩模图形来处理金属多层膜图形。在该步骤中，使第二掩模图形比第一掩模图形更窄些。结果，在未与上层重叠的那部分的下层露出的地方，形成了电极(或引线)。 
在任何一种上述方法中，通过使用光掩模，借助使用等离子体装置的干蚀或使用蚀刻剂的湿法蚀刻，使电极或引线图形化。 
然后，形成透明导电膜，以便覆盖并接触通过上述方法而获得的电极(或引线)。结果，电极(或引线)的下层与透明导电膜彼此接触，使得它们主要在该部分处彼此电连接。 
已按常规揭示了透明导电膜与下层在下层的端部彼此接触这样一种结构；然而，在大多数常规结构中，透明导电膜主要接触最上层的顶面，使得它们彼此电连接。同时，在本发明中，为了使下层和透明导电膜电连接，有意地设置其锥角比上层要小的锥形部分或从上层的端部起突出来的部分，以确保下层与透明导电膜相接触的区域，使得下层与透明导电膜彼此完全接触。 
根据本发明，因为在透明导电膜与用含铝的材料构成的上层之间形成了薄氧化膜，所以上层和透明导电膜没有直接相连，并且它们通过插放于其间的下层而电连接。在这一点，本发明的结构与常规结构很不同。 
要注意，发光元件具有阳极、阴极以及含有机化合物的层(在下文中该层被称为EL层)，通过对其施加电场该有机化合物提供发光(电发光)。来自有机化合物的发光包括当单激发态返回基态时所发射的光(荧光)以及当三激发态返回基态所发出的光(磷光)。在用本发明的薄膜形成装置和薄膜形成方法所制造的发光器件中，荧光或磷光都可以使用。 
此外，在本说明书中，第一电极是指用作发光元件的阳极或阴极的那个电极。发光元件的结构包括第一电极、在第一电极上的含有机化合物的层、以及在含有机化合物的层上的第二电极。在基板上首先形成的电极被称为第一电极。 
作为第一电极的排列方式，可以使用条形排列、Δ排列、镶嵌排列等。 
本说明书中的发光器件是指图像显示器件、发光器件、或光源(包括照明设备)。此外，下列模块全都被包括在发光器件中：像FPC(柔性印刷电路)、TAB(卷带自动接合)卷带、或TCP(卷带式封装)这样的连接器附着于发光器件的模块；印刷引线板设置在TAB卷带或TCP尖端处的模块；以及IC(集成电路)通过COG(玻璃上芯片)方法直接安装在发光元件中的模块。 
在本发明的发光器件中；屏幕显示的驱动方法并不特别地限制。例如，可以使用点顺序驱动方法、线顺序驱动方法、面顺序驱动方法等。通常，使用线顺序驱动方法，可以适当地使用时分灰度驱动方法或域分灰度驱动方法。此外，要输入到发光器件的源极线路的视频信号可以是模拟信号或数字信号。根据视频信号，可以适当地设计驱动电路等。 
在视频信号为数字式的发光器件中，要被输入到像素中的视频信号可以使用恒定电压(CV)或恒定电流(CC)。当视频信号使用恒定电压(CV)时，加到发光元件上的电压是恒定的(CVCV)或流过发光元件的电流是恒定的(CVCC)。另一方面，当视频信号使用恒定电流时，加到发光元件上的电压是恒定的或流过发光元件的电流是恒定的(CCCC)。 
在本发明的发光显示器中，可以提供保护电路(比如保护二极管)以避免静电破坏。 
在有源矩阵类型的情况下，提供多个TFT以便与第一电极相连，并且无论TFT结构如何都可以应用本发明。例如，可以使用顶部栅TFT、底部栅(反向交错)TFT、或交错TFT。不仅可以使用单栅结构的TFT，还可以使用具有多个沟道形成区域的多栅TFT，例如双栅TFT。 
要与发光元件电连接的TFT可以是p型沟道TFT或n型沟道TFT。当发光元件与p型沟道TFT相连时，发光元件与阳极相连。具体地讲，在将空穴注入层/空穴输运层/发光层/电子输运层按顺序地层叠在阳极上之后，可以形成阴 极。当发光元件与n型沟道TFT相连时，发光元件与阴极相连。具体地讲，在将电子输运层/发光层/空穴输运层/空穴注入层按顺序地层叠在阴极上之后，可以形成阳极。 
作为TFT的沟道形成区域，可以适当地使用非晶半导体膜、包括晶体结构的半导体膜、包括非晶结构的化合物半导体膜等。此外，作为TFT的沟道形成区域，也可以使用半非晶半导体膜(也被称为微晶半导体膜)。半非晶半导体膜具有介于非晶结构与晶体结构(包括单晶和多晶)之间的中间结构，并且具有从自由能的角度来讲是稳定的第三态。半非晶半导体膜还包括结晶区域，该区域具有短范围量级和晶格畸变。 
在本说明书中，像素电极是指要与TFT相连的电极，还指与对置基板上所设置的对置电极配对的电极。此外，液晶元件是指像素电极、对置电极以及设置在这些电极之间的液晶层。在有源矩阵液晶显示器中，通过驱动按矩阵排列的像素电极，显示图形便形成于屏幕上。具体来讲，通过在选中的像素电极以及该像素电极所对应的对置电极之间施加电压，便对设置在该像素电极和对置电极之间的液晶层进行了光调制，并且该光调制被观察者识别为显示图形。 
根据本发明，将含高熔点金属的层设置成引线的上层这一步骤可以忽略，这按常规是必需的，同时电极(或引线)与像素电极之间的接触阻抗并不增大。这提供了许多优点，比如生产所用的成本和时间可以减小。 
附图说明
在附图中： 
图1A和1B是示出了实施例1的像素的横截面图； 
图2A和2B是示出了实施例2的像素的横截面图； 
图3是示出了实施例3的像素的横截面图； 
图4A和4B是SEM照片，图4C是透视图，所有这些都示出了蚀刻出的电极的端部； 
图5A和5B示出了第一TEG图形； 
图6A和6B示出了第二TEG图形； 
图7示出了使用第一TEG图形的电测量结果(包括钛和铝的多层的实验 结果)； 
图8示出了使用第TEG图形的电测量结果； 
图9是EL显示板(实施例1)的横截面图； 
图10是EL显示板(实施例2)的横截面图； 
图11A和11B是示出了EL显示板(实施例3)的俯视图； 
图12是示出了液晶板(实施例4)的横截面图； 
图13A-13H示出了电子设备的示例； 
图14示出了电子设备的示例；以及 
图15示出了使用第一TEG图形的电测量结果(包括钼和铝的多层的实验结果)。 
具体实施方式
下文描述本发明的各实施例。 
(实施例1〕 
在本实施例中，使用有源矩阵发光器件作为示例来描述本发明。 
图1A是一放大的横截面图，示出了发光器件的一部分像素部分。下文示出了具有图1A所示发光元件的半导体器件的制造步骤。 
首先，在基板10上形成底部绝缘膜11。在提取光的情况下，假定基板10的一侧是显示表面，最好使用具有透光性的玻璃基板或石英基板作为基板10。此外，具有透光性且能够耐受处理温度的塑料基板也可以使用。同时，在提取光的情况下，假定基板10的那一侧的反面是显示表面，则除了上述各种基板以外，还可以使用其上形成有绝缘膜的硅基板、金属基板、或不锈钢基板。此处，玻璃基板被用作基板10。要注意，玻璃基板具有大约1.55的折射率。 
作为底部绝缘膜11，形成包括绝缘膜的底部膜，绝缘膜可以是氧化硅膜、氮化硅膜、或氧氮化硅膜。尽管此处的底部膜是使用双层结构的示例，但是该底部膜可以具有单层结构或其中层叠了两层或更多层的多层结构。要注意，没必要必须形成底部绝缘膜。 
接下来，在底部绝缘膜上形成半导体层。该半导体层是以下列方式形成的：在用已知手段(溅射方法、LPCVD方法、等离子体CVD方法等)形成具有非 晶结构的半导体膜之后；用已知的结晶化处理(激光结晶化方法、热结晶化方法、使用像镍这样的催化剂的热结晶化方法)使该半导体膜结晶化以便成为结晶半导体膜；然后，用第一光掩模使结晶半导体膜图形化成所期望的形状。半导体层的厚度被设为25-80纳米的范围(最好是30-70纳米)。尽管结晶半导体膜的材料并不特别限定，但是最好使用硅或硅锗(SiGe)合金。 
在具有非晶结构的半导体膜的结晶化过程中，可以使用连续波激光器。为了通过使非晶半导体膜结晶化从而获得具有大晶粒尺寸的晶体，最好使用连续波固态激光器所发出的基波的二次到四次谐波中的任一种谐波。通常，最好使用Nd：YVO4激光器(基波是1064纳米)的二次谐波(532纳米)或三次谐波(355纳米)。当使用连续波激光器时，非线性光学元件将由10W所驱动的连续波YVO4激光器所发出的激光束转换成谐波。通过将YVO4晶体和非线性光学元件放入谐振器中，便可以获得谐波。在照射表面上最好用光学系统将激光束定形为矩形或椭圆形激光束，然后将该激光束传递到物体上。此处，要求能量密度处于大约0.01-100MW/cm2的范围中(最好是0.1-10MW/cm2)。然后，该半导体膜最好以相对于激光束大约10-2000cm/s的速度进行移动。 
接下来，在除去抗蚀剂掩模之后，形成栅绝缘膜12以便覆盖半导体层。通过等离子体CVD方法或溅射方法，栅绝缘膜12所形成的厚度为1-200纳米。 
接下来，在栅绝缘膜12上形成厚度为100-600纳米的导电膜。通过溅射方法，形成具有多层的导电膜，其中包括TaN膜和W膜。尽管所形成的导电膜是包括TaN膜和W膜的多层，但是该结构并不特别限定。可以形成所含元素选自Ta、W、Ti、Mo、Al和Cu的单层或多层，或以上述元素为其主要成分的合金材料或化合物材料。或者，可以使用以掺有杂质元素(比如磷)的多晶硅膜为代表的半导体膜。 
接下来，用第二光掩模形成抗蚀剂掩模。通过干蚀方法或湿法蚀刻方法，进行蚀刻。通过该蚀刻步骤，导电膜被蚀刻了，由此获得导电层14a和14b。这些导电层14a和14b充当TFT的栅。 
接下来，在除去抗蚀剂掩模之后，通过使用第三光掩模，新形成抗蚀剂掩模。进行第一掺杂步骤，用赋予n型导电性的杂质元素(通常是磷或砷)对半导体进行低浓度掺杂，所以形成n型沟道TFT(未示出)。抗蚀剂掩模覆盖要 成为p型沟道TFT的区域以及导电层的周围。在绝缘膜中进行第一掺杂步骤，由此形成低浓度杂质区域。一个发光元件由多个TFT驱动，并且当只用p型沟道TFT来驱动时，上述掺杂步骤便不是特别必需的了。 
接下来，在除去抗蚀剂掩模之后，通过使用第四光掩模，新形成抗蚀剂掩模。进行第二掺杂步骤，以便用赋予p型导电性的杂质元素(通常是硼)对半导体进行高浓度掺杂。在栅绝缘膜12中进行第二掺杂步骤，由此形成p型高浓度杂质区域17和18。 
接下来，通过使用第五掩模，新形成抗蚀剂掩模。进行第三掺杂步骤，用赋予n型导电性的杂质元素(通常是磷或砷)对半导体进行高浓度掺杂，所以形成n型沟道TFT(未示出)。在剂量范围是1×1013-5×1015/cm2且加速电压范围是60-100keV的条件下，通过离子掺杂方法，进行第三掺杂步骤。抗蚀剂掩模覆盖要成为p型沟道TFT的区域以及导电层的周围。在栅绝缘膜12中进行第三掺杂步骤，由此形成n型高浓度杂质区域。 
之后，除去抗蚀剂掩模，然后形成含氢的夹层绝缘膜13。接下来，激活半导体层中所添加的杂质元素，并且进行氢化。作为含氢的第一夹层绝缘膜13，使用了通过PCVD方法而获得的氮氧化硅膜(SiNO膜)。另外，当用于诱导结晶化的金属元素(通常是镍)被用于使半导体膜结晶化时，可以在激活的同时进行消气以便减少沟道形成区域19中的镍。 
接下来，形成平整化绝缘膜16，它要成为第二夹层绝缘膜。作为平整化绝缘膜16，使用通过涂敷方法获得的绝缘膜，该绝缘膜的骨架结构包括硅(Si)氧(O)键。 
接下来，通过使用第六掩模，进行蚀刻，以便在平整化绝缘膜16中形成接触孔。同时，除去基板四周处的那部分平整化绝缘膜。此处，在第一夹层绝缘膜13和平整化绝缘膜16之间的选择性比率是不同的这一条件下，进行蚀刻。尽管所用的蚀刻气体并不受到限制，但是CF4、O2、He和Ar是合适的。在RF功率为3000W、气压为25Pa且CF4、O2、He、Ar的流速分别为380sccm、290sccm、500sccm、500sccm这样的条件下，进行干蚀。为了进行蚀刻以便不在第一夹层绝缘膜13上留下残余物，蚀刻时间最好大约增大10-20％。通过进行一次或多次蚀刻，可以使平整化绝缘膜16逐渐变薄。此处，干蚀进行了 两次，且第二次干蚀是在如下条件下进行的：RF功率为3000W，气压为25Pa，且CF4、O2、He的流速分别为550sccm、450sccm、350sccm。平整化绝缘膜的端部最好具有大于30度且小于75度的锥角θ。 
接下来，再次使用第六掩模，进行蚀刻，由此选择性地除去栅绝缘膜12和第一夹层绝缘膜13的露出部分。具体来讲，用CHF3和Ar作为蚀刻气体，来蚀刻栅绝缘膜12和第一夹层绝缘膜13。为了进行蚀刻以便不在半导体层上留下残余物，蚀刻时间最好增大大约10-20％。 
接下来，除去第六掩模，然后，形成具有双层结构的导电膜，该导电膜通过接触孔而接触到半导体层。用高熔点金属(比如Ti或Mo)或高熔点金属化合物(比如TiN)，来形成作为下层的第一导电层22a。第一导电层22a的膜厚度介于20-200纳米范围中。要成为下层的第一导电层22a具有如下优点，即能够防止硅和铝的交互式扩散。 
此外，用低阻抗金属(通常是铝)来形成要成为上层的第二导电层22b，以便减小引线的电阻。第二导电层22b的膜厚度介于0.1-2微米的范围中。最好在同一溅射装置中连续地形成这两层，使得各层的表面不被氧化。 
接下来，通过使用第七掩模，进行第一次蚀刻。进行第一次蚀刻，使得上层被图形化成具有宽度W1。第一次蚀刻是通过干蚀方法或湿法蚀刻方法进行的。 
接下来，因为抗蚀剂掩模还在，所以用ICP(诱导耦合的等离子体)蚀刻方法进行第二次蚀刻，以便将第二导电层蚀刻成具有宽度W2，同时使抗蚀剂掩模后退。通过第二次蚀刻，也稍稍除去了第一导电层，由此形成了锥形部分。通过使用ICP蚀刻方法，当适当调节蚀刻条件(加到线圈电极上的电功率、加到基板一侧的电极上的电功率、基板一侧上的电极温度等)时，可以将该膜蚀刻成所期望的锥形。作为蚀刻气体，可以适当地使用以Cl2、BCl3、SiCl4或CCl4 为代表的氯基气体、以CF4、SF6、NF3为代表的氟基气体、或氧气。 
此外，当用ICP蚀刻方法来形成锥形时，在电极的相反两侧处相等地形成了突出部分。根据第二蚀刻条件，通过蚀刻第一导电层而露出的那部分平整化绝缘膜16也可以被稍微地蚀刻。 
接下来，形成透明导电膜，它与具有上述双层结构的电极或引线相接触。 当透明导电膜和第一导电层22a形成得彼此直接接触时，可以获得良好的欧姆接合。然后，使用第八掩模进行蚀刻，由此形成第一电极23R和23G，它们是有机发光元件的阳极(或阴极)。 
作为用于第一电极的材料，使用了ITO(氧化铟锡)或ITSO(包含氧化硅的氧化铟锡，用含氧化硅2-10wt％的ITO靶通过溅射方法而获得的)。除了ITSO以外，可以使用比如透光导电氧化膜(IZO)这样的透明导电膜，这种膜是含氧化硅的氧化铟，其中混有2-20％的氧化锌(ZnO)。此外，可以使用含氧化硅的ATO(氧化锑锡)的透明导电膜。 
如果ITO被用作第一电极23R和23G，则进行结晶化烘烤，以减小电阻。ITSO和IZO即使在烘烤之后也不会像ITO那样结晶化，而仍然是非晶的。 
为了比较在ITSO和用上述方法获得的双层电极之间的接触阻抗以及比较示例中的接触阻抗，进行下面的实验。 
在玻璃基板上形成氧化硅膜，作为绝缘层。然后，通过用溅射方法在钛层(厚度为100纳米)上连续地层叠纯净的铝层(厚度为700纳米且电阻率为4μΩcm)，便形成了具有双层结构的金属层。之后，通过光刻形成具有电极图形的抗蚀剂掩模，并且通过用下述三种方法蚀刻具有双层结构的金属层，便形成了两个样本。 
在样本1(比较示例)中，用ICP装置，只进行一次等离子体蚀刻，便对金属层的两层都进行了蚀刻。结果，所形成的电极的端部具有大约80度的锥角，这几乎是垂直的。之后，通过溅射方法形成要成为透明电极的ITSO膜，然后，通过光刻使其图形化。 
在样本2(本发明)中，用ICP装置，分两步进行等离子体蚀刻，便对具有双层结构的金属层进行了蚀刻，由此获得了一种形状，在该形状中作为底层的钛层突出来了。具体来讲，进行第一次蚀刻，使得被蚀刻的电极的端部具有大约60度的锥角，并且进行与第一次蚀刻条件不相同的第二次蚀刻，使得对作为上层的铝层进行选择性地蚀刻，并且端部变得几乎垂直。 
在第一条件下，第一次蚀刻进行了100秒，其中BCl3和Cl2被用作蚀刻气体，BCl3和Cl2的流速是60/20(sccm)，气压是1.9Pa，并且将450W的RF(13.56MHz)电功率加到线圈形的电极上以便产生等离子体。还将100W的 RF(13.56MHz)电功率施加到基板一侧(样本平台)，以便施加基本上负的偏压。基板一侧的电极具有12.5cm×12.5cm的面积，并且线圈形的电极(其上设置有线圈的石英环形板)是一个直径为25cm的环形板。接下来，在第二条件下，蚀刻进行了160秒，其中蚀刻气体和流速与第一条件相同，气压是1.2Pa，并且将600W的RF电功率加到线圈形的电极上，并且将250W的RF电功率施加到基板一侧以产生等离子体。 
第二次蚀刻的条件是：BCl3和Cl2被用作蚀刻气体，气体流速是40/40(sccm)，气压是3.5Pa，将200W的RF电功率加到线圈形的电极上，并且将50W的RF电功率施加到基板一侧以产生等离子体，并且蚀刻时间是60秒。 
图4A和4B是蚀刻之后的SEM(扫描电子显微镜)，图4C是示意性的横截面图。图4A是透视图，图4B是横截面图。突出来的部分的长度是0.22微米。换句话说，上层的端部和下层的端部分开0.22微米，并且下层的宽度W1比上层的宽度W2要大0.44微米。之后，通过溅射方法形成要成为透明电极的ITSO，并且通过光刻使其图形化。 
在这两个样本中，形成两类TEG(测试元件组)图形，以便进行电阻测量。 
TEG图形之一是被称为接触链的第一TEG图形(图5A示出了顶部表面布局，而图6B示出了在放大的接触部分中测得数值的关系)，其中金属层与ITSO层交替排列以便串行连接。在第一TEG图形中，引线、ITO和两者间的界面这三种阻抗元件串行连接。 
其它图形是第二TEG图形(图6A示出了顶部表面布局，而图6B示出了在放大的接触部分中测得数值的关系)，其中金属层和ITSO层互相交叉，以便进行Kelvin测量。 
接下来，在这两个样本上，用第一TEG图形来测量电阻。结果，在样本2(本发明)中1V处的阻抗值(每个触点)比样本1(比较示例)中的低77％。 
此外，图7示出了测量第一TEG的电阻的结果。要注意，ITSO的电阻率被假定为4000μΩcm。 
此外，在这两个样本上，用第二TEG图形来测量电阻。与样本1(比较示例)相比，样本2(本发明)中的接触阻抗值更低。图8示出了在第二TEG图形上的电阻测量结果。 
从上面的实验可以理解，通过使用双层结构的电极，其中下层(钛层)突出，便可以减小与ITSO的接触阻抗。 
图15示出了在用钼层(厚度为100纳米)替代下层(钛层)的情况下在第一TEG图形上的电阻测量结果。要注意，ITSO的电阻率被假定为4000μΩcm。在图15中，实线示出了比较的样本，在使充当下层的钼层的端部几乎垂直的条件下蚀刻该比较样本。此外，在图15中，以×标记示出了其中充当下层的钼层突出来且端部的锥角大约60度的那个样本。从图15中还可以理解，通过使用具有双层结构的电极，其中下层(钼层)突出来，便可以减小与ITSO的接触阻抗。 
此外，在不同的条件下，即下层厚度为100纳米、200纳米和300纳米的条件下，以相同的方式测量电阻。然后，确定当下层越来越厚时，接触阻抗值变得越来越低。 
此外，图1B是放大的横截面图，它示出了形成有透明导电膜的第一电极与形成有Ti的下层相互接触。如图1B所示，在第二导电层22b的表面上薄薄地形成氧化铝膜34，并且形成有透明导电膜的第一电极只与下层电接合。图1B示出了一个示例，其中下层22a的端部的锥角α小于上层即第二导电层22b的端部的锥角β。下层即第一导电层22a的端部的锥角α越小，则第一电极与第一导电层相接触的面积就会增大。 
接下来，通过使用第八掩模，形成绝缘体29(被称为团块、隔离壁、隔离物、筑堤等)，以覆盖第一电极23R和23G的端部。作为绝缘体29，形成厚度为0.8-1微米的有机树脂膜(通过涂敷方法而获得的)或SOG膜(比如含烷基的SiOx膜)。 
接下来，通过蒸镀方法或涂敷方法，层叠分别包含有机化合物的层24R和24G。另外，在形成含有机化合物的层24R和24G之前，期望进行用于除气的真空加热，以便提高可靠性。例如，在蒸镀有机化合物材料之前，期望在200-300摄氏度下在低压气氛中或惰性气体中进行热处理，以便除去基板中所包含的气体。在被抽真空的薄膜形成腔中，真空度为5×10-3托(0.665Pa)或更小，较佳地在10-4-10-6托的范围中，通过蒸镀方法，形成含有机化合物的层24R和24G。在蒸镀处，通过阻抗加热，预先蒸发有机化合物，并且通过打开快门，蒸发的 有机化合物朝着基板溅射。所蒸发的有机化合物可通过金属掩模所提供的开孔向基板上溅射，并随后沉积在基板上。 
为了实现全部色彩，为每一种发光颜色(RGB)对准掩模。 
含有机化合物的层24R和24G是多层的，它们是通过在第一电极上按顺序地层叠空穴注入层/空穴输运层/发光层/电子输运层而形成的。例如，在含有机化合物的层24R中，形成40纳米厚的掺有DCM的Alq3作为发光层。此外，在含有机化合物的层24G中，形成40纳米厚的掺有DMQD的Alq3作为发光层。尽管此处未示出，但是形成了30纳米厚的掺有CBP(4，4’-二(N-咔唑基)-联苯)的PPD(4，4’-二(N-(9-菲基)-N-苯基氨基)联苯)作为蓝色发光层，并且形成了10纳米厚的SAlq(二(2-甲基-8-喹啉醇化物)(三苯基硅烷醇基)铝)作为阻挡层。 
接下来，形成第二电极25，即有机发光元件的阴极(或阳极)。作为第二电极25的材料，可以使用像MgAg、MgIn或AlLi、CaF2、CaN等合金，或可以使用通过共同蒸镀铝和元素周期表第一族或第二族的元素从而形成的膜。 
在形成第二电极25之前，可以用CaF2、MgF2、BaF2、来形成透光层并作为阴极缓冲层，厚度为1-5纳米。 
此外，可以形成用于保护第二电极25的保护层。 
接下来，通过用密封材料(未示出)粘贴密封基板33，来密封发光元件。干燥的惰性气体或透明的填充材料填充着由一对基板和密封材料包围着的区域27。作为惰性气体，可以使用稀有气体或氮气，并且向密封基板33提供用于干燥的干燥剂。作为填充材料，可以使用任何材料，只要该材料具有透光性即可。通常，紫外可固化或热固环氧树脂都可以使用。当填充材料填满这对基板之间的空间时，整体的透射率可以提高。 
当用透明材料构成第一电极且用金属材料构成第二电极时，便获得了一种透过基板10提取光线的结构，该结构是所谓的底部发射型。此外，当用金属材料构成第一电极且用透明材料构成第二电极时，便获得了一种透过密封基板33提取光线的结构，该结构是所谓的顶部发射型。此外，当第一电极和第二电极均用透明材料构成时，便可以获得一种从基板10和密封基板33中提取光线的结构。本发明可以适当地使用上述结构中的任一种。 
当透过基板10提取光线时，发光层发出的光线所要穿过的那些层分别是 第一电极、第一夹层绝缘膜13、第二夹层绝缘膜16、栅绝缘膜12以及底部绝缘膜11，它们全都包括氧化硅(折射率大约1.46)；因此，折射率的差异较小，由此增大了光线提取效率。即，用折射率不同的材料构成的多层之间的杂散光可以得到抑制。 
(实施例2) 
此处，下面参照图2A和2B描述具有双层结构的电极的示例，其形状与实施例1不相同。 
因为除了形成包括第一导电层222a和第二导电层222b的电极的步骤以外的各步骤均与实施例1相同，所以详细描述省略。因此，在图2A和2B中，与图1A相同的部分仍用相同的标号来表示。 
根据实施例1，形成具有双层结构的导电膜，它与半导体层在接触孔中相接触。用高熔点金属(比如Ti或Mo)或高熔点金属化合物(比如TiN)，来形成要成为下层的第一导电层222a，其厚度为20-200纳米。要成为下层的第一导电层222a具有一个优点，即防止硅和铝的交互式扩散。 
用低阻抗金属(通常是铝)形成要成为上层的第二导电层222b，其厚度为0.1-2微米，以便减小引线的电阻。最好在同一溅射装置中连续地形成这两层，使得每一层的表面都不被氧化。 
接下来，用第七掩模进行首次蚀刻。通过第一次蚀刻，形成图形化且具有宽度W4的上层。第一次蚀刻是通过干蚀方法或湿法蚀刻方法进行的。 
接下来，用第八掩模进行第二次蚀刻。通过第二次蚀刻，形成图形化且具有宽度W3的下层。第二次蚀刻是通过干蚀方法或湿法蚀刻方法进行的。 
在第一次和第二次蚀刻处，上层的宽度W4是由第七掩模决定的，下层的宽度W3是由第八掩模决定的。 
接下来，按照与实施例1相同的方式，形成透明导电膜，它与具有双层结构的电极或引线相接触。当透明导电膜和第一导电层222a形成得彼此直接接触时，可以获得良好的欧姆接合。然后，用第九掩模进行蚀刻，由此形成第一电极23R和23G，它们是有机发光元件的阳极(或阴极)。 
下面的步骤与实施例1相同，因此，详细描述省略。 
此处，示出了一个示例，它通过两次图形化形成突出部分便获得了图2A所示的电极结构。在两次图形化的情况下，可以像实施例1那样在上层的相反两侧相等地形成突出部分，并且也可以只在与第一电极重叠的那部分处形成突出部分以便后来形成。换句话说，通过适当地设计这两种图形化掩模，便可以控制第一电极和下层相接触的面积的大小。 
图2B是放大的截面图，它示出了用透明导电膜构成的第一电极与用Ti构成的下层相接触。如图2B所示，在第二导电层222b的表面上薄薄地形成铝膜34，并且用透明导电膜构成的第一电极只与下层电接合。在图2B中，要成为下层的第一导电层222a的端部的锥角α大于第二导电层222b的端部的锥角β。如图2B所示，下层的顶部表面部分和端部与第一电极电连接。第一电极与下层的端部相接触的面积大于第一电极与下层的顶部表面相接触的面积。 
本实施例可以与实施例1自由组合。 
〔实施例3〕 
下面参照图3描述一个示例，该示例在透明导电膜和具有双层结构的电极之间提供更多一层绝缘膜。 
因为直到形成具有第一导电层22a、第二导电层22b的电极的那些步骤都与实施例1相同，所以详细描述省略。此外，在图3中，与图1A相同的部分用相同的标号来表示。 
首先，根据实施例1所示步骤，形成具有双层结构的电极22a和22b。接下来，形成平整化绝缘膜320，它要成为第三夹层绝缘膜。作为平整化绝缘膜320，使用通过涂敷方法获得的绝缘膜，其骨架结构包括硅(Si)氧(O )键。此处，第三平整化绝缘膜320被用作平整化，平整化绝缘膜16并不必然是平的，例如，可以使用通过PCVD方法构成的无机绝缘膜。 
接下来，选择性地蚀刻平整化绝缘膜320，由此形成接触孔，接触孔到达要成为上层的第二导电层22b以及平整化绝缘膜16。接下来，形成透明导电膜并使其图形化，以便形成第一电极323R和323G。 
接下来，按照与实施例1所示步骤相同的方式，形成绝缘体329，它覆盖第一电极323R和323G的端部。因为下面的步骤与实施例1相同，所以详细描 述省略。 
通过具有图3所示结构，第一电极的面积可以扩大，发光区域可以扩大。 
本实施例可以与实施例1或实施例2自由组合。 
参照下文所示实施方式，更详细地描述了具有上述结构的本发明。 
(实施方式1〕 
本实施例参照图9描述了全色彩发光器件，图9示出了有源矩阵发光器件的部分横截面。 
在第一基板1001上设置了三个TFT 1003R、1003G和1003B，在第一基板1001处设置了底部绝缘膜1002。这三个TFT都是p型沟道TFT，每一个都具有沟道形成区域1020、源极或漏极区域1021或1022、栅绝缘膜1005以及栅极。栅极具有两层，即栅极的锥形下层1023a和栅极的上层1023b。 
此外，夹层绝缘膜1006是无机绝缘膜。用于覆盖夹层绝缘膜1006的平整化绝缘膜1007是通过涂敷方法形成的夹层绝缘膜。 
在发光元件中，第一电极是平的是很重要的。如果平整化绝缘膜1007不平的，则有可能因平整化绝缘膜1007的表面不平整效应而导致第一电极没有变平。因此，平整化绝缘膜1007的平整性是重要的。 
此外，TFT的漏极或源极引线1024a和1024b具有双层结构。在随后要与透明导电膜相连的那部分中，漏极或源极引线的下层1024a的宽度大于漏极或源极引线的上层1024b的宽度。根据实施例2，这种电极形状是通过两次图形化而获得的，以形成突出来的部分。漏极或源极引线的下层1024a是用钛膜构成的，而漏极或源极引线的上层1024b 则是用铝膜构成的。考虑到夹层绝缘膜的覆盖，TFT的漏极或源极引线的上层1024b最好是锥形的。 
根据实施例1，与上层的侧面相比，下层的侧面可以具有更小的锥形。 
此外，隔离壁1009是用树脂构成的，并且用作含有机化合物且显示不同光发射的多层之间的隔离。因此，隔离壁1009具有光栅形状以便围绕着一个像素(即一个发光区域)。尽管含有机化合物且显示不同光发射的各层可能在隔离壁上重叠，但是各层不应该与相邻像素的第一电极重叠。 
发光元件包括：第一电极1008，它包含透明导电材料；层1015R、1015G 和1015B，各层都包含有机化合物；以及第二电极1010。在本实施例中，第一电极1008与下电极1024相接触，使得它们电连接。 
此外，第一电极1008和第二电极1010的材料都需要在考虑功函数的情况下进行选择。然而，第一电极和第二电极可以是阳极或阴极。当驱动TFT的极性是p沟道类型时，第一电极最好是阳极，而第二电极最好是阴极。此外，当驱动TFT的极性是n沟道类型时，第一电极最好是阴极，而第二电极最好是阳极。 
此外，从第一电极(阳极)那一侧按顺序层叠HIL(空穴注入层)、HTL(空穴输运层)、EML(发光层)、ETL(电子输运层)和EIL(电子注入层)，便形成了含有机化合物的各个层1015R、1015G和1015B。除了多层结构以外，含有机化合物的层还可以具有单层结构或混合结构。为了实现全色彩，选择性地形成含有机化合物的各个层1015R、1015G和1015B，以便形成三种像素RGB。 
此外，最好提供用于覆盖第二电极1010的保护膜1011和1012，以便保护发光元件免受因湿气或除气所造成的任何损坏。作为保护膜1011和1012，最好使用通过PCVD方法获得的密实的无机绝缘膜(比如SiN膜或SiNO膜)、通过溅射方法获得的密实的无机绝缘膜(比如SiN膜或SiNO膜)、以碳作为其主要成分的薄膜(比如DLC膜、CN膜、或非晶碳膜)、金属氧化物膜(比如WO2、CaF2、Al2O3)等。 
第一基板1001和第二基板1016之间的空间1014是用填充材料或惰性气体来填充的。当填充像氮气这样的惰性气体时，最好在空间1014中提供用于干燥的干燥剂。 
此外，来自发光元件的光线是通过第一基板1001而提取的。图9示出了底部发射型发光器件。 
尽管在本实施例中描述了顶部栅TFT的示例，但是本发明可以在无论TFT结构如何的情况下得到应用。例如，本发明可以应用于底部栅(反向交错)TFT或交错TFT。 
本实施方式可以与实施例1-3中任一个自由组合。 
(实施方式2〕 
本实施例参照图10描述了发光器件的一个示例，其中通过在同一基板上形成像素部分、驱动电路和端部便可以从两个基板中提取光线。 
在基板610上形成底部绝缘膜之后，形成每一个半导体层。接下来，在形成用于覆盖半导体层的栅绝缘膜之后，形成各个栅极和端电极。接下来，用赋予n型导电性的杂质元素(以磷或砷为代表)对半导体进行掺杂以便形成n沟道TFT 636，并且用赋予p型导电性的杂质元素(以硼为代表)对半导体进行掺杂以便形成p沟道TFT 637。因此，适当地形成了源极区域、漏极区域，并且如有必要的话还形成了LDD区域。接下来，在形成通过PCVD方法而获得的含氢的氮氧化硅膜(SiNO膜)之后，激活半导体层中所掺有的杂质元素并且进行氢化。 
接下来，形成要成为夹层绝缘膜的平整化绝缘膜616。作为平整化绝缘膜616，使用了通过涂敷方法而获得的绝缘膜，其骨架结构包括硅氧键。 
接下来，用掩模在平整化绝缘膜中形成接触孔，同时除去四周的平整化绝缘膜。 
接下来，通过将平整化绝缘膜616用作掩模而进行蚀刻，以便选择性地除去含氢的SiNO膜以及栅绝缘膜的露出部分。 
在形成导电膜之后，用掩模进行蚀刻，由此形成漏极引线和源极引线。漏极引线具有双层结构，并且在随后与透明导电膜相连的那部分中，下层宽度大于上层。在本实施例中，根据实施例1的各步骤，形成下层从上层突出来的那部分。此外，与上层侧面相比，下层侧面具有更小的锥角。 
接下来，形成包括透明导电膜的第一电极623，即有机发光元件的阳极(或阴极)。第一电极623电连接到下层的突出部分。 
接下来，使通过涂敷方法而获得的SOG膜(例如，含烷基的SiOx膜)图形化，由此形成了绝缘体629(被称为团块、隔离壁、隔离物、筑堤等)，用于覆盖第一电极623的端部。 
接下来，通过蒸镀方法或涂敷方法，形成含有机化合物的层624。接下来，形成包括透明导电膜的第二电极625，即有机发光元件的阴极(或阳极)。接下来，通过蒸镀方法或溅射方法，形成透明保护层626。透明导电层626保护 第二电极625。 
接下来，通过用密封材料628粘贴透明的密封基板633，来密封住发光元件。即，按照显示区域周围被密封材料围绕这样的方式，用一对基板来密封发光显示器。因为TFT的夹层绝缘膜设置在基板的整个表面上，所以当密封材料的图形比夹层绝缘膜的四周更向内时，湿气或杂质有可能透过在密封材料的图形之外的那部分夹层绝缘膜而侵入。因此，在用作TFT的夹层绝缘膜的平整化绝缘膜的四周，设置密封材料，以便通过与密封材料图形的内部重叠，最好是与密封材料图形重叠，来覆盖平整化绝缘膜的端部。用透明的填充材料627来填充被密封材料628所围绕的区域。 
最终，根据已知的方法，由各向异性的导电膜631将FPC 632粘贴到端电极。端电极最好是用透明导电膜形成的，端电极与栅引线同时形成(图10)。 
此外，通过基板610和密封基板633，向两侧提取来自发光元件的光线。在图10所示发光器件的结构中，光线是从基板和密封基板中提取的。 
根据上述步骤，像素部分、驱动电路和端部分可以形成于同一基板上。 
本实施方式可以与实施例1-3中任一个自由组合。 
〔实施方式3〕 
本实施例描述了在上述实施例所制造的EL显示板中安装驱动IC或FPC的示例。 
图11A是示出了发光器件的示例的顶视图，其中FPC 1209粘贴到四个端部1208。在基板1210上，形成了包括发光元件和TFT的像素部分1202、包括TFT的栅侧驱动电路1203以及包括TFT的源侧驱动电路1201。当用具有晶体结构的半导体膜来形成TFT的沟道形成区域时，这些电路可以形成于同一基板上。因此，可以制造出一种实现了“板上系统”的EL显示板。 
基板1210上除接触部分以外的部分均被保护膜覆盖，并且在该保护膜上设置底层，该底层包含一种具有光催化剂功能的材料。 
此外，连接部分1207设置在两个位置处，以便夹住像素部分，从而使发光元件的第二电极接触下层的引线。发光元件的第一电极与像素部分中所设置的TFT电连接。 
用密封材料1205将密封基板1204固定到基板1210上，该密封材料1205围绕着像素部分和驱动电路，并且填充材料被密封材料1205围绕着。此外，可以使用含透明干燥剂的填充材料。此外，干燥剂可以被置于未与像素部分重叠的区域中。 
图11A示出了一种结构，对于具有XGA级相对大的尺寸(例如，对角线4.3英寸)的发光器件而言，该结构较佳。同时，图11B示出了使用COG方法的一个示例，该方法对小尺寸而言较佳(例如，对角线1.5英寸)。 
在图11B中，驱动IC 1301安装在基板1310上，并且FPC 1309被安装到驱动IC尖端处的端部1308上。多个要安装的驱动IC 1310最好形成于边长为300-1000毫米或更长的矩形基板上。即，具有驱动电路部分和输入/输出端的多个电路图形作为一个单元可以形成于基板上，并且通过最终分割基板便可以取出各电路图形。考虑到像素部分一边或像素节距的长度，驱动IC可以具有其长边长度为15-80毫米且短边长度为1-6毫米的矩形。驱动IC的长边长度可能等于像素区域的一边或像素部分一边长度与驱动电路一边长度之和。 
与IC芯片相比，驱动IC外部尺寸的优先级在于长边的长度。当驱动IC具有15-80毫米的长边时，与使用IC芯片的情况相比，根据像素部分安装所需的数目更少些，由此增大了产量。当驱动IC形成于玻璃基板上时，用作底部材料的基板的形状不受限制，并且生产率不下降。与从圆形硅晶片中取出IC芯片的情况相比，这是个很大的优点。 
此外，TAB方法也可以应用。在TAB方法中，可以粘贴多个卷带，并且可以将驱动IC安装到这些卷带上。与COG方法相似的是，单个驱动IC可以被安装到单个卷带上。在这种情况下，从强度这一点来看，最好粘贴用于固定驱动IC的金属小片等。 
在除接触部分以外的部分，用保护膜来覆盖基板1310。在保护膜上设置底层，该底层包含一种具有光催化剂功能的材料。 
此外，在像素部分1302与驱动IC 1301之间设置连接区域1307，使得发光元件的第二电极接触下层的引线。要注意，发光元件的第一电极与像素部分中所设置的TFT电连接。 
此外，用围绕着像素部分1302的密封材料1305以及被密封材料围绕的填 充材料，将密封基板1304固定到基板1310。 
当TFT的沟道形成区域是用非晶半导体膜构成时，即使尺寸很大也要使用图11B的结构，因为驱动电路很难形成于同一基板上。 
本实施方式可以与实施例1-3以及实施方式1和2自由组合。 
(实施方式4〕 
本实施方式参照图12示出了液晶显示器的一个示例，其中像素部分、驱动电路和端部形成于同一基板上。图12是不使用滤色片的液晶板的横截面图。 
本实施方式使用场顺序驱动方法，其中光学快门由不使用滤色片的液晶板来指挥，并且RGB三色的背光源高速闪烁。根据场顺序方法，利用人眼的时间分辨极限，通过连续时间附加颜色混合，便实现了彩色显示。 
三种TFT 703设置在第一基板701上，在第一基板701处设置了底部绝缘膜702。三种TFT是n沟道TFT，各TFT都具有沟道形成区域720、低浓度杂质区域725和726、源极或漏极区域721和722、栅绝缘膜705以及栅极。栅极具有两层，其中包括锥形下层723a和上层723b。 
夹层绝缘膜706是无机绝缘膜。用于覆盖夹层绝缘膜706的平整化绝缘膜707是一种用涂敷方法构成的平的夹层绝缘膜。 
TFT的漏极引线或源极引线具有双层结构。在随后与透明导电膜相连的那部分中，漏极或源极引线的下层724a的宽度大于漏极或源极引线的上层724b的宽度。漏极或源极引线的下层是用Mo层构成的，而漏极或源极引线的上层则是用铝膜构成的。考虑到夹层绝缘膜的覆盖，TFT的漏极或源极引线最好具有锥形。 
像素电极708可以用透明导电膜构成，比如ITO(氧化铟锡)、ITSO(包含氧化硅的氧化铟锡，用含氧化硅2-10wt％的ITO靶通过溅射方法而获得的)、透光导电氧化膜(IZO，其中氧化锌(ZnO)按2-20％混入含氧化硅的氧化铟中)、或含氧化硅的ATO(氧化锑锡)。 
柱状间隔物714包含树脂，并且用于使基板之间的距离保持恒定。因此，柱状间隔物714按均匀的间隔来设置。对于更高速的响应，基板之间的距离最好是2微米或更小，并且适当地调节柱状间隔物714的高度。当屏幕尺寸边长小至2英寸或更小时，并非必然地设置柱状间隔物。只当像填充物这样的间隙材料要混入密封材料的情况下，可以适当地调节基板之间的距离。 
此外，设置了定向膜710，用于覆盖柱状间隔物714和像素电极708。定向膜712还被设置到要成为对置基板的第二基板716，并且第一基板701和第二基板716是用密封材料(未示出)来粘贴的。 
第一基板701和第二基板716之间的空间是用液晶材料711来填充的。通过在低压下滴注液晶材料711使得没有气泡进入，用具有闭合图形的密封材料使这些基板彼此粘贴。或者，可以使用浸入方法(抽吸方法)，其中在设置具有开口部分的密封图形并粘贴TFT基板之后，通过使用毛细现象注入液晶。 
本实施例的液晶板具有被称为π单元的结构，该结构使用了一种OCB(光学补偿弯曲)的显示模式。π单元结构是一种液晶分子的取向，采用液晶分子的预弯曲角度保持与有源矩阵基板和对置基板之间的中间平面的平面对称关系的方法的结构。 
在未向基板加电压时，π单元结构的定向状态是喷洒定向，并且当加电压时就移动到弯曲定向。当进一步加电压时，弯曲定向的液晶分子按照与两个基板垂直的方式而定向，这样光线可以透过。在OCB模式中，响应速度比常规TN模式高大约10倍。 
此外，液晶板被夹在一对光学膜(偏振板、延迟器等)731和732之间。另外，在使用OCB模式的显示器中，最好使用双轴延迟器，来三维地补偿延迟的观察角依赖性。 
RGB三色LED 735被用作图12所示的液晶板的背光源。来自LED 735的光线被光线引导板734引导。在场顺序驱动方法中，在LED发光周期的TR周期、TG周期和TB周期中，按RGB的顺序打开LED。在红色LED的发光周期(TR)中，与红色相对应的视频信号(R1)被提供给液晶板，并且一屏的红色图像被写入液晶板。在绿色LED的发光周期(TG)中，与绿色相对应的视频数据(G1)被提供给液晶板，并且一屏的绿色图像被写入液晶板。在蓝色LED的发光周期(TB)中，与蓝色相对应的视频数据(B1)被提供给液晶板，并且一屏的蓝色图像被写入液晶板。通过写入这三种图像，形成一帧。 
〔实施方式5〕 
通过嵌入根据本发明所获得的EL板或液晶板，便可以制造各种电子设备。例如，电子设备可以是：照相机，比如摄像机或数字照相机；目镜型的显示器；导航系统；声音再现装置(比如车载音频、音频部件等)；个人计算机；游戏机；移动信息终端(移动计算机、移动电话、移动游戏机、电子书等)；配有记录介质的图像再现设备(具体来讲，可以再现记录介质(比如DVD)并具有用于显示图像的显示器的设备)；等等。图13A-13H和图14示出了这些电子设备的特定示例。 
图13A示出了电视机，它包括外壳2001、支撑座2002、显示部分2003、扬声器部分2004、视频输入端2005等。本发明应用于电视机和显示部分2003中的半导体集成电路，因此，可以实现电能消耗更少的电视机。要注意，用于个人计算机、TV广播接收、广告显示等的电视机都被包括了。 
图13B示出了数字照相机，它包括主体2101、显示部分2102、图像接收部分2103、操作键2104、外部连接端口2105、快门2106等。本发明应用于数字照相机中的半导体集成电路(存储器、CPU等)，因此，可以提供电能消耗更少的数字照相机。 
图13C示出了个人计算机，它包括主体2201、外壳2202、显示部分2203、键盘2204、外部连接端口2205、指点式鼠标2206等。本发明应用于个人计算机和显示部分2203中的半导体集成电路(比如存储器或CPU)。因此，在显示部分的TFT以及构成CPU的一部分的CMOS电路中的接触阻抗和引线都可以减小，并且可以实现电能消耗更少的个人计算机。 
图13D示出了电子书，它包括主体2301、显示部分2302、开关2303、操作键2304、红外端口2305等。本发明可以应用于电子书和显示部分2302中的半导体集成电路(比如存储器或CPU)，并且可以实现电能消耗更少的电子书。 
图13E示出了配有记录介质的移动的图像再现设备(具体来讲比如有DVD再现设备)，它包括主体2401、外壳2402、显示部分A 2403、显示部分B 2404、记录介质(比如DVD)读取部分2405、操作键2406、扬声器部分2407等。显示部分A 2403主要显示图像信息，而显示部分B 2404主要显示文本信息。本发明应用于图像再现设备和显示部分A 2403、B 2404中的半导体集成电路(比 如存储器或CPU)，由此，可以实现电能消耗更少的图像再现设备。 
图13F示出了移动游戏机，它包括主体2501、显示部分2505、操作开关2504等。本发明应用于游戏机和显示部分2505中的半导体集成电路(比如存储器或CPU)，由此，可以实现电能消耗更少的游戏机。 
图13G示出了摄像机，它包括主体2601、显示部分2602、外壳2603、外部连接端口2604、远程控制接收部分2605、图像接收部分2606、电池2607、音频输入部分2608、操作键2609等。本发明可以应用于摄像机和显示部分2602中的半导体集成电路(比如存储器或CPU)，因此，可以实现电能消耗更少的摄像机。 
图13H示出了移动电话，它包括主体2701、外壳2702、音频输入部分2704、音频输出部分2705、操作键2706、外部连接端口2707、天线2708等。本发明可以应用于移动电话和显示部分2703中的半导体集成电路(比如存储器、CPU、或高频电路)，因此，可以实现电能消耗更少的移动电话。 
图14示出了配有记录介质的移动的音乐再现设备，它包括主体2901、显示部分2903、记录介质(卡类型存储器、小型HDD等)读取部分2902、操作键2902和2906、与连接线2904相连的耳机的扬声器部分2905等。本发明可以应用于显示部分2903，并且可以实现电能消耗更少的音乐再现设备。 
本实施方式可以与实施例1-3以及实施方式1-4中的任一种自由组合。 

Claims (14)

1.一种半导体器件，包括：
透明导电膜和具有半导体薄膜的多个薄膜晶体管，它们都在具有绝缘表面的基板上；以及
电极或引线，它是通过层叠与所述半导体薄膜相接触的第一导电层，在所述第一导电层上的含铝的第二导电层，以及在所述第二导电层的表面上的薄氧化铝膜而构成的，
其中所述第二导电层的所述表面被所述薄氧化铝膜覆盖，
其中所述第一导电层具有比所述第二导电层更大的宽度，以及
其中所述透明导电膜与从所述第二导电层的端部延伸出的一部分第一导电膜相接触。
2.一种半导体器件，包括：
透明导电膜和具有半导体薄膜的多个薄膜晶体管，它们都在具有绝缘表面的基板上；以及
电极或引线，它是通过层叠与所述半导体薄膜相接触的第一导电层，在所述第一导电层上的含铝的第二导电层，以及在所述第二导电层的表面上的薄氧化铝膜而构成的，
其中所述第二导电层的所述表面被所述薄氧化铝膜覆盖，
其中所述第一导电层具有从所述第二导电层和所述薄氧化铝膜的端部突出来的一部分，以及
其中所述透明导电膜与从所述第二导电层的端部突出来的那部分第一导电膜相接触。
3.一种半导体器件，包括：
透明导电膜和具有半导体薄膜的多个薄膜晶体管，它们都在具有绝缘表面的基板上；以及
电极或引线，它是通过层叠与所述半导体薄膜相接触的第一导电层，在所述第一导电层上的含铝的第二导电层，以及在所述第二导电层的表面上的薄氧化铝膜而构成的，
其中所述第二导电层的所述表面被所述薄氧化铝膜覆盖，
其中所述第一导电层具有比所述第二导电层更大的宽度，
其中第一导电层的侧面部分具有比第二导电层的侧面部分更小的锥角，以及
其中所述透明导电膜与所述第一导电层的侧面部分相接触。
4.一种半导体器件，包括：
透明导电膜和具有半导体薄膜的多个薄膜晶体管，它们都在具有绝缘表面的基板上；以及
电极或引线，它是通过层叠与所述半导体薄膜相接触的第一导电层，在所述第一导电层上的含铝的第二导电层，以及在所述第二导电层的表面上的薄氧化铝膜而构成的，
其中所述第二导电层的所述表面被所述薄氧化铝膜覆盖，
其中所述第一导电层具有比所述第二导电层和所述薄氧化铝膜之和更大的宽度，其中第一导电层的侧面部分具有比第二导电层的侧面部分更大的锥角，以及
其中所述透明导电膜与所述第一导电层的侧面部分相接触。
5.一种半导体器件，包括：
透明导电膜和具有半导体薄膜的多个薄膜晶体管，它们都在具有绝缘表面的基板上；
电极或引线，它是通过层叠与所述半导体薄膜相接触的第一导电层，在所述第一导电层上的含铝的第二导电层，以及在所述第二导电层的表面上的薄氧化铝膜而构成的；
平整化绝缘膜，它在所述电极的一部分或所述引线的一部分之上；
其中所述第二导电层的所述表面被所述薄氧化铝膜覆盖，
其中所述透明导电膜设置在所述平整化绝缘膜上，与所述第一导电层的侧面部分相接触，且和所述氧化铝膜相接触；
其中所述第一导电层具有比所述第二导电层和所述薄氧化铝膜之和更大的宽度，
其中所述电极或所述引线通过所述平整化绝缘膜中所设置的接触孔与所述透明导电膜相接触，以及
其中所述电极的端部或所述引线的端部位于所述接触孔内。
6.一种半导体器件，包括：
透明导电膜和具有半导体薄膜的多个薄膜晶体管，它们都在具有绝缘表面的基板上；
电极或引线，它是通过层叠与所述半导体薄膜相接触的第一导电层，在所述第一导电层上的含铝的第二导电层，以及在所述第二导电层的表面上的薄氧化铝膜而构成的；以及
平整化绝缘膜，它在所述电极的一部分或所述引线的一部分之上；
其中所述第二导电层的所述表面被所述薄氧化铝膜覆盖，
其中所述透明导电膜设置在所述平整化绝缘膜上，与所述第一导电层的侧面部分相接触；
其中所述第一导电层具有从所述第二导电层和所述薄氧化铝膜的端部突出来的一部分，
其中所述电极或所述引线通过所述平整化绝缘膜中所设置的接触孔与所述透明导电膜相接触，以及
其中所述电极的端部或所述引线的端部位于所述接触孔内。
7.如权利要求1到6中任一项所述的半导体器件，其特征在于，
所述第一导电层是用钛、钼、含钛的合金、或含钼的合金构成的。
8.如权利要求1到6中任一项所述的半导体器件，其特征在于，
所述第二导电层是用铝或含铝的合金构成的。
9.如权利要求1到6中任一项所述的半导体器件，还包括：
发光元件，其中透明导电膜用作阳极或阴极。
10.如权利要求1到6中任一项所述的半导体器件，还包括：
液晶元件，其中所述透明导电膜用作像素电极。
11.如权利要求1到6中任一项所述的半导体器件，其特征在于，
所述透明导电膜是用ITO或IZO构成的。
12.如权利要求1到6中任一项所述的半导体器件，其特征在于，
所述第二导电层的表面是用氧化膜覆盖的。
13.如权利要求1到6中任一项所述的半导体器件，其特征在于，
所述第一导电层和所述第二导电层是在同一溅射装置中连续形成的。
14.如权利要求1到6中任一项所述的半导体器件，其特征在于，
所述半导体器件是移动信息终端、摄影机、数字照相机、或个人计算机。
CN2005800305780A 2004-09-15 2005-09-13 半导体器件 Active CN101044627B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110418419.5A CN102544027B (zh) 2004-09-15 2005-09-13 半导体器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP267673/2004 2004-09-15
JP2004267673 2004-09-15
PCT/JP2005/017223 WO2006030937A1 (en) 2004-09-15 2005-09-13 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110418419.5A Division CN102544027B (zh) 2004-09-15 2005-09-13 半导体器件

Publications (2)

Publication Number Publication Date
CN101044627A CN101044627A (zh) 2007-09-26
CN101044627B true CN101044627B (zh) 2012-02-08

Family

ID=36060181

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110418419.5A Active CN102544027B (zh) 2004-09-15 2005-09-13 半导体器件
CN2005800305780A Active CN101044627B (zh) 2004-09-15 2005-09-13 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110418419.5A Active CN102544027B (zh) 2004-09-15 2005-09-13 半导体器件

Country Status (5)

Country Link
US (10) US7859606B2 (zh)
JP (16) JP5427907B2 (zh)
KR (1) KR101102261B1 (zh)
CN (2) CN102544027B (zh)
WO (1) WO2006030937A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544027B (zh) 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
US8047442B2 (en) * 2007-12-03 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4600786B2 (ja) * 2007-12-18 2010-12-15 ソニー株式会社 表示装置およびその製造方法
JP4156021B1 (ja) * 2008-01-29 2008-09-24 Ｆｃｍ株式会社 電極基板
TWI626744B (zh) * 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI424506B (zh) 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5435260B2 (ja) 2009-04-03 2014-03-05 ソニー株式会社 表示装置およびその製造方法
US8456586B2 (en) * 2009-06-11 2013-06-04 Apple Inc. Portable computer display structures
US8408780B2 (en) 2009-11-03 2013-04-02 Apple Inc. Portable computer housing with integral display
US8743309B2 (en) 2009-11-10 2014-06-03 Apple Inc. Methods for fabricating display structures
WO2012002236A1 (en) * 2010-06-29 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
TWI401497B (zh) * 2010-08-26 2013-07-11 Au Optronics Corp 顯示面板
WO2012039000A1 (ja) 2010-09-21 2012-03-29 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
JP5576862B2 (ja) 2010-09-21 2014-08-20 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
US8467177B2 (en) 2010-10-29 2013-06-18 Apple Inc. Displays with polarizer windows and opaque masking layers for electronic devices
US9143668B2 (en) 2010-10-29 2015-09-22 Apple Inc. Camera lens structures and display structures for electronic devices
KR20120089505A (ko) * 2010-12-10 2012-08-13 삼성전자주식회사 표시 장치 및 그 제조 방법
JP5667868B2 (ja) * 2010-12-24 2015-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI657580B (zh) * 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2012208294A (ja) * 2011-03-29 2012-10-25 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、投射型表示装置および電子機器
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
US8890273B2 (en) * 2012-01-31 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for an improved reflectivity optical grid for image sensors
US20130207102A1 (en) * 2012-02-15 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9676159B2 (en) 2014-05-09 2017-06-13 Nike, Inc. Method for forming three-dimensional structures with different material portions
US10249741B2 (en) * 2014-05-13 2019-04-02 Joseph T. Smith System and method for ion-selective, field effect transistor on flexible substrate
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR20150143947A (ko) 2014-06-13 2015-12-24 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN104835908A (zh) * 2015-04-17 2015-08-12 上海华虹宏力半导体制造有限公司 用于3d amr的氮化钽刻蚀方法
CN104882566B (zh) * 2015-05-21 2017-12-22 京东方科技集团股份有限公司 一种发光二极管封装结构和封装方法
DE112016002887T5 (de) * 2015-06-26 2018-03-08 Alps Electric Co., Ltd. Eingabevorrichtung
JP6689294B2 (ja) * 2015-06-30 2020-04-28 ハッチンソン テクノロジー インコーポレイテッドＨｕｔｃｈｉｎｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ 金誘電体接合部の信頼性を向上させたディスクドライブヘッドサスペンション構造
WO2017006419A1 (ja) * 2015-07-06 2017-01-12 堺ディスプレイプロダクト株式会社 表示装置
FR3045632A1 (fr) * 2015-12-18 2017-06-23 Michelin & Cie Pneumatique pourvu d'une bande de roulement comprenant un elastomere dienique, un elastomere thermoplastique et un peroxyde
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
CN109867954B (zh) * 2017-12-05 2021-07-27 财团法人工业技术研究院 树脂组合物
US11825683B2 (en) * 2018-04-20 2023-11-21 Sakai Display Products Corporation Organic electroluminescent device including thin film encapsulation structure and method for producing same
US10692945B2 (en) 2018-05-29 2020-06-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Manufacturing method for an inkjet printing AMOLED display panel
CN108832009A (zh) * 2018-05-29 2018-11-16 深圳市华星光电半导体显示技术有限公司 一种喷墨打印amoled显示面板的制备方法
KR20200093737A (ko) * 2019-01-28 2020-08-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7345261B2 (ja) 2019-02-26 2023-09-15 ローム株式会社 電極構造および半導体発光装置
KR20200026709A (ko) * 2019-08-21 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
US11637919B2 (en) 2019-12-03 2023-04-25 Apple Inc. Handheld electronic device
US11522983B2 (en) 2019-12-03 2022-12-06 Apple Inc. Handheld electronic device
US12003657B2 (en) 2021-03-02 2024-06-04 Apple Inc. Handheld electronic device
JP2024064252A (ja) 2022-10-27 2024-05-14 株式会社日本製鋼所 監視装置、押出機、情報処理方法及びプログラム

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55124245A (en) * 1979-03-19 1980-09-25 Matsushita Electronics Corp Method of forming aluminum wiring layer
JPH02137329A (ja) * 1988-11-18 1990-05-25 Ricoh Co Ltd 多層配線用Ａｌ薄膜
US5187604A (en) * 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
JP2791084B2 (ja) 1989-03-08 1998-08-27 株式会社日立製作所 液晶表示装置
JPH05323373A (ja) * 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JPH06202146A (ja) * 1992-12-28 1994-07-22 Fujitsu Ltd パターン形成方法
JP3116149B2 (ja) 1993-01-18 2000-12-11 株式会社日立製作所 配線材料および液晶表示装置
JPH06308529A (ja) * 1993-04-19 1994-11-04 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネル及び液晶表示装置
JPH0792491A (ja) * 1993-09-21 1995-04-07 Matsushita Electric Ind Co Ltd アクティブマトリクス表示装置用薄膜トランジスタ基板
US5714407A (en) 1994-03-31 1998-02-03 Frontec Incorporated Etching agent, electronic device and method of manufacturing the device
JP2731114B2 (ja) * 1994-07-01 1998-03-25 株式会社フロンテック 電子素子及びその製造方法
JPH07297185A (ja) * 1994-04-20 1995-11-10 Matsushita Electric Ind Co Ltd 金属配線およびそれを用いた薄膜トランジスタとｔｆｔ液晶表示装置と金属配線の形成方法
JPH07312425A (ja) * 1994-05-18 1995-11-28 Hitachi Ltd 薄膜トランジスタ、それに関連するテーパエッチング方法および多層膜形成方法ならびに画像表示装置
TW321731B (zh) 1994-07-27 1997-12-01 Hitachi Ltd
JP3524162B2 (ja) * 1994-07-27 2004-05-10 株式会社 日立ディスプレイズ 液晶表示装置
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
US5640067A (en) * 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
US6853083B1 (en) * 1995-03-24 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Thin film transfer, organic electroluminescence display device and manufacturing method of the same
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
JPH09139500A (ja) * 1995-11-10 1997-05-27 Sony Corp 薄膜半導体装置
JPH09153623A (ja) * 1995-11-30 1997-06-10 Sony Corp 薄膜半導体装置
JP2776378B2 (ja) * 1996-06-27 1998-07-16 日本電気株式会社 薄膜トランジスタアレイ基板およびその製造方法
US6979882B1 (en) * 1996-07-16 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method for manufacturing the same
JP3759999B2 (ja) * 1996-07-16 2006-03-29 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置、ｅｌ装置、ｔｖカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、ｔｖプロジェクション装置及びビデオカメラ
JP3349356B2 (ja) * 1996-08-21 2002-11-25 シャープ株式会社 薄膜トランジスタおよびその製造方法
JP3729953B2 (ja) * 1996-12-02 2005-12-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｔｆｔアレイ基板とその製法
JPH10282520A (ja) * 1997-04-03 1998-10-23 Hitachi Ltd 液晶表示装置
JP3447535B2 (ja) * 1997-10-24 2003-09-16 シャープ株式会社 薄膜トランジスタおよびその製造方法
JP2004126554A (ja) * 1998-02-09 2004-04-22 Seiko Epson Corp 電気光学パネル及び電子機器
JP4363684B2 (ja) 1998-09-02 2009-11-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP3107055B2 (ja) * 1998-09-03 2000-11-06 日本電気株式会社 アクティブマトリクス基板
JP3463006B2 (ja) * 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
JP3763381B2 (ja) * 1999-03-10 2006-04-05 シャープ株式会社 液晶表示装置の製造方法
JP2000275663A (ja) * 1999-03-26 2000-10-06 Hitachi Ltd 液晶表示装置とその製造方法
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
US6861670B1 (en) * 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
JP2000314897A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 液晶表示装置
JP4869472B2 (ja) * 1999-07-22 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
US6541294B1 (en) 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4485078B2 (ja) * 2000-01-26 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001209068A (ja) * 2000-01-26 2001-08-03 Mitsubishi Electric Corp 液晶表示装置の製造方法および液晶表示装置
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001222001A (ja) * 2000-02-08 2001-08-17 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2001244470A (ja) * 2000-03-02 2001-09-07 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
US6872607B2 (en) 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4986332B2 (ja) * 2000-03-21 2012-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4357689B2 (ja) 2000-03-28 2009-11-04 シャープ株式会社 液晶表示パネル及びその製造方法
JP4522529B2 (ja) * 2000-03-29 2010-08-11 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2001291766A (ja) * 2000-04-05 2001-10-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4689009B2 (ja) * 2000-07-05 2011-05-25 株式会社半導体エネルギー研究所 表示装置、電子機器および表示装置の作製方法
US7019457B2 (en) * 2000-08-03 2006-03-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having both electrodes formed on the insulating layer
KR20020052562A (ko) * 2000-12-26 2002-07-04 구본준, 론 위라하디락사 횡전계방식 액정표시장치 및 그 제조방법
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP4338934B2 (ja) * 2001-03-27 2009-10-07 株式会社半導体エネルギー研究所 配線の作製方法
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
JP2002324904A (ja) * 2001-04-24 2002-11-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその形成方法
KR20020083249A (ko) 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
JP5025057B2 (ja) 2001-05-10 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003152188A (ja) * 2001-11-14 2003-05-23 Casio Comput Co Ltd 薄膜トランジスタパネル
US7102168B2 (en) * 2001-12-24 2006-09-05 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
JP2003224138A (ja) * 2002-01-30 2003-08-08 Matsushita Electric Ind Co Ltd 液晶表示素子の製造方法およびこれを用いた液晶表示装置
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3821067B2 (ja) * 2002-07-11 2006-09-13 セイコーエプソン株式会社 電気光学装置及び電子機器
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
KR100870013B1 (ko) * 2002-08-27 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
DE60336441D1 (de) 2002-09-02 2011-05-05 Samsung Electronics Co Ltd Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
JP3791517B2 (ja) 2002-10-31 2006-06-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4003724B2 (ja) * 2002-10-31 2007-11-07 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4711595B2 (ja) * 2002-12-10 2011-06-29 株式会社半導体エネルギー研究所 Ｅｌディスプレイ及び電子機器
KR100925458B1 (ko) 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2004241774A (ja) 2003-02-03 2004-08-26 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法とそのためのマスク
US7057208B2 (en) * 2003-03-25 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2004006974A (ja) 2003-08-04 2004-01-08 Semiconductor Energy Lab Co Ltd アクティブマトリクス回路の作製方法
US7554260B2 (en) * 2004-07-09 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device provided with a conductive film connection between a wiring component and a metal electrode film
CN102544027B (zh) * 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
US11024664B2 (en) * 2018-07-30 2021-06-01 Sharp Kabushiki Kaisha Imaging panel

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开2001-281694A 2001.10.10
JP特开2001-281704A 2001.10.10
JP特开平6-202146A 1994.07.22
JP特开平7-312425A 1995.11.28

Also Published As

Publication number Publication date
US20160204275A1 (en) 2016-07-14
JP2020198435A (ja) 2020-12-10
US20140327078A1 (en) 2014-11-06
JP2015111704A (ja) 2015-06-18
JP2021122052A (ja) 2021-08-26
CN102544027B (zh) 2016-02-17
US20200185534A1 (en) 2020-06-11
JP7068538B2 (ja) 2022-05-16
US20130328050A1 (en) 2013-12-12
JP6736743B2 (ja) 2020-08-05
JP2020031226A (ja) 2020-02-27
US20180013011A1 (en) 2018-01-11
JP2018137469A (ja) 2018-08-30
JP5690862B2 (ja) 2015-03-25
US10903367B2 (en) 2021-01-26
JP6377201B2 (ja) 2018-08-22
US20080136989A1 (en) 2008-06-12
US20110140120A1 (en) 2011-06-16
US20190115477A1 (en) 2019-04-18
JP2016157958A (ja) 2016-09-01
JP2022136120A (ja) 2022-09-15
US10573757B2 (en) 2020-02-25
JP2020031225A (ja) 2020-02-27
US9716180B2 (en) 2017-07-25
JP2014082508A (ja) 2014-05-08
JP6211122B2 (ja) 2017-10-11
JP5716079B2 (ja) 2015-05-13
US9252227B2 (en) 2016-02-02
JP2017143300A (ja) 2017-08-17
WO2006030937A1 (en) 2006-03-23
JP2024001129A (ja) 2024-01-09
KR20070072874A (ko) 2007-07-06
US8514341B2 (en) 2013-08-20
JP6008998B2 (ja) 2016-10-19
JP5427907B2 (ja) 2014-02-26
CN102544027A (zh) 2012-07-04
KR101102261B1 (ko) 2012-01-03
US7859606B2 (en) 2010-12-28
CN101044627A (zh) 2007-09-26
US20230045520A1 (en) 2023-02-09
US10109744B2 (en) 2018-10-23
US20210217898A1 (en) 2021-07-15
JP2013153219A (ja) 2013-08-08
JP2023168507A (ja) 2023-11-24
JP2012160736A (ja) 2012-08-23
US8786794B2 (en) 2014-07-22
US11482624B2 (en) 2022-10-25
JP2022002344A (ja) 2022-01-06
JP2022118009A (ja) 2022-08-12

Similar Documents

Publication Publication Date Title
CN101044627B (zh) 半导体器件
US7417249B2 (en) Semiconductor device having a wiring including an aluminum carbon alloy and titanium or molybdenum
CN106992185B (zh) 薄膜晶体管基板、包括其的显示器及其制造方法
US20210375954A1 (en) Display device
CN102142427B (zh) 平板显示设备及其制造方法
TWI338531B (en) Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device
JP2006113571A (ja) 半導体装置
TW201120550A (en) Display device and method of manufacturing the same
JP2012003088A (ja) エレクトロルミネセンス表示装置
KR20100068050A (ko) 표시소자의 제조방법
TW200522764A (en) Organic light emitting display panel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant