KR20120089505A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20120089505A
KR20120089505A KR1020100126304A KR20100126304A KR20120089505A KR 20120089505 A KR20120089505 A KR 20120089505A KR 1020100126304 A KR1020100126304 A KR 1020100126304A KR 20100126304 A KR20100126304 A KR 20100126304A KR 20120089505 A KR20120089505 A KR 20120089505A
Authority
KR
South Korea
Prior art keywords
layer
pixel electrode
gate
data
contact hole
Prior art date
Application number
KR1020100126304A
Other languages
English (en)
Inventor
윤여건
송준호
안병재
강성호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100126304A priority Critical patent/KR20120089505A/ko
Priority to US13/244,093 priority patent/US10288962B2/en
Priority to CN201110410572.3A priority patent/CN102540602B/zh
Publication of KR20120089505A publication Critical patent/KR20120089505A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시 장치에 관한 것으로서, 특히 기판 위에 형성된 화소 전극을 포함하는 표시 장치에 관한 것이다. 본 발명의 한 실시예에 따른 표시 장치는 제1 기판, 그리고 상기 제1 기판 위에 형성되는 화소 전극을 포함하고, 상기 화소 전극의 두께는 40nm 이하이다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 그 제조 방법에 관한 것으로서, 특히 기판 위에 형성된 화소 전극을 포함하는 표시 장치에 관한 것이다.
표시 장치 중에서 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다. 표시 장치는 액정 표시 장치 외에도 유기 발광 표시 장치, 플라즈마 표시 장치, 전기 영동 표시 장치 등이 있다.
표시 장치는 일반적으로 스위칭 소자를 포함하는 화소와 표시 신호선이 구비된 표시판, 표시 신호선 중 게이트선에 게이트 신호를 내보내어 화소의 스위칭 소자를 턴온/오프시키는 게이트 구동부, 데이터선에 데이터 전압을 인가하는 데이터 구동부, 그리고 이들을 제어하는 신호 제어부 등을 포함한다.
게이트 구동부와 데이터 구동부는 집적 회로 칩의 형태로 표시 장치에 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되어 TCP(tape carrier package)의 형태로 표시 장치에 부착되거나, 인쇄 회로 기판(printed circuit board) 위에 장착될 수도 있다. 특히, 게이트 구동부는 표시 신호선 및 스위칭 소자 등과 동일한 공정으로 형성하여 표시판에 집적될 수 있다.
표시 장치는 다중막(multi-layer)에 복수의 스위칭 소자 및 복수의 신호선을 형성할 수 있다. 표시 장치에 입사되는 입사광은 다중막을 투과하거나, 막 계면에서 반사될 수 있다. 입사광의 투과율이 낮고, 반사율이 높은 경우, 전력 소모가 증가되는 등 표시 장치의 효율성이 감소되는 문제가 있다.
본 발명의 해결하고자 하는 과제는 투과율을 증가시키는 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 표시 장치는 제1 기판, 그리고 상기 제1 기판 위에 형성되는 화소 전극을 포함하고, 상기 화소 전극의 두께는 40nm 이하이다.
상기 화소 전극의 두께는 30nm일 수 있다.
상기 화소 전극은 ITO(indium-tin-oxide)로 형성될 수 있다.
상기 화소 전극은 복수의 미세 가지부를 포함할 수 있다.
상기 화소 전극은 서로 분리되어 있는 제1 부화소 전극 및 제2 부화소 전극을 포함하고, 상기 제1 부화소 전극과 상기 제2 부화소 전극은 각각 복수의 미세 가지부를 포함할 수 있다.
상기 제1 기판 위에 형성되어 있는 데이터선 및 게이트선을 더 포함하고, 상기 제1 부화소 전극은 제1 스위칭 소자를 통해 상기 데이터선 및 상기 게이트선에 연결되어 있고, 상기 제2 부화소 전극은 제2 스위칭 소자를 통해 상기 데이터선 및 상기 게이트선에 연결되어 있고, 상기 제2 부화소 전극은 제3 스위칭 소자를 통해 감압 축전기와 연결되어 있을 수 있다.
상기 제1 기판과 마주하는 제2 기판을 더 포함하고, 상기 제2 기판 위에는 공통 전압을 인가받는 공통 전극이 형성되어 있을 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 기판, 상기 기판 위에 형성되고, 화소 전극을 포함하는 화소부, 상기 기판 위에 형성되는 접촉 구멍, 그리고 상기 접촉 구멍 위에 형성되는 접촉부를 포함하고, 상기 화소 전극의 두께는 40nm 이하이고, 상기 접촉부의 두께는 상기 화소 전극의 두께보다 두껍게 형성된다.
상기 접촉부의 두께는 상기 화소 전극의 두께보다 10nm 이상 두껍게 형성될 수 있다.
상기 접촉부는 접촉 부재 및 상기 접촉 부재 위에 형성되는 보조 부재를 포함하고, 상기 접촉 부재는 상기 화소 전극과 동일한 층에 형성되고, 상기 접촉 부재는 상기 화소 전극과 동일한 물질일 수 있다.
상기 보조 부재는 상기 접촉 부재보다 식각율이 높을 수 있다.
상기 보조 부재는 상기 접촉 구멍 위에만 부분적으로 인쇄될 수 있다.
상기 기판 위에 형성되고, 상기 화소부에 신호를 전달하는 구동부를 더 포함하고, 상기 접촉 구멍은 상기 구동부 위에 형성될 수 있다.
상기 화소부는 상기 화소 전극에 연결되는 스위칭 소자, 상기 스위칭 소자에 연결되고, 상기 스위칭 소자에 게이트 신호를 전달하는 게이트선, 상기 스위칭 소자에 연결되고, 상기 화소 전극에 데이터 신호를 전달하는 데이터선을 더 포함할 수 있다.
상기 게이트선의 한쪽 끝에 연결되어 있는 게이트 패드를 더 포함하고, 상기 접촉 구멍은 상기 게이트 패드 위에 형성될 수 있다.
상기 데이터선의 한쪽 끝에 연결되어 있는 데이터 패드를 더 포함하고, 상기 접촉 구멍은 상기 데이터 패드 위에 형성될 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 기판, 상기 기판 위에 형성되고, 화소 전극을 포함하는 화소부, 그리고 상기 기판 위에 형성되고, 상기 화소부에 신호를 전달하는 구동부를 포함하고, 상기 화소 전극의 두께는 40nm 이하이고, 상기 구동부는 상기 기판 위에 위치하는 게이트층, 상기 게이트층 위에 위치하고, 제1 접촉 구멍을 갖는 게이트 절연막, 상기 제1 접촉 구멍 및 상기 게이트 절연막 위에 형성되어, 상기 게이트층과 연결되는 데이터층, 그리고 상기 데이터층을 덮는 보호막을 포함한다.
상기 보호막은 상기 데이터층을 노출시키는 제2 접촉 구멍을 포함하고, 상기 제2 접촉 구멍 위에는 접촉 부재가 형성될 수 있다.
상기 화소부는 상기 기판 위에 형성되어 있는 게이트선 및 데이터선을 더 포함하고, 상기 게이트선의 한쪽 끝에는 게이트 패드가 연결되어 있고, 상기 게이트 절연막은 상기 게이트 패드를 덮고, 상기 게이트 패드 위에 위치하는 제3 접촉 구멍을 포함하고, 상기 제3 접촉 구멍 및 상기 게이트 절연막 위에 상기 게이트 패드와 연결되는 제2 데이터층이 형성되어 있고, 상기 보호막은 상기 제2 데이터층을 덮고, 상기 제2 데이터층 위에 위치하는 제4 접촉 구멍을 포함하고, 그리고 상기 제4 접촉 구멍 위에 접촉 부재가 형성되어 있고, 상기 제2 데이터층은 상기 데이터선과 같은 층에 형성되고, 상기 제2 데이터층은 상기 데이터선의 물질과 동일하고, 상기 제2 데이터층은 상기 데이터선과 연결되지 않을 수 있다.
상기 접촉 부재는 상기 화소 전극과 같은 층에 형성되고, 상기 접촉 부재는 상기 화소 전극의 물질과 동일할 수 있다.
본 발명이 다른 실시예에 따른 표시 장치는 기판, 상기 기판 위에 형성되고, 화소 전극을 포함하는 화소부, 상기 기판 위에 형성되는 접촉 구멍, 상기 접촉 구멍을 채우는 금속층, 그리고 상기 금속층과 연결되어 있는 접촉 부재를 포함하고, 상기 화소 전극의 두께는 40nm 이하이다.
상기 접촉 부재는 상기 화소 전극과 동일한 층에 형성되고, 상기 접촉 부재는 상기 화소 전극과 동일한 물질일 수 있다.
상기 기판 위에 형성되고, 상기 화소부에 신호를 전달하는 구동부를 더 포함하고, 상기 접촉 구멍은 상기 구동부 위에 형성될 수 있다.
상기 화소부는 상기 화소 전극에 연결되는 스위칭 소자, 상기 스위칭 소자에 연결되고, 상기 스위칭 소자에 게이트 신호를 전달하는 게이트선, 상기 스위칭 소자에 연결되고, 상기 화소 전극에 데이터 신호를 전달하는 데이터선을 더 포함할 수 있다.
상기 게이트선의 한쪽 끝에 연결되어 있는 게이트 패드를 더 포함하고, 상기 접촉 구멍은 상기 게이트 패드 위에 형성될 수 있다.
상기 데이터선의 한쪽 끝에 연결되어 있는 데이터 패드를 더 포함하고, 상기 접촉 구멍은 상기 데이터 패드 위에 형성될 수 있다.
상기 스위칭 소자는 상기 게이트선에 연결된 게이트 전극, 상기 데이터선에 연결된 소스 전극, 상기 화소 전극에 연결된 드레인 전극을 포함하고, 상기 접촉 구멍은 상기 드레인 전극 위에 형성될 수 있다.
상기 금속층은 무전해 도금법으로 형성할 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치의 제조 방법은 기판 위에 제1 도전층을 형성하는 단계, 상기 제1 도전층 위에 절연막을 형성하는 단계, 상기 절연막에 상기 제1 도전층을 노출시키는 접촉 구멍을 형성하는 단계, 상기 절연막 및 상기 접촉 구멍 위에 투명층을 형성하는 단계, 상기 투명층 위에 제2 도전층을 형성하는 단계, 일괄 식각을 통해, 화소 전극 및 상기 접촉 구멍 위에 접촉 부재를 형성하되, 상기 화소 전극은 상기 투명층 및 상기 제2 도전층으로 형성하고, 상기 접촉 부재는 상기 투명층 및 상기 제2 도전층으로 형성하는 단계 및 부분 식각을 통해, 상기 화소 전극에서 상기 제2 도전층을 제거하는 단계를 포함한다.
상기 화소 전극의 두께는 40nm 이하이다.
표시 장치의 화소 전극의 두께를 감소시킴으로써, 표시 장치의 투과율을 증가시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 표시 장치의 구조를 간략하게 도시한 단면도이고,
도 2는 화소 전극의 두께에 대한 투과율을 도시한 그래프이고,
도 3은 본 발명의 제2 실시예에 따른 표시 장치의 구조를 간략하게 도시한 단면도이고,
도 4 내지 도 7은 도 3의 표시 장치의 제조 방법의 일 예이고,
도 8은 도 3의 구조를 변형한 것으로, 본 발명의 제2 실시예에 따른 표시 장치의 구조를 간략하게 도시한 단면도이고,
도 9는 본 발명의 제3 실시예에 따른 표시 장치의 구조를 간략하게 도시한 단면도이고,
도 10은 본 발명의 제4 실시예에 따른 표시 장치의 구조를 간략하게 도시한 단면도이고,
도 11은 본 발명의 한 실시예에 따른 표시 장치의 구조이고,
도 12는 도 11에 도시한 게이트 구동부 중 일부분의 단면도이고,
도 13은 도 11에 도시한 표시 장치가 액정 표시 장치인 경우, 액정 표시 장치의 화소 전극을 도시하는 배치도이고,
도 14는 도 13의 XIV-XIV선을 따라 잘라 도시한 단면도이고,
도 15는 XV-XV선을 따라 잘라 도시한 단면도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
제1 실시예
먼저, 도 1은 본 발명의 제1 실시예에 따른 표시 장치의 구조를 간략하게 도시한 단면도이다.
도 1을 참조하면, 표시 장치는 기판(10)과 기판(10) 위에 형성되어 있는 제1 도전층(20), 제1 절연막(30), 제2 도전층(40), 제2 절연막(50) 및 투명층(60)을 포함한다. 예를 들어, 제1 도전층(20)은 게이트 배선, 게이트 전극을 위한 게이트층이고, 제2 도전층(40)은 데이터 배선, 소스 전극 및 드레인 전극을 위한 데이터층일 수 있다.
설명의 편의를 위해, 기판(10) 위에 2개의 도전층(20, 40) 및 2개의 절연막(30, 50)이 형성되어 있는 경우를 도시하였으나, 이는 표시 장치가 포함하는 도전층의 개수 및 절연막의 개수를 제한하는 것은 아니다. 또한 기판(10) 위에는 도전층 외에도 반도체층(도시하지 않음) 등의 다른 층이 형성되어 있을 수 있다.
이와 같이 표시 장치는 다중막(multi-layer)으로 형성된다. 표시 장치의 다중막에 복수의 스위칭 소자 및 복수의 신호선 형성을 위해, 다른 층의 도전층이 서로 연결되거나, 도전층이 외부와 연결될 수 있다. A, B, C 및 D 영역은 표시 장치에서 다른 층의 도전층이 서로 연결되거나, 도전층이 외부와 연결되기 위해 접촉 구멍 및 접촉부가 형성되는 경우의 예를 간략하게 나타낸 것이다.
제1 도전층(20)은 A 영역에 형성된 제1 도전층(21), B 영역에 형성된 제1 도전층(22)을 포함한다. 제2 도전층(40)은 A 영역에 형성된 제2 도전층(41), C 영역에 형성된 제2 도전층(43), D 영역에 형성된 제2 도전층(44)을 포함한다.
다른 영역에 형성된 제1 도전층(21, 22)는 서로 연결되거나, 연결되지 않을 수 있다. 다른 영역에 형성된 제2 도전층(41, 43, 44)는 서로 연결되거나, 연결되지 않을 수 있다.
기판(10) 위의 도전층(20, 40)은 외부와 연결되거나, 서로 다른 층에 있는 도전층(20, 40)이 서로 연결될 수 있다. 이와 같은 연결을 위해, 도전층(20, 40) 위에 접촉 구멍(C1, C2, C3, C4, C5)이 형성되고, 투명층(60)은 접촉 부재(61, 62, 63, 64a)로 사용된다.
투명층(60)은 A 내지 C 영역에 형성된 접촉 부재(61, 62, 63) 및 D 영역에 형성된 화소 전극(64)을 포함한다. 화소 전극(64)은 제2 도전층(44)과 접촉되는 접촉 부재(64a) 및 접촉 부재(64a)를 제외한 화소 전극(64b)을 포함한다.
투명층(60)은 ITO(indium-tin-oxide) 또는 IZO(indium-zinc-oxide)로 형성될 수 있다. ITO는 a-ITO(amorphous-ITO)일 수 있다.
A 영역의 경우, 서로 다른 층에 있는 제1 도전층(21)과 제2 도전층(41)이 연결되어 있다. 도전층(21, 41) 위에 접촉 구멍(C1, C2)이 형성되고, 접촉 구멍(C1, C2)은 접촉 부재(61)로 덮혀 있다.
B 영역의 경우, 제1 도전층(22)은 외부와 연결될 수 있다. 제1 도전층(22) 위에 접촉 구멍(C3)이 형성되고, 접촉 구멍(C3)은 접촉 부재(62)로 덮혀 있다.
C 영역의 경우, 제2 도전층(43)은 외부와 연결될 수 있다. 제2 도전층(43) 위에 접촉 구멍(C4)이 형성되고, 접촉 구멍(C4)은 접촉 부재(63)로 덮혀 있다.
D 영역의 경우, 제2 도전층(44)은 화소 전극(64)에 연결된다. 제2 도전층(44) 위에 접촉 구멍(C5)이 형성되고, 접촉 구멍(C5)은 접촉 부재(64a)로 덮혀 있다.
서로 다른 층의 막은 서로 다른 물질로 형성될 수 있고, 따라서 서로 다른 층의 막은 굴절율이 다를 수 있다. 굴절율이 다른 막 계면에서 발생하는 반사광이 소멸 간섭을 일으키는 경우, 투과율이 최대화될 수 있다. 따라서 막의 두께를 조절하여 투과율을 최대화할 수 있다. 그러나 두께를 조절할 수 있는 막은 화소 전극을 포함하는 투명층으로 제한된다.
도 2는 화소 전극의 두께에 대한 투과율을 도시한 그래프이다.
도 2를 참조하면, 화소 전극의 두께가 감소하면, 투과율이 개선된다. 화소 전극의 두께가 약 30nm인 경우, 투과율이 2-4% 개선된다. 따라서 화소 전극의 두께를 40nm 이하로 형성하여, 표시 장치의 투과율을 개선할 수 있다.
다시, 도 1을 참조하면, 화소 전극(64)의 두께를 감소시키기 위해, 투명층(60)의 두께를 감소시킬 수 있다.
그런데, 투명층(60)은 접촉 부재(61, 62, 63, 64a)로도 사용된다. 투명층(60)의 두께를 감소시킬 경우, 접촉 구멍(C1, C2, C3, C4, C5)에서 투명층(60)이 끊어지는 문제가 발생할 수 있다. 투명층(60)의 두께에 비해 접촉 구멍(C1, C2, C3, C4, C5)의 깊이가 너무 깊거나, 접촉 구멍(C1, C2, C3, C4, C5)의 측벽의 경사가 너무 급한 경우, 투명층(60)이 접촉 구멍(C1, C2, C3, C4, C5)에서 단선될 수 있다. 접촉 구멍(C1, C2, C3, C4, C5)에서 투명층(60)이 단선되는 경우, 도전층(20, 40)과 외부 또는 도전층(20, 40) 사이에 연결이 끊어져 신호 전달에 문제가 생길 수 있다. 이는 표시 장치의 신뢰성 불량이라는 문제를 야기할 수 있다.
이하, 화소 전극의 두께를 감소시키면서, 도전층 간 연결 불량 문제를 해결할 수 있는 방법을 설명한다.
제2 실시예
기판 위에는 화소 전극, 접촉 구멍 및 접촉 구멍 위에 형성되는 접촉부를 포함한다. 접촉부의 두께와 화소 전극의 두께를 다르게 할 수 있다. 즉, 접촉부의 두께는 증가시키고, 화소 전극의 두께는 감소시킬 수 있다. 화소 전극의 두께를 40nm 이하로 형성하고, 접촉부의 두께는 40nm 이상으로 형성할 수 있다. 이때 접촉부의 두께는 화소 전극의 두께보다 10nm 이상 두껍게 형성될 수 있다.
이를 통해, 화소 전극의 두께를 감소시켜 투과율을 최대화시키고, 접촉 구멍에서 발생될 수 있는 연결 불량 문제를 해결할 수 있다.
도 3 내지 도 8에서 제2 실시예에 따라 접촉부의 두께를 화소 전극의 두께보다 두껍게 형성하는 예들을 설명한다.
도 3은 본 발명의 제2 실시예에 따른 표시 장치의 구조를 간략하게 도시한 단면도이다.
도 3을 참조하면, 본 발명의 제2 실시예에 따른 표시 장치는 접촉 구멍 위에 제1 투명층(60) 및 제3 도전층(70)이 형성되어 있다.
제1 투명층(60)은 A 내지 C 영역에 형성된 접촉 부재(61, 62, 63) 및 D 영역에 형성된 화소 전극(64)을 포함한다. 화소 전극(64)은 제2 도전층(44)과 접촉되는 접촉 부재(64a) 및 접촉 부재(64a)를 제외한 화소 전극(64b)을 포함한다.
제3 도전층(70)은 A 내지 D 영역에 형성된 보조 부재(71, 72, 73, 74)를 포함한다. D 영역에서 보조 부재(74)는 접촉 부재(64a) 위에만 형성되어 있다. 제3 도전층(70)을 제외하면, 도 1의 표시 장치와 동일하다.
도 4 내지 도 7은 도 3의 표시 장치의 제조 방법의 일 예이다.
도 4를 참조하면, 기판(10) 위에 제1 도전층(20)을 형성하고, 그 위에 제1 절연막(30)을 적층한다. 제1 절연막(30) 위에 제2 도전층(40)을 형성하고, 그 위에 제2 절연막(40)을 적층한다. 광 노광 공정(photolithography)과 식각(etching) 공정을 통해 도전층(20, 40) 위에 접촉 구멍(C1, C2, C3, C4, C5)을 형성한다.
A 영역의 경우, 제1 도전층(21) 위에 접촉 구멍(C1)을 형성하고, 제2 도전층(41) 위에 접촉 구멍(C2)을 형성한다.
B 영역의 경우, 제1 도전층(22) 위에 접촉 구멍(C3)을 형성한다.
C, D 영역의 경우, 제2 도전층(43, 44) 위에 접촉 구멍(C4, C5)을 형성한다.
도 5를 참조하면, 제2 절연막(40) 위에 제1 투명층(60)과 제3 도전층(70)을 스퍼터링한다.
도 6을 참조하면, 제3 도전층(70) 위에 PR(photoresist)층을 형성하고, 마스크(1)를 통해 PR층의 일부를 제거하여 PR 패턴(80)을 형성한다.
PR이 양성인 경우, 마스크(1)는 광을 그대로 투과시키는 완전 투과부(1a), 광을 완전하게 차단하는 광 차단부(1b) 및 광의 일부만 투과시키는 반 투과부(1c)를 포함할 수 있다. 반 투과부(1c)는 하프톤(half tone) 패턴이거나 슬릿(slit) 패턴일 수 있다.
A, B 및 C 영역의 경우, 마스크(1)는 완전 투과부(1a) 및 광 차단부(1b)를 포함하고, PR 패턴(PR1, PR2, PR3)을 형성할 수 있다.
D 영역의 경우, 마스크(1)는 완전 투과부(1a), 광 차단부(1b) 및 반 투과부(1c)를 포함하고, PR 패턴(PR4)을 형성할 수 있다. PR 패턴(PR4)은 제1 PR 패턴(PRa) 및 제1 PR 패턴(PRa)보다 얇은 두께의 제2 PR 패턴(PRb)을 포함할 수 있다. 제1 PR 패턴(PRa)은 광 차단부(1b)에 대응되고, 제2 PR 패턴(PRb)은 반 투과부(1c)에 대응될 수 있다.
도 7을 참조하면, PR 패턴에 따라 제1 투명층(60) 및 제3 도전층(70)이 식각된다. PR 패턴이 없는 부분에서는 제1 투명층(60) 및 제3 도전층(70)이 일괄 식각된다. 이를 E/B(etch/back) 공정이라 한다.
PR 패턴(PR1, PR2, PR3, PR4)은 접촉 구멍 윗 부분에 형성된다.
D의 경우, 도 6의 제1 PR 패턴(PRa)의 일부가 제거되어 PR 패턴(PR4)이 형성되고, 제2 PR 패턴(PRb)은 제거되어 제3 도전층(74)이 노출된다.
PR 패턴에 따라 제1 투명층(60) 및 제3 도전층(70) 중 제3 도전층(70)이 선택 식각되어, 도 3과 같은 표시 장치가 형성된다. 이를 선택 식각 공정이라 한다.
D의 경우, 제3 도전층(74)이 일부 제거되어 화소 전극(64b)이 노출된다. 접촉 구멍 위에는 제1 투명층(60) 위에 제3 도전층(70)이 형성된다.
제1 투명층(60)과 제3 도전층(70)은 선택 식각이 가능하도록 서로 다른 물질로 형성될 수 있다. 일 예로, 제1 투명층(60)은 ITO로 형성되고, 제3 도전층(70)은 IZO로 형성될 수 있다. 다른 예로, 제1 투명층(60)은 ITO로 형성되고, 제3 도전층(70)은 금속층으로 형성될 수 있다.
제1 투명층(60)은 ITO로 형성되고, 제3 도전층(70)은 IZO로 형성된 경우, 식각액(etchant)으로 MAM 통합 식각액을 사용할 수 있다. MAM 통합 식각액을 사용할 경우, 제3 도전층(70)의 식각율(etch rate) 대 제1 투명층(60)의 식각율을 8:1 이상으로 할 수 있다.
다음 표는 식각액으로 MAM 통합 식각액으로 사용하고, 적용 온도가 40?인 경우, IZO층의 식각율과 ITO층의 식각율에 대한 것이다.
Figure pat00001
이와 같이, 접촉부는 접촉 부재(61, 62, 63, 64a) 및 보조 부재(71, 72, 73, 74)의 이중층으로 형성하고, 화소 전극(64)은 단일층으로 형성함으로써, 화소 전극(64)의 두께와 접촉부의 두께를 다르게 할 수 있다.
이를 통해, 화소 전극(64)의 두께를 감소시켜 투과율을 최대화시키고, 접촉 구멍(C1, C2, C3, C4, C5)에서 발생될 수 있는 연결 불량 문제를 해결할 수 있다. 다만, 이중막 스퍼터링 공정, E/B 공정, 선택 식각 공정이 추가될 수 있다.
도 3의 표시 장치의 구조는 인쇄 기법(printing)을 통해 형성될 수도 있다. 이때, 제1 투명층(60)은 스퍼터링 공정으로 제2 절연막 위에 형성될 수 있다. 제3 도전층(70)은 인쇄 기법을 통해 접촉 구멍 위에만 형성될 수 있다. 광 노광 공정 및 식각 공정을 통해 접촉 구멍에는 제2 절연막(40) 위에 이중막이 형성되고, 화소 전극(64b)은 제2 절연막(40) 위에 제1 투명층(60)만으로 형성될 수 있다. 이때, 광 노광 공정에서 하프톤 패턴 또는 슬릿 패턴을 포함하는 마스크를 사용할 필요가 없다. 식각 공정은 선택 식각할 필요 없이 일괄 식각할 수 있다.
또는 제1 투명층(60) 및 제3 도전층(70) 각각이 인쇄 기법으로 형성될 수도 있다.
도 8은 도 3의 구조를 변형한 것으로, 본 발명의 제2 실시예에 따른 표시 장치의 구조를 간략하게 도시한 단면도이다.
도 8을 참조하면, 표시 장치의 A, B, C 영역에는 접촉 부재(61, 62, 63) 및 접촉 부재(61, 62, 63) 위에 보조 부재(71, 72, 73)가 형성된다. 도 3과 달리, D 영역에는 제2 절연막(50) 위에 화소 전극(64)만이 형성된다. 제3 도전층(71, 72, 73)은 인쇄 기법을 통해 D 영역을 제외한 A, B, C 영역에만 형성될 수 있다.
제3 실시예
도 9는 본 발명의 제3 실시예에 따른 표시 장치의 구조를 간략하게 도시한 단면도이다.
도 9를 참조하면, A 영역에서 제1 도전층(21)은 제2 도전층(41)과 직접 연결된다. B 영역에서 제1 도전층(21)은 제2 도전층(41)에 연결되고, 제2 도전층(41)은 접촉 부재(62)와 연결된다. C, D 영역은 도 1의 C, D 영역과 동일하다.
A 영역은 다음과 같이 형성될 수 있다.
기판(10) 위에 제1 도전층(21)이 형성되고, 제1 도전층(21) 위에 제1 절연막(30)이 형성된다. 제1 도전층(21) 위에 접촉 구멍이 형성된다. 접촉 구멍 위로 제2 도전층(41)이 형성된다. 제2 도전층(41) 위에 제2 절연막(50)이 형성된다. 제1 도전층(21)과 제2 도전층(41)이 직접 연결되므로, 도 1과 달리, 제2 도전층(41) 위에 접촉 구멍을 형성하고, 접촉 부재를 사용할 필요가 없다.
따라서 A 영역에서는 화소 전극(64)의 두께를 감소시키더라도, 접촉 부재의 연결 불량 문제가 발생하지 않는다.
B 영역은 다음과 같이 형성될 수 있다.
기판(10) 위에 제1 도전층(22)이 형성되고, 제1 도전층(22) 위에 제1 절연막(30)이 형성된다. 제1 도전층(22) 위에 접촉 구멍이 형성된다. 접촉 구멍 위로 제2 도전층(42)이 형성된다. 제2 도전층(42) 위에 제2 절연막(50)이 형성된다. 제2 도전층(42) 위에 접촉 구멍이 형성되고, 접촉 구멍 위에 접촉 부재(62)가 형성된다. 도 1과 달리, 제1 도전층(22)은 제2 도전층(42) 및 접촉 부재(62)를 통해 외부와 연결될 수 있다.
B 영역의 제2 도전층(42)이 제1 도전층(22)을 외부와 연결될 때, 접촉 구멍의 깊이를 줄이기 위해서만 삽입될 수 있다. 이 경우, B 영역의 제2 도전층(42)은 다른 영역의 제2 도전층(41, 43, 44)과 연결되지 않을 수 있다.
이와 같이, 제2 절연막(50)에서 제1 도전층(20)까지 접촉 구멍을 형성하지 않음으로써, 접촉 구멍의 깊이를 줄일 수 있다. 따라서 화소 전극(64)의 두께를 감소시키더라도, 접촉 부재의 연결 불량 문제를 방지할 수 있다.
제4 실시예
도 10은 본 발명의 제4 실시예에 따른 표시 장치의 구조를 간략하게 도시한 단면도이다.
도 10을 참조하면, 접촉 구멍은 금속층(M1, M2, M3, M4, M5)으로 채워진다. 금속층(M1, M2, M3, M4, M5)은 무전해 도금법(electroless plating)을 이용하여 형성될 수 있다. 금속층(M1, M2, M3, M4, M5)은 Ni, Co, Cu, Zn, Ag, Pt, Pd 등의 금속으로 형성할 수 있다.
금속층(M1, M2, M3, M4, M5)은 접촉 구멍을 완전히 채울 수 있다. 또는, 금속층(M1, M2, M3, M4, M5)은 제2 절연막(50)의 상부면보다 높거나 낮게 형성될 수 있다.
접촉 구멍의 측벽을 이루는 제2 절연막(50)의 측면은 기판(10) 표면에 대하여 테이퍼 모양으로 형성되어 있다. 다만, 이는 예시일 뿐이고, 접촉 구멍의 측벽을 이루는 제2 절연막(50)의 측면은 기판(10) 표면에 대하여 테이퍼 모양으로 형성되거나, 거의 수직하게 형성될 수도 있다.
제2 절연막(50) 위에 투명층(60)이 위치한다. 투명층(60)은 금속층(90)을 통해 도전층(60, 70)과 연결된다.
이와 같이, 접촉 구멍을 금속층(M1, M2, M3, M4, M5)으로 채움으로써, 투명층(60)의 두께를 감소시키더라도, 접촉 구멍에서 접촉 부재(61, 62, 63, 64)의 연결 불량 문제를 방지할 수 있다.
도 11은 본 발명의 한 실시예에 따른 표시 장치의 구조이다.
도 11을 참조하면, 표시 장치는 표시판(display panel)(300) 및 이에 연결된 게이트 구동부(400)와 데이터 구동부(500), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
표시판(300)은 등가 회로로 볼 때 복수의 신호선(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다.
신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다.
각 화소(PX)는 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(도시하지 않음)를 포함한다.
게이트 구동부(400)는 게이트선(G1-Gn)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다. 이러한 게이트 구동부(400)는 실질적으로 시프트 레지스터로서 게이트선(G1-Gn)에 각각 연결되어 있는 복수의 스테이지(stage)를 포함하며, 화소(PX)의 스위칭 소자와 동일한 공정으로 형성되어 표시판(300)의 가장자리 위에 집적될 수 있다.
데이터 구동부(500)는 박막 트랜지스터 표시판(300)의 데이터선(D1-Dm)에 연결되어 있으며, 데이터 신호를 데이터선(D1-Dm)에 인가한다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.
데이터 구동부 및 신호 제어부(500, 600)는 적어도 하나의 집적 회로 칩의 형태로 박막 트랜지스터 표시판(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 박막 트랜지스터 표시판(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 게이트 구동부(400)와 같이 신호선(G1-Gn, D1-Dm) 및 스위칭 소자 따위와 함께 박막 트랜지스터 표시판(300)에 집적될 수도 있다.
그러면 이러한 표시 장치의 동작에 대하여 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(Din) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(600)는 입력 영상 신호(Din)와 입력 제어 신호를 기초로 입력 영상 신호(Din)를 박막 트랜지스터 표시판(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.
게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.
데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 영상 데이터의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자를 턴온시킨다. 그러면, 데이터선(D1-Dm)에 인가된 데이터 신호가 턴온된 스위칭 소자를 통하여 해당 화소(PX)에 인가된다.
1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.
한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).
도 12는 도 11에 도시한 게이트 구동부 중 일부분의 단면도이다.
도 12를 참조하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 게이트층(120)이 형성되어 있다. 게이트층(120)은 게이트 구동부에 형성된 복수개의 트랜지스터의 일측 단자를 포함할 수 있다.
게이트층(120) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140) 위에는 데이터층(170)이 형성되어 있다. 데이터층(170)은 게이트 구동부에 형성된 복수개의 트랜지스터의 적어도 하나의 단자를 포함할 수 있다.
예를 들어, 게이트층(120)은 제1 트랜지스터의 게이트 전극이고, 데이터층(170)은 제2 트랜지스터의 소스 전극 또는 드레인 전극일 수 있다. 제1 트랜지스터와 제2 트랜지스터는 다른 트랜지스터일 수 있다.
데이터층(170) 위에는 보호막(180)이 형성되어 있다. 게이트층 및 데이터층(120, 170)을 연결하기 위해, 게이트층 및 데이터층(120, 170) 위의 보호막(180)에 접촉 구멍이 형성되고, 접촉 구멍 위에 접촉 부재(81)가 형성된다. 접촉 부재(81)는 화소 전극과 같은 층에 형성되고, 화소 전극과 동일한 물질로 형성될 수 있다. 접촉 부재(81)의 두께는 40nm 이하일 수 있다. 접촉 부재(81) 위에는 보조 부재(91)가 형성된다.
도 12의 구조는 도 3의 A 영역의 구조에 대응된다. 도 12는 게이트 구동부에 접촉 구멍 위에 이중막이 형성되는 제2 실시예가 적용된 경우를 나타낸 것이나, 이 외에도 다른 실시예가 적용될 수 있다. 제3 실시예를 적용하여, 게이트층 및 데이터층이 직접 접촉되는 경우, 접촉 구멍 및 접촉 부재가 필요하지 않을 수 있다(도 9의 A 참조). 또는, 제4 실시예를 적용하여, 게이트층 위의 접촉 구멍 및 데이터층 위의 접촉 구멍에 금속층이 채워지고, 그 위에 접촉 부재가 형성될 수 있다(도 10의 A 참조).
도 13은 도 11에 도시한 표시 장치가 액정 표시 장치인 경우, 액정 표시 장치의 화소 전극을 도시하는 배치도이고, 도 14는 도 13의 XIV-XIV선을 따라 잘라 도시한 단면도이고, 도 15는 XV-XV선을 따라 잘라 도시한 단면도이다.
도 13 및 도 14를 참조하면, 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다. 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있을 수 있다.
먼저 상부 표시판(200)에 대하여 설명한다.
절연 기판(210) 위에 공통 전극(common electrode)(270)이 형성되어 있다. 공통 전극(270)은 ITO, IZO 등의 투명한 도전체 또는 금속 따위로 만들어질 수 있다. 공통 전극(270) 위에는 배향막(도시하지 않음)이 형성되어 있을 수 있다.
하부 표시판(100)과 상부 표시판(200) 사이에 들어 있는 액정층(3)은 음의 유전율 이방성을 가지는 액정 분자를 포함하며 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다.
다음 하부 표시판(100)에 대하여 설명한다.
절연 기판(110) 위에 복수의 게이트선(gate line)(121), 복수의 감압 게이트선(123) 및 복수의 유지 전극선(125)을 포함하는 복수의 게이트 도전체가 형성되어 있다.
게이트선(121) 및 감압 게이트선(123)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달한다. 게이트선(121)은 위아래로 돌출한 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)을 포함하고, 감압 게이트선(123)은 위로 돌출한 제3 게이트 전극(124c)을 포함한다. 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)은 서로 연결되어 하나의 돌출부를 이룬다.
유지 전극선(125)도 주로 가로 방향으로 뻗어 있으며 공통 전압(Vcom) 등의 정해진 전압을 전달한다. 유지 전극선(125)은 위 아래로 돌출한 유지 전극(129), 게이트선(121)과 대략 수직하게 아래로 뻗은 한 쌍의 세로부(128) 및 한 쌍의 세로부(128)의 끝을 서로 연결하는 가로부(127)를 포함한다. 가로부(127)는 아래로 확장된 용량 전극(126)을 포함한다.
게이트 도전체(121, 123, 125) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 비정질 또는 결정질 규소 등으로 만들어질 수 있는 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 제1 및 제2 게이트 전극(124h, 124l)을 향하여 뻗어 나와 있으며 서로 연결되어 있는 제1 및 제2 반도체(154h, 154l), 그리고 제2 반도체(154l)와 연결된 제3 반도체(154c)를 포함한다. 제3 반도체(154c)는 연장되어 제4 반도체(157)를 이룬다.
선형 반도체(151) 위에는 복수의 선형 저항성 접촉 부재(ohmic contact)(도시하지 않음)가 형성되어 있으며, 제1 반도체(154h) 위에는 제1 저항성 접촉 부재(도시하지 않음)가 형성되어 있고, 제2 반도체(154l) 및 제3 반도체(154c)위에도 각각 제2 저항성 접촉 부재(164b) 및 제3 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 선형 저항성 접촉 부재는 제1 섬형 저항성 접촉 부재와 쌍을 이루어 반도체의 제1 돌출부 위에 배치되어 있는 제1 돌출부(도시하지 않음), 제2 섬형 저항성 접촉 부재와 쌍을 이루어 반도체의 제2 돌출부 위에 배치되어 있는 제2 돌출부(도시하지 않음) 및 제3 섬형 저항성 접촉 부재와 쌍을 이루어 반도체의 제3 돌출부 위에 배치되어 있는 제3 돌출부(도시하지 않음)를 포함한다. 제3 저항성 접촉 부재는 연장되어 제4 저항성 접촉 부재(167)를 이룬다.
저항성 접촉 부재(164l, 167) 위에는 복수의 데이터선(data line)(171), 복수의 제1 드레인 전극(175h), 복수의 제2 드레인 전극(175l), 그리고 복수의 제3 드레인 전극(175c)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 감압 게이트선(123)과 교차한다. 각 데이터선(171)은 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)을 향하여 뻗어 함께 'W' 형태를 이루는 제1 소스 전극(173h) 및 제2 소스 전극(173l)을 포함한다.
제1 드레인 전극(175h), 제2 드레인 전극(175l) 및 제3 드레인 전극(175c)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)의 막대형 끝 부분은 제1 소스 전극(173h) 및 제2 소스 전극(173l)으로 일부 둘러싸여 있다. 제2 드레인 전극(175l)의 넓은 한 쪽 끝 부분은 다시 연장되어 'U'자 형태로 굽은 제3 소스 전극(173c)을 이룬다. 제3 드레인 전극(175c)의 넓은 끝 부분(177c)은 용량 전극(126)과 중첩하여 감압 축전기(Cstd)를 이루며, 막대형 끝 부분은 제3 소스 전극(173c)으로 일부 둘러싸여 있다.
제1/제2/제3 게이트 전극(124h/124l/124c), 제1/제2/제3 소스 전극(173h/173l/173c) 및 제1/제2/제3 드레인 전극(175h/175l/175c)은 제1/제2/제3 섬형 반도체(154h/154l/154c)와 함께 하나의 제1/제2/제3 박막 트랜지스터(thin film transistor, TFT)(Qh/Ql/Qc)를 이루며, 박막 트랜지스터의 채널(channel)은 각 소스 전극(173h/173l/173c)과 각 드레인 전극(175h/175l/175c) 사이의 각 반도체(154h/154l/154c)에 형성된다.
반도체(154h, 154l, 154c)를 포함하는 선형 반도체(151)는 소스 전극(173h, 173l, 173c)과 드레인 전극(175h, 175l, 175c) 사이의 채널 영역을 제외하고는 데이터 도전체(171, 175h, 175l, 175c) 및 그 하부의 저항성 접촉 부재(164l, 167)와 실질적으로 동일한 평면 모양을 가진다. 즉, 반도체(154h, 154l, 154c)를 포함하는 선형 반도체(151)에는 소스 전극(173h, 173l, 173c)과 드레인 전극(175h, 175l, 175c) 사이를 비롯하여 데이터 도전체(171, 175h, 175l, 175c)에 의해 가리지 않고 노출된 부분이 있다.
데이터 도전체(171, 175h, 175l, 175c) 및 노출된 반도체(154h, 154l, 154c) 부분 위에는 질화규소 또는 산화규소 따위의 무기 절연물로 만들어질 수 있는 하부 보호막(180p)이 형성되어 있다.
하부 보호막(180p) 위에는 색필터(230)가 위치한다. 색필터(230)는 제1 박막 트랜지스터(Qh), 제2 박막 트랜지스터(Ql) 및 제3 박막 트랜지스터(Qc) 등이 위치하는 곳을 제외한 대부분의 영역에 위치한다. 그러나, 이웃하는 데이터선(171) 사이를 따라서 세로 방향으로 길게 뻗을 수도 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
색필터(230)가 위치하지 않는 영역 및 색필터(230)의 일부 위에는 차광 부재(light blocking member)(220)가 위치한다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다. 차광 부재(220)는 게이트선(121) 및 감압 게이트선(123)을 따라 뻗어 위아래로 확장되어 있으며, 제1 박막 트랜지스터(Qh), 제2 박막 트랜지스터(Ql) 및 제3 박막 트랜지스터(Qc) 등이 위치하는 영역을 덮는 제1 차광 부재(220a)와 데이터선(171)을 따라 뻗어 있는 제2 차광 부재(220b)를 포함한다.
색필터(230) 및 차광 부재(220) 위에는 상부 보호막(180q)이 형성되어 있다. 상부 보호막(180q)은 색필터(230) 및 차광 부재(220)가 들뜨는 것을 방지하고 색필터(230)로부터 유입되는 용제(solvent)와 같은 유기물에 의한 액정층(3)의 오염을 억제하여 화면 구동 시 초래할 수 있는 잔상과 같은 불량을 방지한다.
하부 보호막(180p), 차광 부재(220) 및 상부 보호막(180q)에는 제1 드레인 전극(175h)의 넓은 끝 부분과 제2 드레인 전극(175l)의 넓은 끝 부분을 각각 드러내는 복수의 제1 접촉 구멍(185h) 및 복수의 제2 접촉 구멍(185l)이 형성되어 있다.
상부 보호막(180q) 위에는 복수의 화소 전극(191)이 형성되어 있다.
각 화소 전극(191)은 두 게이트선(121, 123)을 사이에 두고 서로 분리되어, 게이트선(121, 123)을 중심으로 화소 영역의 위와 아래에 배치되어 열 방향으로 이웃하는 제1 부화소 전극(191h)과 제2 부화소 전극(191l)을 포함한다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 외곽을 둘러싸는 외곽 줄기부를 포함하는데, 외곽 줄기부의 세로부는 데이터선(171)을 따라 뻗어 데이터선(171)과 제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 사이의 용량성 결합, 즉 커플링(capacitive coupling)을 방지할 수 있다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 제1 접촉 구멍(185h) 및 제2 접촉 구멍(185l)을 통하여 각기 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 공통 전극 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 휘도가 달라진다.
도 13과 같이, 화소 전극이 복수의 미세 가지부를 포함하는 경우, 화소 전극 가장자리에서 산란(scattering)으로 인해 주기적인 패턴의 무지개 얼룩이 발생할 수 있다. 화소 전극의 두께를 감소시킬 경우, 화소 전극 가장자리에서 발생하는 산란을 감소시킬 수 있고, 이를 통해 무지개 얼룩을 감소시킬 수 있다.
다시, 도 14를 참조하면, 게이트 절연막(140) 위에 제2 반도체(154l)가 형성되고, 제2 반도체(154l) 위에 제2 저항성 접촉 부재(164b) 형성된다. 제2 저항성 접촉 부재(164b) 위에는 제2 드레인 전극(175l)이 형성된다. 제2 드레인 전극(175l) 위에는 접촉 구멍이 형성되고, 접촉 구멍 위에는 제2 부화소 전극(191l)이 접촉 부재로 형성되어 있다. 접촉 부재로 형성된 제2 부화소 전극(191l) 위에는 보조 부재(92)가 형성되어 있다.
제1, 2 부화소 전극(191l, 191h)의 두께는 40nm 이하일 수 있다. 제1, 2 부화소 전극(191l, 191h)의 두께가 감소되더라도, 접촉 구멍 위에 보조 부재(91)가 형성되어 있기 때문에, 연결 불량을 방지할 수 있다.
도 14의 구조는 도 3의 D 영역의 구조에 대응된다. 도 14는 드레인 전극의 접촉 구멍 위에 이중막이 형성되는 제2 실시예가 적용된 경우를 나타낸 것이나, 이 외에도 다른 실시예가 적용될 수 있다. 드레인 전극 위의 접촉 구멍에 금속층이 채워지고, 그 위에 제1, 2 부화소 전극(191l, 191h)이 형성될 수 있다(도 10의 D 참조).
도 15를 참조하면, 기판(110) 위에 게이트선(121)이 형성되어 있다. 게이트선(121) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 데이터선(171)이 형성되어 있다. 데이터선(171) 위에는 보호막(180)이 형성되어 있다.
게이트 패드의 경우, 게이트선(121) 위의 게이트 절연막(140) 및 보호막(180)에 접촉 구멍이 형성되고, 접촉 구멍 위에는 접촉 부재(81a) 및 보조 부재(91a)가 형성된다.
데이터 패드의 경우, 데이터선(171) 위의 보호막(180)에 접촉 구멍이 형성되고, 접촉 구멍 위에는 접촉 부재(81b) 및 보조 부재(91b)가 형성된다.
접촉 부재(81a, 81b)는 화소 전극과 같은 층에 형성되고, 접촉 부재(81a, 81b)는 상기 화소 전극의 물질과 동일한 물질로 형성될 수 있다.
도 15의 게이트 패드의 구조는 도 3의 B 영역의 구조에 대응되고, 데이터 패드의 구조는 도 3의 C 영역의 구조에 대응된다. 도 15는 접촉 구멍 위에 이중막이 형성되는 제2 실시예가 적용된 경우를 나타낸 것이나, 이 외에도 다른 실시예가 적용될 수 있다. 접촉 구멍에 금속층이 채워지고, 그 위에 접촉 부재(81a, 81b)가 형성될 수 있다(도 10의 B, C 참조).
이와 같이, 표시 장치의 화소 전극의 두께를 감소시킴으로써, 표시 장치의 투과율을 증가시킬 수 있다.
화소 전극이 복수의 미세 가지부를 포함하는 경우, 화소 전극의 두께를 감소시킴으로써, 화소 전극 가장자리에서 발생하는 산란을 감소시킬 수 있고, 이를 통해 무지개 얼룩을 감소시킬 수 있다.
화소 전극의 두께를 감소시킴으로써 발생될 수 있는 서로 다른 도전층 사이의 연결 불량 문제를 해결할 수 있다.
본 발명의 실시예의 여러 가지 특징은 여러 가지 다른 구조의 표시 장치 및 여러 구동부에도 적용될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10, 110, 210: 기판
20, 40, 70: 제1 도전층, 제2 도전층, 제3 도전층
30, 50: 제1 절연막, 제2 절연막
60: 투명층
81a, 81b: 접촉 부재
91, 91a, 91b, 92: 보조 부재
100, 200: 하부 표시판, 상부 표시판
120: 게이트층
140: 게이트 절연막
170: 데이터층
180: 보호막
220: 차광 부재
230: 색필터
270: 공통 전극
400, 500: 게이트 구동부, 데이터 구동부
600: 신호 제어부

Claims (30)

  1. 제1 기판, 그리고
    상기 제1 기판 위에 형성되는 화소 전극을 포함하고,
    상기 화소 전극의 두께는 40nm 이하인 표시 장치.
  2. 제1항에서,
    상기 화소 전극의 두께는 30nm인 표시 장치.
  3. 제2항에서,
    상기 화소 전극은 ITO(indium-tin-oxide)로 형성되는 표시 장치.
  4. 제3항에서,
    상기 화소 전극은 복수의 미세 가지부를 포함하는 표시 장치.
  5. 제4항에서,
    상기 화소 전극은 서로 분리되어 있는 제1 부화소 전극 및 제2 부화소 전극을 포함하고,
    상기 제1 부화소 전극과 상기 제2 부화소 전극은 각각 복수의 미세 가지부를 포함하는 표시 장치.
  6. 제5항에서,
    상기 제1 기판 위에 형성되어 있는 데이터선 및 게이트선을 더 포함하고,
    상기 제1 부화소 전극은 제1 스위칭 소자를 통해 상기 데이터선 및 상기 게이트선에 연결되어 있고,
    상기 제2 부화소 전극은 제2 스위칭 소자를 통해 상기 데이터선 및 상기 게이트선에 연결되어 있고,
    상기 제2 부화소 전극은 제3 스위칭 소자를 통해 감압 축전기와 연결되어 있는 표시 장치.
  7. 제1항에서,
    상기 제1 기판과 마주하는 제2 기판을 더 포함하고, 상기 제2 기판 위에는 공통 전압을 인가받는 공통 전극이 형성되어 있는 표시 장치.
  8. 기판,
    상기 기판 위에 형성되고, 화소 전극을 포함하는 화소부,
    상기 기판 위에 형성되는 접촉 구멍, 그리고
    상기 접촉 구멍 위에 형성되는 접촉부를 포함하고,
    상기 화소 전극의 두께는 40nm 이하이고,
    상기 접촉부의 두께는 상기 화소 전극의 두께보다 두껍게 형성되는 표시 장치.
  9. 제8항에서,
    상기 접촉부의 두께는 상기 화소 전극의 두께보다 10nm 이상 두껍게 형성되는 표시 장치.
  10. 제8항에서,
    상기 접촉부는 접촉 부재 및 상기 접촉 부재 위에 형성되는 보조 부재를 포함하고,
    상기 접촉 부재는 상기 화소 전극과 동일한 층에 형성되고, 상기 접촉 부재는 상기 화소 전극과 동일한 물질인 표시 장치.
  11. 제10항에서,
    상기 보조 부재는 상기 접촉 부재보다 식각율이 높은 표시 장치.
  12. 제10항에서,
    상기 보조 부재는 상기 접촉 구멍 위에만 부분적으로 인쇄되는 표시 장치.
  13. 제10항에서,
    상기 기판 위에 형성되고, 상기 화소부에 신호를 전달하는 구동부를 더 포함하고,
    상기 접촉 구멍은 상기 구동부 위에 형성되는 표시 장치.
  14. 제10항에서,
    상기 화소부는 상기 화소 전극에 연결되는 스위칭 소자,
    상기 스위칭 소자에 연결되고, 상기 스위칭 소자에 게이트 신호를 전달하는 게이트선,
    상기 스위칭 소자에 연결되고, 상기 화소 전극에 데이터 신호를 전달하는 데이터선을 더 포함하는 표시 장치.
  15. 제14항에서,
    상기 게이트선의 한쪽 끝에 연결되어 있는 게이트 패드를 더 포함하고,
    상기 접촉 구멍은 상기 게이트 패드 위에 형성되는 표시 장치.
  16. 제14항에서,
    상기 데이터선의 한쪽 끝에 연결되어 있는 데이터 패드를 더 포함하고,
    상기 접촉 구멍은 상기 데이터 패드 위에 형성되는 표시 장치.
  17. 기판,
    상기 기판 위에 형성되고, 화소 전극을 포함하는 화소부, 그리고
    상기 기판 위에 형성되고, 상기 화소부에 신호를 전달하는 구동부를 포함하고,
    상기 화소 전극의 두께는 40nm 이하이고,
    상기 구동부는
    상기 기판 위에 위치하는 게이트층,
    상기 게이트층 위에 위치하고, 제1 접촉 구멍을 갖는 게이트 절연막,
    상기 제1 접촉 구멍 및 상기 게이트 절연막 위에 형성되어, 상기 게이트층과 연결되는 데이터층, 그리고
    상기 데이터층을 덮는 보호막을 포함하는 표시 장치.
  18. 제17항에서,
    상기 보호막은 상기 데이터층을 노출시키는 제2 접촉 구멍을 포함하고,
    상기 제2 접촉 구멍 위에는 접촉 부재가 형성되는 표시 장치.
  19. 제17항에서,
    상기 화소부는 상기 기판 위에 형성되어 있는 게이트선 및 데이터선을 더 포함하고,
    상기 게이트선의 한쪽 끝에는 게이트 패드가 연결되어 있고,
    상기 게이트 절연막은 상기 게이트 패드를 덮고, 상기 게이트 패드 위에 위치하는 제3 접촉 구멍을 포함하고,
    상기 제3 접촉 구멍 및 상기 게이트 절연막 위에 상기 게이트 패드와 연결되는 제2 데이터층이 형성되어 있고,
    상기 보호막은 상기 제2 데이터층을 덮고, 상기 제2 데이터층 위에 위치하는 제4 접촉 구멍을 포함하고,
    상기 제4 접촉 구멍 위에 접촉 부재가 형성되어 있고,
    상기 제2 데이터층은 상기 데이터선과 같은 층에 형성되고, 상기 제2 데이터층은 상기 데이터선의 물질과 동일하고, 상기 제2 데이터층은 상기 데이터선과 연결되지 않은 표시 장치.
  20. 제19항에서,
    상기 접촉 부재는 상기 화소 전극과 같은 층에 형성되고, 상기 접촉 부재는 상기 화소 전극의 물질과 동일한 표시 장치.
  21. 기판,
    상기 기판 위에 형성되고, 화소 전극을 포함하는 화소부,
    상기 기판 위에 형성되는 접촉 구멍,
    상기 접촉 구멍을 채우는 금속층, 그리고
    상기 금속층과 연결되어 있는 접촉 부재를 포함하고,
    상기 화소 전극의 두께는 40nm 이하인 표시 장치.
  22. 제21항에서,
    상기 접촉 부재는 상기 화소 전극과 동일한 층에 형성되고, 상기 접촉 부재는 상기 화소 전극과 동일한 물질인 표시 장치.
  23. 제21항에서,
    상기 기판 위에 형성되고, 상기 화소부에 신호를 전달하는 구동부를 더 포함하고,
    상기 접촉 구멍은 상기 구동부 위에 형성되는 표시 장치.
  24. 제22항에서,
    상기 화소부는 상기 화소 전극에 연결되는 스위칭 소자,
    상기 스위칭 소자에 연결되고, 상기 스위칭 소자에 게이트 신호를 전달하는 게이트선,
    상기 스위칭 소자에 연결되고, 상기 화소 전극에 데이터 신호를 전달하는 데이터선을 더 포함하는 표시 장치.
  25. 제24항에서,
    상기 게이트선의 한쪽 끝에 연결되어 있는 게이트 패드를 더 포함하고,
    상기 접촉 구멍은 상기 게이트 패드 위에 형성되는 표시 장치.
  26. 제25항에서,
    상기 데이터선의 한쪽 끝에 연결되어 있는 데이터 패드를 더 포함하고,
    상기 접촉 구멍은 상기 데이터 패드 위에 형성되는 표시 장치.
  27. 제26항에서,
    상기 스위칭 소자는 상기 게이트선에 연결된 게이트 전극, 상기 데이터선에 연결된 소스 전극, 상기 화소 전극에 연결된 드레인 전극을 포함하고,
    상기 접촉 구멍은 상기 드레인 전극 위에 형성되는 표시 장치.
  28. 제27항에서,
    상기 금속층은 무전해 도금법으로 형성하는 표시 장치.
  29. 기판 위에 제1 도전층을 형성하는 단계;
    상기 제1 도전층 위에 절연막을 형성하는 단계;
    상기 절연막에 상기 제1 도전층을 노출시키는 접촉 구멍을 형성하는 단계;
    상기 절연막 및 상기 접촉 구멍 위에 투명층을 형성하는 단계;
    상기 투명층 위에 제2 도전층을 형성하는 단계;
    일괄 식각을 통해, 화소 전극 및 상기 접촉 구멍 위에 접촉 부재를 형성하되,
    상기 화소 전극은 상기 투명층 및 상기 제2 도전층으로 형성하고,
    상기 접촉 부재는 상기 투명층 및 상기 제2 도전층으로 형성하는 단계; 및
    부분 식각을 통해, 상기 화소 전극에서 상기 제2 도전층을 제거하는 단계를 포함하는
    표시 장치의 제조 방법.
  30. 제29항에서,
    상기 화소 전극의 두께는 40nm 이하인 표시 장치의 제조 방법.
KR1020100126304A 2010-12-10 2010-12-10 표시 장치 및 그 제조 방법 KR20120089505A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100126304A KR20120089505A (ko) 2010-12-10 2010-12-10 표시 장치 및 그 제조 방법
US13/244,093 US10288962B2 (en) 2010-12-10 2011-09-23 Display device and method of manufacturing the same
CN201110410572.3A CN102540602B (zh) 2010-12-10 2011-12-12 显示器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100126304A KR20120089505A (ko) 2010-12-10 2010-12-10 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120089505A true KR20120089505A (ko) 2012-08-13

Family

ID=46198884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100126304A KR20120089505A (ko) 2010-12-10 2010-12-10 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10288962B2 (ko)
KR (1) KR20120089505A (ko)
CN (1) CN102540602B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150069313A (ko) * 2013-12-13 2015-06-23 엘지디스플레이 주식회사 표시장치 및 그 신호라인, 그 제조방법
KR20160040338A (ko) * 2014-10-02 2016-04-14 엘지디스플레이 주식회사 패드 구조 및 이를 포함하는 표시장치
KR20170122905A (ko) * 2016-04-27 2017-11-07 삼성디스플레이 주식회사 액정 표시 장치 및 그 수리 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130104029A (ko) * 2012-03-12 2013-09-25 삼성디스플레이 주식회사 전기 영동 표시장치
CN104681630B (zh) * 2015-03-24 2018-04-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
JP6531313B2 (ja) * 2015-05-01 2019-06-19 凸版印刷株式会社 液晶表示装置
KR102422035B1 (ko) * 2015-12-01 2022-07-19 엘지디스플레이 주식회사 표시장치
CN108916688B (zh) * 2017-04-24 2020-08-18 京东方科技集团股份有限公司 光源和照明装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1313563C (en) * 1988-10-26 1993-02-09 Makoto Sasaki Thin film transistor panel
JP3447535B2 (ja) * 1997-10-24 2003-09-16 シャープ株式会社 薄膜トランジスタおよびその製造方法
CN1139837C (zh) 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4677654B2 (ja) * 2000-04-19 2011-04-27 日本電気株式会社 透過型液晶表示装置及びその製造方法
EP1160590B1 (en) * 2000-06-02 2006-04-26 Canon Kabushiki Kaisha Method of manufacturing an optical element
KR100766493B1 (ko) 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
JP4302347B2 (ja) * 2001-12-18 2009-07-22 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
KR100846464B1 (ko) 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
KR20050099765A (ko) 2004-04-12 2005-10-17 삼성전자주식회사 박막 트랜지스터 표시판, 이를 포함하는 평판 디스플레이표시 장치 및 그 제조 방법
JP2005285395A (ja) * 2004-03-29 2005-10-13 Fujitsu Display Technologies Corp 配線構造並びにそれを備えた表示装置用基板及び表示装置
CN102544027B (zh) * 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
KR20060032034A (ko) 2004-10-11 2006-04-14 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치
KR101085142B1 (ko) 2004-12-24 2011-11-21 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR100662790B1 (ko) 2004-12-28 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101149940B1 (ko) 2005-06-22 2012-06-01 엘지디스플레이 주식회사 액정 표시소자 및 그 제조 방법
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR20080018576A (ko) * 2006-08-25 2008-02-28 삼성전자주식회사 유기 활성물의 접촉 구조 형성 방법 및 평판 표시 장치의제조 방법, 그리고 유기 박막 트랜지스터 표시판 및 유기발광 표시 장치
KR101293573B1 (ko) * 2006-10-02 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101293561B1 (ko) * 2006-10-11 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4297938B2 (ja) 2006-11-21 2009-07-15 株式会社 日立ディスプレイズ 液晶表示装置とその製造方法
US7868959B2 (en) * 2006-11-21 2011-01-11 Hitachi Displays, Ltd. Liquid crystal display device having common electrodes formed over the main face of an insulating substrate and made of a coating type electroconductive film inside a bank to regulate the edges thereof
KR101350709B1 (ko) * 2007-02-20 2014-01-14 삼성디스플레이 주식회사 표시패널 및 표시기판의 제조 방법
KR20080077538A (ko) * 2007-02-20 2008-08-25 삼성전자주식회사 박막트랜지스터 기판과 액정표시장치
KR101396936B1 (ko) 2007-05-25 2014-05-30 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5171412B2 (ja) 2007-10-01 2013-03-27 株式会社ジャパンディスプレイウェスト 液晶表示装置及び電子機器
US7903220B2 (en) 2007-10-01 2011-03-08 Sony Corporation Liquid crystal display device and electronic apparatus
KR101427581B1 (ko) * 2007-11-09 2014-08-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101369758B1 (ko) 2007-12-08 2014-03-05 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR20090072548A (ko) 2007-12-28 2009-07-02 엘지디스플레이 주식회사 게이트 인 패널 구조 액정표시장치
JP2009244300A (ja) 2008-03-28 2009-10-22 Hitachi Displays Ltd 液晶表示装置
US8760479B2 (en) * 2008-06-16 2014-06-24 Samsung Display Co., Ltd. Liquid crystal display
KR101046929B1 (ko) 2008-06-16 2011-07-06 삼성전자주식회사 액정 표시 장치
KR20100021847A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101582947B1 (ko) 2008-09-17 2016-01-08 삼성디스플레이 주식회사 액정 표시 장치
JP5553513B2 (ja) 2009-02-09 2014-07-16 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
KR101566428B1 (ko) * 2009-03-13 2015-11-06 삼성디스플레이 주식회사 배선의 접촉부 및 그 제조 방법
JP5335628B2 (ja) * 2009-09-09 2013-11-06 株式会社ジャパンディスプレイ 液晶表示装置
KR101623160B1 (ko) * 2009-09-16 2016-05-23 삼성디스플레이 주식회사 액정 표시 장치
US8871590B2 (en) * 2009-12-31 2014-10-28 Lg Display Co., Ltd. Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150069313A (ko) * 2013-12-13 2015-06-23 엘지디스플레이 주식회사 표시장치 및 그 신호라인, 그 제조방법
KR20160040338A (ko) * 2014-10-02 2016-04-14 엘지디스플레이 주식회사 패드 구조 및 이를 포함하는 표시장치
KR20170122905A (ko) * 2016-04-27 2017-11-07 삼성디스플레이 주식회사 액정 표시 장치 및 그 수리 방법

Also Published As

Publication number Publication date
CN102540602B (zh) 2016-06-15
CN102540602A (zh) 2012-07-04
US20120146971A1 (en) 2012-06-14
US10288962B2 (en) 2019-05-14

Similar Documents

Publication Publication Date Title
KR20120089505A (ko) 표시 장치 및 그 제조 방법
US9285631B2 (en) Display device, transflective thin film transistor array substrate and manufacturing method thereof
US10133138B2 (en) Display device
KR102347665B1 (ko) 표시 장치 및 이의 제조 방법
US10466527B2 (en) Display device
US7982218B2 (en) TFT array substrate and method for forming the same
US9001297B2 (en) Third metal layer for thin film transistor with reduced defects in liquid crystal display
US10310340B2 (en) Liquid crystal display device and manufacturing method thereof
KR100660531B1 (ko) 반사투과 복합형 박막트랜지스터 액정표시장치
GB2431504A (en) Array substrate for liquid crystal display with increased storage capacitance
KR101695022B1 (ko) 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
US20180314089A1 (en) Liquid crystal display device and method for fabricating the same
KR20110047658A (ko) 액정표시장치의 모기판과 그 제조 방법
KR20080068949A (ko) 어레이 기판 및 이를 갖는 표시패널
KR20110118999A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법
CN113467145B (zh) 阵列基板及制作方法、显示面板
KR20110119002A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법
US20070188682A1 (en) Method for manufacturing a display device
KR20080011948A (ko) 양면 표시 장치 및 이의 제조 방법
US20120081273A1 (en) Pixel structure, pixel array and display panel
US20080121885A1 (en) Thin Film Transistor Array Panel of Active Liquid Crystal Display and Fabrication Method Thereof
JP2002323704A (ja) 液晶表示装置
KR100462381B1 (ko) 액정표시소자의 제조 방법
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
US10802323B2 (en) Liquid crystal display device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment