KR20080011948A - 양면 표시 장치 및 이의 제조 방법 - Google Patents

양면 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20080011948A
KR20080011948A KR1020060072726A KR20060072726A KR20080011948A KR 20080011948 A KR20080011948 A KR 20080011948A KR 1020060072726 A KR1020060072726 A KR 1020060072726A KR 20060072726 A KR20060072726 A KR 20060072726A KR 20080011948 A KR20080011948 A KR 20080011948A
Authority
KR
South Korea
Prior art keywords
reflective
electrode
transmissive
storage
pixel
Prior art date
Application number
KR1020060072726A
Other languages
English (en)
Inventor
최진영
박용한
어기한
전진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060072726A priority Critical patent/KR20080011948A/ko
Priority to US11/888,786 priority patent/US20080055504A1/en
Publication of KR20080011948A publication Critical patent/KR20080011948A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133342—Constructional arrangements; Manufacturing methods for double-sided displays

Abstract

반사 픽셀과 투과 픽셀을 포함하여 양측면으로 화상을 표시하는 양면 표시 장치 및 이의 제조 방법이 개시된다. 반사 픽셀 영역에 마련된 반사막을 투과 픽셀의 투과 스토리지 커패시터 형성 영역까지 연장시켜 반사 픽셀의 개구율을 향상시키고, 반사 픽셀의 반사막과 투과 스토리지 커패시터의 하부 스토리지 전극 사이에 투과 스토리지 라인과 접속되는 상부 스토리지 전극을 형성하여 상기 반사막과 하부 스토리지 전극 사이의 커플링 형상을 방지하여 신호 왜곡 현상을 방지할 수 있다.
양면 표시 패널, 반사 픽셀, 투과픽셀, 스토리지 커패시터, 커플링

Description

양면 표시 장치 및 이의 제조 방법{DUAL SIDE DISPLAY AND METHOD FOR MANUFACTRUING THE SAME}
도 1은 본 발명의 일 실시예에 따른 양면 표시 패널을 설명하기 위한 평면 개념도.
도 2는 도 1의 평면도를 A-A 선 및 B-B 선에 대해 자른 단면 개념도.
도 3은 도 1의 평면도를 C-C 선에 대해 자른 단면 개념도.
도 4는 일 실시예에 따른 양면 표시 패널의 특징을 설명하기 위한 도면.
도 5 내지 도 9는 본 발명의 일 실시예에 따른 양면 표시 패널의 제작 방법을 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
110 : 투과 게이트 라인 120 : 투과 스토리지 라인
130 : 하부 스토리지 전극 140 : 데이터 라인
150 : 투과 박막 트랜지스터 160 : 상부 스토리지 전극
180 : 투과 화소 전극 210 : 반사 게이트 라인
220 : 반사 스토리지 라인 280 : 반사 화소 전극
290 : 반사막
본 발명은 양면 표시 장치 및 이의 제조 방법에 관한 것으로, 양면으로 화상을 표시하는 픽셀의 개구율을 향상시킬 수 있는 양면 표시 장치 및 이의 제조 방법에 관한 것이다.
양면 표시 장치는 양쪽 면에서 화상을 볼 수 있는 장치이다. 이러한 양면 표시 장치의 제작을 위해 종래에는 두 장의 평판 표시 패널 사이에 광원을 배치시켜 양면 표시 장치를 제작하였다. 즉, 일 평판 표시 패널을 전면에 배치시키고, 다른 평판 표시 패널을 후면에 배치시켜 사용자가 전면과 후면의 양측면에서 화상을 볼 수 있도록 하였다.
최근에는 한장의 평판 표시 패널을 사용하여 양측면에서 모두 화상을 볼 수 있는 양면 표시 장치를 제작 수 있는 기술들이 제시되고 있다. 그 일예로, 평판 표시 패널의 전면과 후면에 각기 투명한 백라이트를 배치시켜 양면 표시 장치를 제작한다. 이는 전면을 보기위해서는 후면의 백라이트를 구동시키고, 후면을 보기위해서는 전면의 백라이트를 구동시켜 사용자가 양면을 모두 볼 수 있도록 하였다. 이뿐만 아니라 평판 표시 패널의 픽셀 구조를 투과 픽셀과 반사 픽셀로 분할하여 양 면 표시 장치를 제작한다. 이때, 투과 픽셀 영역에서는 광원의 광이 투과 픽셀을 관통하여 광원이 위치한 반대 영역의 면에 화상을 표시하고, 반사 픽셀 영역에서는 광원의 광이 반사 픽셀에 의해 반사되어 광원이 위치한 영역의 면에 화상을 표시한다.
이와 같이 단일 평판 표시 패널의 픽셀 구조를 투과 픽셀과 반사 픽셀로 분할하는 경우, 반사 픽셀 영역에서의 개구율이 낮은 단점이 있다. 이로인해 반사 픽셀 영역이 화상의 시인성이 떨어지는 문제가 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 도출된 것으로서, 반사 픽셀의 반사영역을 투과 픽셀의 투과 스토리지 커패시터 영역까지 확장시켜 반사 픽셀의 개구율을 향상시킬 수 있고 이들 사이의 신호 왜곡 현상을 방지할 수 있는 양면 액정 표시 장치 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 투과 화소 커패시터와 투과 스토리지 커패시터를 구비하는 투과 픽셀과과, 반사 화소 커패시터와 반사 스토리지 커패시터를 구비하는 반사 픽셀과, 상기 반사 픽셀 영역에 마련된 반사막을 포함하고, 상기 반사막은 그 일부가 연장되어 상기 투과 스토리지 커패시터의 일부와 중첩되는 표시 장치를 제공한다.
여기서, 상기 투과 화소 커패시터는 투과 화소 전극 및 공통 전극과, 상기 투과 화소 전극과 상기 공통 전극 사이에 마련된 액정층을 포함하고, 상기 반사 화소 커패시터는 반사 화소 전극 및 공통 전극과, 상기 반사 화소 전극과 상기 공통 전극 사이에 마련된 액정층을 포함하는 것이 바람직하다. 이때, 상기 반사막은 상기 반사 화소 전극 상측 또는 하측면에 마련되는 것이 효과적이다.
그리고, 상기 투과 스토리지 커패시터는 상기 투과 화소 전극과 접속된 하부 스토리지 전극과, 상기 하부 스토리지 전극 상측에 마련된 상부 스토리지 전극을 포함하는 것이 바람직하다. 상기 투과 픽셀은 투과 스토리지 라인을 더 포함하고, 상기 투과 스토리지 라인과 상기 상부 스토리지 전극이 접속되는 것이 효과적이다.
상기의 하부 스토리지 전극과 상기 투과 스토리지 라인은 동일 평면상에 마련되는 것이 바람직하다. 상기 반사막은 상기 하부 스토리지 전극과 상부 스토리지 전극의 중첩 영역과 중첩되는 것이 바람직하다.
상술한 상기 투과 화소 커패시터에 제 1 화상 신호를 공급하는 투과 박막 트랜지스터와, 상기 반사 화소 커패시터에 제 2 화상 신호를 공급하는 반사 박막 트랜지스터를 더 포함한다.
또한, 본 발명에 따른 가로 방향으로 연장된 복수의 투과 및 반사 게이트 라인과, 세로 방향으로 연장된 복수의 데이터 라인과, 상기 투과 게이트 라인과 상기 데이터 라인의 교차 영역 일부에 마련된 투과 픽셀과, 상기 반사 게이트 라인과 상기 데이터 라인의 교차 영역 일부에 마련된 반사 픽셀과, 상기 반사 픽셀 영역에 마련된 반사막을 포함하고, 상기 투과 픽셀은 상기 투과 게이트 라인과 상기 데이터 라인에 접속된 투과 박막 트랜지스터와 상기 투과 박막 트랜지스터에 접속된 투 과 화소 커패시터 및 투과 스토리지 커패시터를 구비하고, 상기 반사 픽셀은 상기 반사 게이트 라인과 상기 데이터 라인에 접속된 반사 박막 트랜지스터와, 상기 반사 박막 트랜지스터에 접속된 반사 화소 커패시터 및 반사 스토리지 커패시터를 구비하고, 상기 반사막은 그 일부가 연장되어 상기 투과 스토리지 커패시터의 일부와 중첩되는 표시 장치를 제공한다.
여기서, 상기 반사 화소 커패시터는 상기 반사 박막 트랜지스터의 드레인 단자에 접속된 반사 화소 전극과, 상기 반사 화소 전극과 이격된 공통 전극과, 상기 반사 화소 전극과 상기 공통 전극의 이격 영역에 마련된 액정층을 포함하는 것이 바람직하다. 상기의 반사막은 상기 반사 화소 전극 상측 및 하측면에 마련되는 것이 효과적이다. 상기 반사 화소 전극 하측 영역에 상기 투과 게이트 라인이 마련되는 것이 효과적이다.
이때, 상기 투과 스토리지 커패시터는 상기 투과 박막 트랜지스터의 드레인 단자에 접속된 하부 스토리지 전극과, 상기 하부 스토리지 전극 상측에 마련된 상부 스토리지 전극을 포함하는 것이 효과적이다.
물론 상기 투과 게이트 라인과 평행하게 연장된 투과 스토리지 라인을 더 포함하는 것이 효과적이다. 상기의 투과 스토리지 라인은 상부 및 하부 스토리지 전극을 포함하는 상기 투과 스토리지 커패시터의 상기 상부 스토리지 전극에 접속되는 것이 바람직하다.
상술한 반사 스토리지 커패시터는 상기 반사 게이트 라인과 평행하게 연장된 반사 스토리지 라인과, 상기 반사 박막 트랜지스터의 드레인 단자에 접속되고 상기 반사 스토리지 라인 상측에 마련된 상부 전극을 포함하는 것이 효과적이다. 상기 상부 전극은 상기 반사 화소 전극 하측 영역에 마련되는 것이 바람직하다.
상기 투과 및 반사 게이트 라인은 교번하여 마련되는 것이 효과적이다.
상기 투과 박막 트랜지스터는 제 1 화상 신호를 상기 투과 화소 커패시터 및 상기 투과 스토리지 커패시터에 공급하고, 상기 반사 박막 트랜지스터는 제 2 화상 신호를 상기 반사 화소 커패시터 및 상기 반사 스토리지 커패시터에 공급하는 것이 바람직하다.
물론 상기 투과 및 반사 박막 트랜지스터는 각기 1/2H 동안 턴온되는 것이 바람직하다. 상기 반사막 상측 영역에 광원이 마련되는 것이 효과적이다.
또한, 본 발명에 따른 가로 방향으로 연장된 복수의 투과 및 반사 게이트 라인과, 세로 방향으로 연장된 데이터 라인과, 상기 투과 및 반사 게이트 라인과 각기 수평하게 연장된 투과 및 반사 스토리지 라인과, 상기 투과 게이트 라인 및 상기 데이터 라인에 접속된 투과 박막 트랜지스터와, 상기 반사 게이트 라인 및 상기 데이터 라인에 접속된 반사 박막 트랜지스터와, 상기 투과 스토리지 라인과 이격되고 상기 투과 박막 트랜지스터에 접속된 하부 스토리지 전극과, 상기 하부 스토리지 전극 상측에 마련되어 상기 투과 스토리지 라인에 접속된 상부 스토리지 전극과, 상기 반사 스토리지 라인 상측에 마련되어 상기 반사 박막 트랜지스터에 접속된 반사 화소 전극과, 상기 반사 화소 전극 상측 또는 하측면에 배치되고, 상기 하부 스토리지 전극과 상기 상부 스토리지의 중첩 영역과 일부가 중첩하는 반사막과, 상기 반사 화소 전극과 이격되어 상기 투과 박막 트랜지스터를 통해 상기 하부 스 토리지 전극과 전기적으로 접속된 투과 화소 전극이 마련된 하부 기판과, 상기 투과 및 반사 화소 전극과 대응하는 공통 전극이 마련된 상부 기판과, 상기 하부 기판과 상기 상부 기판 사이에 마련된 액정층을 포함하는 표시 장치를 제공한다.
상기의 투과 스토리지 라인은 제 1 콘택홀을 통해 상기 상부 스토리지 전극과 접속되고, 상기 하부 스토리지 전극은 제 2 콘택홀을 통해 상기 투과 박막 트랜지스터의 드레인 단자와 접속되는 것이 효과적이다.
상기 반사막은 요철 형상으로 마련되는 것이 바람직하다.
상술한 반사 화소 전극과 상기 반사 스토리지 라인 사이에 상기 반사 화소 전극 및 상기 반사 박막 트랜지스터의 드레인 단자와 접속된 상부 전극을 더 포함하는 것이 바람직하다.
또한, 본 발명에 따른 기판 상에 투과 및 반사 게이트 라인과, 투과 및 반사 스토리지 라인, 하부 스토리지 전극을 형성하는 단계와, 상기 투과 게이트 라인과 상기 하부 스토리지 전극에 접속되는 투과 박막 트랜지스터와, 상기 하부 스토리지 전극과 중첩되고 상기 투과 스토리지 라인에 접속되는 상부 스토리지 전극과, 상기 반사 게이트 라인에 접속되는 반사 박막 트랜지스터와, 상기 투과 및 반사 박막 트랜지스터에 접속되는 데이터 라인을 형성하는 단계와, 전체 구조상에 보호막을 형성하는 단계와, 상기 투과 박막 트랜지스터를 통해 상기 하부 스토리지 전극에 접속되는 투과 화소 전극과, 상기 투과 화소 전극과 전기적으로 이격되고 상기 반사 박막 트랜지스터와 접속되는 반사 화소 전극을 형성하는 단계와, 상기 반사 화소 전극 상에 마련되고, 상기 하부 스토리지 전극과 상기 상부 스토리지 전극이 중첩 되는 영역과 그 일부가 중첩되는 반사막을 형성하는 단계를 포함하는 표시 장치의 제조 방법을 제공한다.
여기서, 상기 전체 구조상에 보호막을 형성하는 단계 전에, 상기 투과 및 반사 게이트 라인과 상기 하부 스토리지 전극을 포함하는 전체 구조 상에 절연막을 형성하는 단계와, 상기 절연막의 일부를 제거하여 상기 하부 스토리지 전극의 일부를 노출하는 콘택홀을 형성하는 단계와, 상기 콘택홀 내측으로 상기 투과 박막 트랜지스터의 드레인 전극을 연장 형성하는 단계를 포함하는 것이 바람직하다. 그리고, 상기 콘택홀 상측 영역의 보호막을 제거하여 화소 콘택홀을 형성하는 단계와, 상기 화소 콘택홀 내측으로 상기 투과 화소 전극을 연장 형성하는 단계를 포함하는 것이 바람직하다.
물론 상기 전체 구조상에 보호막을 형성하는 단계 전에, 상기 투과 및 반사 게이트 라인과 상기 투과 스토리지 라인을 포함하는 전체 구조 상에 절연막을 형성하는 단계와, 상기 절연막의 일부를 제거하여 상기 투과 스토리지 라인의 일부를 노출하는 콘택홀을 형성하는 단계와, 상기 콘택홀 내측으로 상기 상부 스토리지 전극을 연장 형성하는 단계를 포함하는 것이 바람직하다.
상기 반사 화소 전극 또는 상기 반사막이 형성되는 영역의 상기 보호막 표면에 요철 패턴을 형성하는 것이 바람직하다.
또한, 본 발명에 따른 가로 방향으로 연장된 복수의 게이트 라인과, 세로 방향으로 연장된 복수의 데이터 라인과, 상기 게이트 라인과 상기 데이터 라인의 교차 영역에 마련된 박막 트랜지스터와, 상기 게이트 라인과 평행하게 연장된 스토리 지 라인과, 상기 박막 트랜지스터에 접속된 하부 스토리지 전극과, 상기 하부 스토리지 전극 상측에 마련되고 상기 스토리지 라인에 접속된 상부 스토리지 전극과, 상기 박막 트랜지스터에 접속되고 상기 게이트 라인과 데이터 라인의 교차 영역에 마련된 화소 전극과, 상기 화소 전극과 이격 배치된 공통 전극과, 상기 화소 전극과 상기 공통 전극의 이격 영역에 마련된 액정층을 포함하는 표시 장치를 제공한다.
여기서, 상기 게이트 라인, 상기 스토리지 라인 및 하부 스토리지 전극을 동일 평면상에 형성되는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 상부에 또는 위에 있다고 표현되는 경우는 각 부분이 다른 부분의 바로 상부 또는 바로 위에 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 양면 표시 패널을 설명하기 위한 평면 개념도이다.
도 2는 도 1의 평면도를 A-A 선 및 B-B 선에 대해 자른 단면 개념도이다. 도 3은 도 1의 평면도를 C-C 선에 대해 자른 단면 개념도이다. 도 4는 일 실시예에 따른 양면 표시 패널의 특징을 설명하기 위한 도면이다.
도 1 내지 도 4를 참조하면, 본 실시예에 따른 양면 표시 패널은 가로 방향으로 연장된 복수의 투과 및 반사 게이트 라인(110, 210)과, 세로 방향으로 연장된 복수의 데이터 라인(140)과, 상기 투과 및 반사 게이트 라인(110, 210)과 상기 데이터 라인(140)의 교차 영역에 각기 투과 픽셀과 반사 픽셀이 마련된다.
투과 픽셀은 투과 화소 커패시터(TClc), 투과 스토리지 커패시터(TCst) 및 투과 박막 트랜지스터(150)를 포함하고, 상기 반사 픽셀은 반사막(290), 반사 화소 커패시터(RClc), 반사 스토리지 커패시터(RCst) 및 반사 박막 트랜지스터(250)를 포함한다. 적어도 상기 반사막(290)은 상기 투과 픽셀의 투과 스토리지 커패시터(TCst) 상측 영역으로 연장된다. 상기 투과 픽셀과 반사 픽셀은 각기 서로 다른 화상 정보를 표시한다.
복수개의 투과 게이트 라인(110)과 반사 게이트 라인(210)은 교대로 가로 방향으로 연장된다. 투과 게이트 라인(110)은 투과 박막 트랜지스터(150)에 접속되고, 반사 게이트 라인(210)은 반사 박막 트랜지스터(250)에 접속된다. 복수개의 데이터 라인(140)은 세로 방향으로 연장되고, 투과 박막 트랜지스터(150) 및 반사 박막 트랜지스터(250)에 접속된다. 일 투과 게이트 라인(110)과 일 반사 게이트 라 인(210) 및 일 데이터 라인(140)의 교차 영역에 마련된 일 투과 픽셀과 일 반사 픽셀은 하나의 화소를 이룬다.
상기의 투과 화소 커패시터(TClc)는 투과 화소 전극(180)과 공통 전극(340) 그리고 투과 화소 전극(180)과 공통 전극(340) 사이에 마련된 액정층을 포함한다. 반사 화소 커패시터(RClc)는 반사 화소 전극(280)과 공통 전극(340) 그리고 반사 화소 전극(280)과 공통 전극(340) 사이에 마련된 액정층을 포함한다. 이때, 상기 반사 화소 전극(280) 상측에 반사막(290)이 형성된다. 물론 반사막(290)은 상기 반사 화소 전극(280) 하측 영역에 형성될 수도 있다.
투과 박막 트랜지스터(150)는 투과 게이트 라인(110)에 접속된 게이트 전극(111)과, 데이터 라인(140)에 접속된 소스 전극(141) 및 투과 화소 전극(180)에 접속된 드레인 전극(142)을 포함한다. 반사 박막 트랜지스터(250)는 반사 게이트 라인(210)에 접속된 게이트 전극(211)과 데이터 라인(140)에 접속된 소스 전극(241) 및 반사 화소 전극(280)에 접속된 드레인 전극(242)을 포함한다.
투과 스토리지 커패시터(TCst)는 투과 화소 전극(180)에 전기적으로 접속된 하부 스토리지 전극(130)과 투과 스토리지 라인(120)에 전기적으로 접속된 상부 스토리지 전극(160)을 포함한다. 상기 투과 화소 전극(180)과 하부 스토리지 전극(130)은 복수의 콘택을 통해 전기적으로 접속된다. 반사 스토리지 커패시터(RCst)는 반사 화소 전극(280)에 전기적으로 접속된 상부 전극(260)과 반사 스토리지 라인(220)을 포함한다. 이때, 도면에서와 같이 상기 반사 스토리지 라인(220)의 일부는 상기 상부 전극(260)과 대응되는 판 형상으로 돌출된다.
여기서, 도 3에 도시된 바와 같이 반사 화소 커패시터(RClc)와 반사막(290)이 마련된 영역에서는 상측 광원의 광을 반사시켜 표시 패널의 상측면으로 화상을 표시하게 된다. 또한, 투과 화소 커패시터(TClc)가 마련된 영역에서는 상측 광원의 광을 투과시켜 표시 패널의 하측면으로 화상을 표시하게 된다. 즉, 투과 픽셀과 반사 픽셀은 각기 독립적으로 동작한다.
투과 픽셀의 동작을 살펴보면, 투과 게이트 라인(110)에 게이트 온 신호가 인가되면 투과 박막 트랜지스터(150)가 동작하여 데이터 라인(140)의 제 1 화상 신호를 투과 화소 전극(180)과 하부 스토리지 전극(130)에 공급한다. 투과 화소 커패시터(TClc)의 일 전극 단자인 투과 화소 전극(180)에 공급된 제 1 화소 신호에 의해 투과 화소 커패시터(TClc) 양단의 전계가 변화하여 액정층의 배열을 변화시킨다. 이러한 액정층의 배열 변화를 통해 표시 패널의 상측면에 마련된 광원의 광 투과량을 제어하여 하측면에 화상을 표시하게 된다. 한편, 반사 픽셀의 동작을 살펴보면, 반사 게이트 라인(210)에 게이트 온 신호가 인가되면 반사 박막 트랜지스터(250)가 동작하여 데이터 라인(140)의 제 2 화상 신호를 반사 화소 전극(280)에 공급한다. 반사 화소 커패시터(RClc)의 일 전극 단자인 반사 화소 전극(280)에 공급된 제 2 화소 신호에 의해 반사 화소 커패시터(RClc) 양단의 전계가 변화하여 액정층의 배열을 변화시킨다. 이때, 상기 반사 화소 전극(280) 상측에는 반사막(290)이 마련되어 있다. 따라서, 표시 패널의 상측면에 마련된 광원의 광은 표시 패널을 투과하지 못하고, 반사막(290)에 의해 표시 패널의 상측면 방향으로 반사된다. 따라서, 액정층의 배열 변화를 통해 광원에서 반사막(290)으로 조사되는 광과 반사 막(290)으로 부터 반사되는 광의 투과량을 제어하여 표시 패널의 상측면에 화상을 표시하게 된다.
이와 같이 본 실시예에 따른 표시 장치의 경우 표시 패널의 상측면과 하측면에서 화상을 표시 할 수 있게 된다. 이때, 앞서 설명한 바와 같이 표시 패널의 상측면에 광원이 위치하는 것이 바람직하고, 광원이 위치하는 면을 통해 화상을 표시하기 위해서는 상기 광원으로 투광성의 광원을 사용하는 것이 바람직하다. 또한, 본 실시예에서는 단일의 데이터 라인(140)을 통해 투과 픽셀과 반사 픽셀에 제 1 및 제 2 화소 신호를 공급한다. 따라서, 시분할 방식을 통해 단일의 데이터 라인(140)에 제 1 및 제 2 화소 신호를 공급하는 것이 바람직하다. 1H 기간동안 상기 투과 픽셀과 반사 픽셀에 제 1 및 제 2 화소 신호를 모두 공급하여야 한다. 따라서, 1/2H 기간 동안 투과 픽셀의 투과 박막 트랜지스터(150)를 구동시켜 제 1 화소 신호를 투과 화소 커패시터(TClc)에 공급하고, 1/2H 기간 동안 반사 픽셀의 반사 박막 트랜지스터(250)를 구동시켜 제 2 화소 신호를 반사 화소 커패시터(RClc)에 공급한다. 물론 본 발명은 상술한 방식에 한정되지 않고, 다양한 구동방식이 적용될 수 있다. 즉, 사용자가 표시 패널의 상측면을 볼 경우에는 반사 픽셀만을 구동시키고, 표시 패널의 하측면을 볼 경우에는 투과 픽셀만을 구동시킬 수도 있다.
본 실시예서는 반사 화소 커패시터(RClc)의 반사 화소 전극(280)과 그 상측에 마련된 반사막(290)을 상기 투과 스토리지 커패시터(TCst)의 상측 일부 영역으로 연장시켜 반사 픽셀의 개구율을 증대시킬 수 있다.
상기에서 투과 스토리지 커패시터(TCst)는 불투광성의 막으로 제작되기 때문에 투과 스토리지 커패시터(TCst)와 투과 화소 커패시터(TClc)간을 중첩시킬 경우 투과 픽셀의 투과율을 떨어뜨리게 되는 원인이 된다. 따라서, 도 4에 도시된 바와 같이 투과 화소 커패시터(TClc)와 투과 스토리지 커패시터(TCst)는 공간적으로 중첩 되지 안도록 하는 것이 바람직하다. 물론 반사 스토리지 커패시터(RCst)도 불투광성의 막으로 제작된다. 그러나 반사 스토리지 커패시터(RCst) 상측에는 반사막(290)이 형성되기 때문에 반사 스토리지 커패시터(RCst)와 반사 화소 커패시터(RClc)간이 중첩되어도 반사 픽셀의 반사율을 떨어뜨리지 않게 된다. 따라서, 도 4에 도시된 바와 같이 반사 화소 커패시터(RClc)와 반사 스토리지 커패시터(RCst)는 공간적으로 중첩되도록 형성한다. 이때, 앞서 설명한 바와 같이 광이 투과하지 않는 투과 스토리지 커패시터(TCst)의 상측 영역으로 반사 화소 커패시터(RClc) 및/또는 반사막(290)을 연장시켜 반사 픽셀의 반사율을 향상시킬 수 있다. 물론 이때, 투과 픽셀의 투과율을 저하되지 않는다.
즉, 도 4의 (a)에 도시된 바와 같이 투과 스토리지 커패시터(TCst)와 반사 화소 커패시터(RClc)의 일부가 중첩되도록 반사 화소 커패시터(RClc)의 면적을 확장시킬 경우, 도 4의 (b)에 도시된 바와 같이 반사 화소 커패시터(RClc)의 면적을 확장 시키지 않을 때보다 약 5에서 20% 이상의 반사율이 증대된다. 이는 반사 픽셀에 의해 화상이 표시되는 면의 개구율이 5에서 20% 이상 증대됨을 나타낸다. 즉, 2.22 인치의 표시 패널을 예를 들어 설명하면 다음과 같다. 도 4의 (b)와 같은 픽셀 구조를 갖는 표시 패널의 경우 투과 픽셀에 의해 화상이 표시되는 면의 투과율 이 34%이고, 반사 픽셀에 의해 화상이 표시되는 면의 반사율은 34% 수준이다. 하지만, 도 4 (a)와 같은 픽셀 구조를 갖는 표시 패널의 경우 투과 픽셀에 의해 화상이 표시되는 면의 투과율은 동일하게 34%을 유지하지만, 반사 픽셀에 의해 화상이 표시되는 면의 반사율을 38%로 향상된다. 이와 같이 반사 픽셀에 의해 화상이 표시되는 면의 반사율이 10% 정도 향상되어 반사 픽셀에 의해 화상이 표시되는 면의 시인성을 향상시킬 수 있다.
또한, 본 실시예에서는 반사 화소 커패시터(RClc)의 반사 화소 전극(280)과, 투과 화소 커패시터(TClc)의 투과 화소 전극(180)과 전기적으로 접속된 투과 스토리지 커패시터(TCst)의 하부 스토리지 전극(130) 사이에 투과 스토리지 라인(120)과 전기적으로 접속되는 상부 스토리지 전극(160)을 배치시켜 반사 화소 전극(280)과 하부 스토리지 전극(130) 사이의 커플링 현상을 방지할 수 있다. 이는 반사 화소 전극(280)과 하부 스토리지 전극(130)에는 각기 다른 계조 전압(앞서 설명한 제 1 및 제 2 화소 신호)이 공급되기 때문에 이들이 중첩되는 경우 커플링 현상에 의한 신호의 왜곡이 발생할 수 있다. 하지만 본 실시예와 같이 반사 화소 전극(280)과 하부 스토리지 전극(130) 사이 영역에 공통 전압을 인가받는 상부 스토리지 전극(160)을 배치시켜 반사 화소 전극(280)과 하부 스토리지 전극(130)간의 커플링 현상의 발생을 차단하여 신호 왜곡을 방지할 수 있다.
본 실시예의 투과 및 반사 게이트 라인(110, 210), 데이터 라인(140), 투과 및 반사 박막 트랜지스터(150, 250), 투과 및 반사 스토리지 커패시터(TCst, RCst) 그리고 투과 및 반사 화소 커패시터(TClc, RClc)의 투과 및 반사 화소 전극(180, 280)은 하부 기판(100) 상에 형성되고, 투과 및 반사 화소 커패시터(TClc, RClc)의 공통 전극(340)은 상부 기판(300) 상에 형성된다. 그리고, 하부 기판(100)과 상부 기판(300) 사이에는 액정층이 마련된다. 이때, 상기 하부 기판(100) 및 상부 기판(200)은 유리 또는 플라스틱과 같은 투광성 절연 기판을 사용하는 것이 바람직하다.
하기에서는 본 실시예에 따른 표시 패널을 보다 상세하게 설명한다.
표시 패널의 하부 기판(100)은 서로 교번하여 가로 방향으로 연장된 투과 및 반사 게이트 라인(110, 210)과, 세로 방향으로 연장된 데이터 라인(140)과, 상기 투과 및 반사 게이트 라인(110, 210)과 수평하게 연장된 투과 및 반사 스토리지 라인(120, 220)과, 투과 게이트 라인(110) 및 데이터 라인(140)에 접속된 투과 박막 트랜지스터(150)와, 상기 반사 게이트 라인(210) 및 데이터 라인(140)에 접속된 반사 박막 트랜지스터(250)를 더 포함한다.
그리고, 상기의 하부 기판(100)은 투과 게이트 라인(110) 및 투과 스토리지 라인(120)과 이격되고, 상기 투과 박막 트랜지스터(150)에 접속된 하부 스토리지 전극(130)과, 상기 하부 스토리지 전극(130) 상측에 마련되어 상기 투과 스토리지 라인(120)에 접속된 상부 스토리지 전극(160)과, 상기 반사 스토리지 라인(220) 상측에 마련되어 상기 반사 박막 트랜지스터(250)에 접속된 상부 전극(260)과, 상기 투과 박막 트랜지스터(150)에 접속된 투과 화소 전극(180)과, 상기 반사 박막 트랜지스터(250)에 접속되고 하부 스토리지 전극(130)과 그 일부가 중첩하는 반사 화소 전극(280)과, 상기 반사 화소 전극(280) 상측에 마련된 반사막(290)을 더 포함한 다.
상기 투과 및 반사 게이트 라인(110, 210), 데이터 라인(140) 그리고 투과 및 반사 스토리지 라인(120, 220)의 끝단에는 외부 회로와 접속될 패드부가 형성된다. 그리고, 상기 투과 게이트 라인(110)은 반사막(290)에 의해 가려지는 영역 내에 형성되는 것이 바람직하다. 즉, 도면에서와 같이 투과 게이트 라인(110)을 반사막(290)의 하부 영역에 형성하여 투과 게이트 라인(110)에 의해 투과 픽셀의 개구율이 저하되는 것을 방지할 수 있다. 반사 스토리지 라인(220)은 투과 게이트 라인과 반사 게이트 라인 사이 영역에 형성된다. 그리고, 반사 스토리지 라인(220)의 일부는 판 형상으로 연장된다. 이때, 상기 연장된 판의 면적에 따라 반사 스토리지 커패시터(RCst)의 커패시턴스가 변화될 수 있다. 투과 스토리지 라인(120)은 투과 게이트 라인(110) 상측에 마련된다. 물론 상기 투과 스토리지 라인(120)과 투과 게이트 라인(100)을 인접 배치시킬 수도 있다. 상기 투과 스토리지 라인(120)은 그 일부가 돌출되어 상부 스토리지 전극(160)과 접속될 접속 패드부를 형성하는 것이 바람직하다.
투과 박막 트랜지스터(150)는 투과 게이트 전극(111), 투과 소스 전극(141) 및 투과 드레인 전극(142)을 포함하고, 상기 투과 게이트 전극(111)과, 투과 소스 전극(141) 및 드레인 전극(142) 사이에는 게이트 절연막(112), 활성층(113) 및 오믹 접촉층(114)이 마련된다. 반사 박막 트랜지스터(250)는 반사 게이트 전극(211), 반사 소스 전극(241) 및 반사 드레인 전극(242)을 포함하고, 반사 게이트 전극(211)과, 반사 소스 전극(241) 및 드레인 전극(242) 사이에는 게이트 절연 막(112)과 활성층(213) 및 오믹 접촉층(214)이 마련된다.
상기 투과 및 반사 게이트 전극(111, 211)은 투과 및 반사 게이트 라인(110, 210)의 일부가 돌출되어 형성되고, 투과 및 반사 소스 전극(141, 241)은 데이터 라인(140)의 일부가 투과 및 반사 게이트 전극(111, 211) 상측 방향으로 연장되어 형성된다. 투과 드레인 전극(142)은 하부 스토리지 전극(130)과 투과 화소 전극(180)에 접속된다. 반사 드레인 전극(242)은 상부 전극(260)을 통해 상기 반사 화소 전극(280)에 접속된다.
하부 스토리지 전극(130)은 도면에 도시된 바와 같이 투과 스토리지 라인(120)과 투과 게이트 라인(110) 사이의 소정 공간에 판 형상으로 형성된다. 물론 이에 한정되지 않고, 투과 픽셀의 개구율에 변화를 주지 않는 영역 내에 마련될 수 있다. 즉, 상기 투과 스토리지 라인 상측 영역에 형성될 수도 있다. 본 실시예서는 상기 하부 스토리지 전극(130)을 투과 게이트 라인(110)과 동일 평면상에 형성시키고, 콘택 패드를 통해 투과 박막 트랜지스터(150)의 드레인 전극(142)과 전기적으로 접속시킨다.
하부 스토리지 전극(130) 상측에 이와 적어도 그 일부가 중첩되는 상부 스토리지 전극(160)을 형성한다. 상부 스토리지 전극(160)은 판 형상으로 제작되고, 그 일부가 투과 스토리지 라인(120)의 패드부 영역으로 연장된다. 이 패드부 영역에서 투과 스토리지 라인(120)과 상부 스토리지 전극(160)이 콘택 패드를 통해 전기적으로 접속된다. 상기 하부 스토리지 전극(130)과 상부 스토리지 전극(160)의 중첩 면적에 따라 투과 스토리지 커패시터(TCst)의 정전용량이 변화된다. 도면에서와 같이 상기 하부 스토리지 전극(130)과 상부 스토리지 전극(160) 사이에는 게이트 절연막(112)이 마련된다.
투과 화소 전극(180)은 투과 게이트 라인(110)과 데이터 라인(140)이 교차하는 영역 상단부에 형성된다. 투과 화소 전극(180)의 일부는 드레인 전극(142) 영역으로 연장되어 콘택 패드를 통해 이와 접속된다. 즉, 도면에서와 같이 투과 화소 전극(180)은 상부 스토리지 전극(160)과 중첩되지 않는 하부 스토리지 전극(130) 상측 영역에서 하부 스토리지 전극(130)과 투과 박막 트랜지스터(150)의 드레인 전극(142)에 전기적으로 접속된다.
반사 화소 전극(280)은 반사 게이트 라인(210)과 데이터 라인(140)이 교차하는 영역 하단부에 형성된다. 반사 화소 전극(280)은 상부 전극(260)과 콘택 패드를 통해 접속된다. 그리고, 반사 화소 전극(280)은 도면에 도시된 바와 같이 투과 게이트 라인(110) 및 투과 박막 트랜지스터(150)는 물론, 하부 스토리지 전극(130)과 상부 스토리지 전극(160)이 중첩되는 영역까지 연장된다.
상기 반사 화소 전극(280) 상측에는 금속성의 반사막(290)이 형성된다. 이때, 상기 반사 화소 전극(280)은 상기 반사 게이트 라인(210)과 데이터 라인(140)이 교차하는 하단부 영역에만 위치할 수 있다. 이 경우, 반사막(290)이 상기 하부 스토리지 전극(130)과 상부 스토리지 전극(160)의 중첩영역까지 연장될 수도 있다.
이와 같이 본 실시예는 외부 광을 반사시키는 면적을 확대하여 반사 픽셀의 개구율을 증대시킬 수 있다. 또한, 반사 화소 전극(280) 및/또는 반사막(290)과 하부 스토리지 전극(130) 사이에 공통 전압을 인가 받는 상부 스토리지 전극(160)을 배치시켜 반사 화소 전극(280) 및/또는 반사막(290)의 확장을 통해 발생할 수 있는 신호 왜곡 현상을 방지할 수 있다.
상기 투과 및 반사 화소 전극(180, 280)과, 투과 및 반사 게이트 라인(110, 210), 데이터 라인(140), 투과 및 반사 박막 트랜지스터(150, 250) 그리고 상부 및 하부 스토리지 전극(130, 160)들 사이에는 보호막(170)이 마련된다. 반사 화소 전극(280) 및 반사막(290)이 형성되는 영역의 보호막(170) 표면은 오목부와 볼록부를 갖는 요철 형상으로 제작된다. 이때, 오목부와 볼록부가 마이크로 렌즈 역할을 수행하여 입사광의 산란 효율 및 반사 효율을 증대시킬 수 있다.
표시 패널의 상부 기판(300)은 빛 샘을 방지하기 위한 블랙 매트릭스(310)와 색상을 표시하기 위한 컬러 필터(320)가 패터닝 된다. 그리고, 상기 블랙 매트릭스(310)와 컬러 필터(320) 상측에는 유기 물질로 이루어진 오버 코트막(330)이 마련되고, 오버 코트막(330) 상측에는 투명한 도전성 물질로 이루어진 공통 전극(340)이 배치된다.
상기 하부 기판(100)과 상부 기판(200)은 소정의 셀 갭을 두고 이격되어 있고, 이둘이 마주하는 면에는 배향막(미도시)이 각기 형성된다. 물론 상기 배향막은 액정 분자를 기판면에 대하여 수직 또는 수평 하게 배향시킬 수 있는 막을 사용하는 것이 바람직하다. 물론 이에 한정되지 않고, 다양한 배향각을 갖는 막을 사용할 수도 있다.
이때, 본 실시예에서는 상기 투과 화소 전극(180) 및 반사 화소 전극(280)에 절개 패턴 또는 돌기 패턴이 마련될 수도 있다.
상술한 실시예에서는 투과 스토리지 라인(120)과 동일 평면 상에 하부 스토리지 전극(130)을 형성하고, 하부 스토리지 전극(130) 상측에 투과 스토리지 라인(120)과 접속되는 상부 스토리지 전극(160)을 형성하고, 상기 하부 스토리지 전극(130)과 투과 화소 전극(180) 간을 전기적으로 접속시켜 투과 스토리지 커패시터(TCst)를 제작하였다. 이를 일측면으로 화상을 표시하는 표시 패널에 적용시켜 스토리지 커패시터의 커패시턴스를 증대시킬 수 있다. 즉, 스토리지 라인과 동일 평면 상에 하부 스토리지 전극을 구비하고, 하부 스토리지 전극 상측에 스토리지 라인과 접속되는 상부 스토리지 전극을 마련한다. 상부 스토리지 전극 상측에 상부 스토리지 전극과 그 일부가 중첩되는 화소 전극을 마련시키고, 상기 하부 스토리지 전극과 화소 전극간을 전기적으로 접촉시킨다. 이를 통해 상부 스토리지 전극과 하부 스토리지 전극 사이에 제 1 커패시턴스를 갖는 스토리지 커패시터가 마련되고, 상부 스토리지 전극과 화소 전극 사이에 제 2 커패시턴스를 갖는 스토리지 커패시터가 마련되어 스토리지 커패시터의 커패시턴스를 증대시킬 수 있게 된다. 물론 이뿐만 아니라 앞서 설명한 다양한 기술이 일측면으로 화상을 표시하는 표시 패널에 적용될 수 있다.
하기에서는 도면을 참조하여 상술한 양면 표시 패널이 제작 방법을 설명한다.
도 5 내지 도 9는 본 발명의 일 실시예에 따른 양면 표시 패널의 제작 방법을 설명하기 위한 도면이다.
도 5를 참조하면, 하부 기판(100) 상에 투과 및 반사 게이트 라인(110, 210) 과, 투과 및 반사 스토리지 라인(120, 220)과 하부 스토리지 전극(130)을 형성한다.
하부 기판(100) 상에 CVD법, PVD법 및 스퍼터링법 등을 이용한 증착 방법을 통해 제 1 도전성막을 형성한다. 제 1 도전성 막으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd) 및 Mo/Al/Mo 중 적어도 어느 하나를 사용하는 것이 바람직하다. 물론 이에 한정되지 않고 앞서 설명한 바와 같이 제 1 도전성막으로 Al, Nd, Ag, Cr, Ti, Ta 및 Mo 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성하되, 단일층 및 다중층으로 형성할 수 있다. 즉, 물리 화학적 특성이 우수한 Cr, Ti, Ta, Mo 등의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열의 금속층을 포함하는 이중층 또는 삼중층으로 형성할 수도 있다.
이와 같이 전체 기판 상에 제 1 도전성막을 형성한 후, 감광막을 도포한 다음, 제 1 마스크를 이용한 노광 및 현상 공정을 실시하여 제 1 감광막 마스크 패턴을 형성한다. 제 1 감광막 마스크 패턴을 식각 마스크로 하는 식각공정을 실시하여 도 5에 도시된 바와 같이, 투과 게이트 라인(110), 투과 게이트 전극(111), 하부 스토리지 전극(130), 투과 스토리지 라인(120), 반사 게이트 라인(210), 반사 게이트 전극(211) 및 반사 스토리지 라인(220)을 형성한다.
도 5에 도시된 바와 같이 투과 스토리지 라인(120)은 그 일측이 판 형상으로 돌출되어 있다. 이러한 투과 스토리지 라인(120)의 돌출부를 통해 투과 스토리지 라인(120)과 후속공정을 통해 그 상측에 마련되는 상부 스토리지 라인(160)과의 전기적 접속을 위한 콘택홀 형성 마진을 확보할 수 있다. 하부 스토리지 전극(130)은 투과 게이트 라인(110) 상측 영역에 섬 형태로 마련된다. 즉, 투과 게이트 라인(110) 및 투과 스토리지 라인(120)과 전기적으로 절연된 판 형상으로 제작된다. 그리고 반사 스토리지 라인(220)은 그 중앙 영역이 판 형태로 돌출된다. 이후, 소정의 스트립 공정을 실시하여 제 1 감광막 마스크 패턴을 제거한다.
도 6을 참조하면, 투과 및 반사 게이트 전극(111, 211)이 형성된 하부 기판(100) 상에 게이트 절연막(112)을 형성하고, 상기 투과 및 반사 게이트 전극(111, 211) 각각의 상측에 활성층(113, 213) 및 오믹 접촉층(114, 241)을 형성한다. 상기 투과 스토리지 라인(120) 및 하부 스토리지 전극(130)의 일부를 각기 노출시키는 제 1 및 제 2 콘택홀(121, 131)을 형성한다.
이를 위해 전체 기판 상에 PECVD법, 스퍼터링법 등을 이용한 증착 방법을 통해 게이트 절연막(112)을 형성한다. 이때, 게이트 절연막(112)으로는 산화 실리콘 또는 질화 실리콘을 포함하는 무기 절연 물질을 사용하는 것이 바람직하다. 게이트 절연막(112) 상에 앞서 언급한 증착 방법을 통해 활성층용 박막 및 오믹 접촉층용 박막을 순차적으로 형성한다. 활성층용 박막으로는 비정질 실리콘층을 사용하고, 오믹 접촉층용 박막으로는 실리사이드 또는 N형 불순물이 고농도로 도핑된 비정질 실리콘층을 사용한다. 물론 이에 한정되지 않고 활성층용 박막으로 반도체 특성을 갖는 박막을 사용하는 것이 효과적이다.
상기의 오믹 접촉층용 박막 상에 감광막을 도포한 다음, 제 2 마스크를 이용한 노광 및 현상 공정을 통해 제 2 감광막 마스크 패턴을 형성한다. 상기의 제 2 감광막 마스크 패턴을 식각 마스크로 하는 식각 공정을 통해 오믹 접촉층용 박막과 활성층용 박막을 제거하여 투과 및 반사 게이트 전극(111, 211) 상부에 오믹 접촉층(113, 213) 및 활성층(114, 214)를 포함하는 활성영역을 각기 형성한다. 제 2 감광막 마스크 패턴을 제거한 다음 전체 구조상에 감광막을 도포한 다음, 제 3 마스크를 이용한 노광 및 현상 공정을 통해 제 3 감광막 마스크 패턴을 형성한다. 제 3 감광막 마스크 패턴을 식각 마스크로 하는 식각 공정을 통해 투과 스토리지 라인(120) 상측의 게이트 절연막(112)의 일부를 제거하여 제 1 콘택홀(121)을 형성하고, 투과 스토리지 전극(130) 상측의 게이트 절연막의 일부를 제거하여 제 2 콘택홀(131)을 형성한다. 이후, 상기 제 3 감광막 마스크 패턴을 제거한다.
여기서, 상기 제 1 콘택홀(121)은 투과 스토리지 라인(120)의 돌출 영역 상부의 게이트 절연막(112)을 제거하여 마련되는 것이 바람직하다. 또한, 제 2 콘택홀(131)은 하부 스토리지 전극(130)의 일측 끝단 영역 상부의 게이트 절연막(112)을 제거하여 마련되는 것이 바람직하다. 제 1 및 제 2 콘택홀(121, 131)은 중첩되지 않도록 하는 것이 효과적이다.
도 7을 참조하면, 활성영역과 제 1 및 제 2 콘택홀(121, 131)이 형성된 전체 구조상에 제 2 도전성막을 형성한 다음 이를 패터닝하여 데이터 라인(140)을 형성하고, 활성층(113, 213) 상측 영역에 소스 전극(141, 241) 및 드레인 전극(142, 242)을 형성하여 투과 및 반사 박막 트랜지스터(150, 250)를 제조한다. 그리고, 상기 제 1 콘택홀(121)을 통해 투과 스토리지 라인(120)과 전기적으로 접속하고, 상기 하부 스토리지 전극(130)과 그 일부가 중첩하는 상부 스토리지 전극(160)을 형성한다. 또한, 상기 반사 스토리지 라인(220)과 그 일부가 중첩하는 상부 전 극(260)을 형성한다. 이때, 상기 상부 전극(260)은 반사 박막 트랜지스터(250)의 드레인 전극(242)과 접속된다. 그리고, 투과 박막 트랜지스터(150)의 드레인 전극(142)은 제 2 콘택홀(131)을 통해 하부 스토리지 전극(130)과 접속된다.
즉, 전체 기판 상에 CVD법, PVD법 및 스퍼터링법 등을 이용한 증착 방법을 통해 제 2 도전성막을 형성한다. 이때, 제 2 도전성막으로는 Mo, Al, Cr, Ti 중 적어도 하나의 금속 단일층 또는 다중층을 사용하는 것이 바람직하다. 물론 제 2 도전성막은 제 1 도전성막과 동일한 물질을 사용할 수도 있다. 제 2 도전성막 상에 감광막을 도포한 다음, 제 4 마스크를 이용한 노광 및 현상 공정을 실시하여 제 4 감광막 마스크 패턴을 형성한다. 상기 제 4 감광막 마스크 패턴을 식각 마스크로 하는 식각공정을 통해 제 2 도전성막을 식각하여 투과 및 반사 게이트 라인(110, 120)과 직교하는 데이터 라인(140)을 형성하고, 게이트 전극(111, 211)의 상부에 소스 전극(141, 241)과 드레인 전극(142, 242)을 형성하고, 상부 스토리지 전극(160) 및 상부 전극(260)을 형성한다. 다음으로, 상기 소스 전극(141, 241)과 드레인 전극(142, 242) 사이 영역에 노출된 오믹 접촉층(114, 214)을 식각공정을 통해 제거하여 소스 전극(141, 241)과 드레인 전극(142, 242) 사이에는 활성층(113, 213)으로 이루어진 채널을 갖는 투과 및 반사 박막 트랜지스터(150, 250)를 형성한다.
상부 스토리지 전극(160)은 하부 스토리지 전극(130) 및 투과 스토리지 라인(120)과 그 일부가 중첩된다. 상부 스토리지 전극(160)은 도 7에 도시된 바와 같이 섬형태의 판형상으로 형성하는 것이 바람직하다. 그리고, 상부 전극(260)은 드 레인 전극(242)에서 연장되고 반사 스토리지 라인(220)의 돌출 영역과 중첩되는 것이 바람직하다. 이때, 하부 스토리지 전극(130)의 일부를 노출하는 제 2 콘택홀(131) 영역과 상부 스토리지 전극(160)이 이격 되도록 형성하는 것이 바람직하다.
상기 제 1 및 제 2 콘택홀(121, 131) 내부가 제 2 도전성막으로 매립되어 콘택 플러그를 형성한다. 제 1 콘택홀(121)의 콘택 플러그를 통해 투과 스토리지 라인(120)과 상부 스토리지 전극(160)이 전기적으로 접속된다. 제 2 콘택홀(131)의 콘택 플러그를 통해 하부 스토리지 전극(130)과 투과 박막 트랜지스터(150)의 드레인 전극(142)이 전기적으로 접속된다.
도 8을 참조하면, 투과 및 반사 박막 트랜지스터(150, 250)가 형성된 하부 기판(100) 상에 보호막(170)을 형성한 다음 보호막(170)의 일부를 제거하여 제 3 및 제 4 콘택홀(171, 261)을 형성하고, 보호막(170) 상측 일부 영역에 요철 패턴을 형성한다.
상기 보호막(170)으로 유기 절연막을 전체 구조상에 형성한 다음 제 5 마스크를 이용한 노광 및 현상 공정을 실시한다. 이때, 제 5 마스크로 요철 패턴이 형성될 영역에 슬릿 패턴을 갖는 슬릿 마스크를 사용하는 것이 바람직하다. 즉 슬릿 마스크를 이용한 노광 및 현상 공정을 이용하여 투과 박막 트랜지스터(150)의 드레인 단자(142)의 끝단 일부 영역의 보호막(170)을 완전히 제거하여 제 3 콘택홀(171)을 형성하고, 상부 전극(260)의 일부 영역의 보호막(170)을 완전히 제거하여 제 4 콘택홀(261)을 형성하며, 후속 공정을 통해 제작될 반사 화소 전극 및 반 사막 형성 영역의 보호막(170)의 일부만을 제거하여 요철 패턴을 형성한다. 이후, 보호막(170)을 리플로우 시키면 상기 요철 패턴이 흘러 내려 요철 패턴의 형상을 도 8에 도시된 바와 같이 그 단면이 반구형 형상으로 변형시킨다. 이때 리플로우 조건을 조절하여 요철 패턴을 마이크로 렌즈 형상으로 변화시킬 수도 있다. 상기에서 제 3 콘택홀(171)은 도 8에 도시된 바와 같이 제 2 콘택홀(131) 상측 영역에 형성되는 것이 바람직하다. 그리고, 제 4 콘택홀(261)은 상부 전극(260)의 중심 영역에 형성되는 것이 바람직하다. 상기 보호막(170)으로 유기막 뿐만 아니라 무기막을 사용할 수도 있다.
도 9를 참조하면, 상기 보호막(170) 상에 제 3 도전성막을 형성한 다음 이를 패터닝 하여 투과 화소 전극(180) 및 반사 화소 전극(280)을 형성한다. 상기 반사 화소 전극(280) 상부에 반사막(290)을 형성한다.
먼저 보호막(170) 상에 그 단차를 따라 제 3 도전성막을 형성한다. 이때 제 3 도전성막으로 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 인듐 아연 산화물(Indium Zinc Oxide : IZO)을 포함하는 투명 도전막을 사용하는 것이 바람직하다. 제 3 도전성막 상에 감광막을 도포한 다음 제 6 마스크를 이용한 노광 및 현상 공정을 실시하여 제 6 감광막 마스크 패턴을 형성한다. 제 6 감광막 마스크 패턴을 식각 마스크로 하는 식각을 통해 제 3 도전성막을 제거하여 투과 화소 전극(180) 및 반사 화소 전극(280)을 형성한다. 투과 화소 전극(180)은 그 일단이 상기 제 3 관통홀 내측으로 연장되어 투과 박막 트랜지스터(150)의 드레인 전극(142)과 접속된다. 반사 화소 전극(280)은 제 4 관통홀을 통해 상부 전극(260)에 접속되고, 상 부 스토리지 전극(160)과 하부 스토리지 전극(130)의 중첩 영역으로 연장된다.
이후, 전체 구조 상에 Ag , Al, Au, Cu 및 이들을 포함하는 합금막 중 적어도 어느 하나의 막을 형성한다. 이때, 상기 막으로 반사율이 70% 이상인 금속막을 사용하는 것이 바람직하다. 상기 막 상부에 감광막을 도포하고, 제 7 마스크를 이용한 노광 및 현상 공정을 실시하여 제 7 감광막 마스크 패턴을 형성한다. 제 7 감광막 마스크 패턴을 식각 마스크로 하는 식각을 통해 상기 막을 제거하여 반사막(290)을 형성한다. 이때, 상기 반사막(290)은 반사 화소 전극(280) 상측 영역에 위치하는 것이 바람직하다.
반사막(290)이 형성된 하부 기판(100) 상에 배향막(미도시)을 형성하여 양면 표시 패널용 하부 기판(100)을 제작한다. 상기 실시예에서는 7개의 마스크를 이용하여 양면 표시 패널용 하부 기판(100)을 제작함에 관해 설명하였지만, 본 발명은 이에 한정되지 않고, 이보다 많은 개수의 마스크를 사용할 수 있고, 이보다 적은 개수의 마스크를 사용할 수도 있다.
한편, 상부 기판(300) 상에 블랙 매트릭스(310)를 패터닝 한다. 블랙 매트릭스(310)는 하부 기판(100)의 데이터 라인(140) 및 반사 게이트 라인(210)과 대응하는 영역을 차폐하여 이들 영역에서의 빛샘을 방지한다. 이때, 투과 게이트 라인(110)과 투과 스토리지 커패시터용 상부 및 하부 스토리지 전극(130, 160) 영역은 반사막(290)에 의해 차폐되어 있기 때문에 이들 영역과 대응되는 영역에는 별도의 블랙 매트릭스를 형성하지 않는다. 물론 본 실시예에서는 빛샘 방지를 위해 하부 기판(100)의 데이터 라인(140) 하측에 빛샘 방지를 위한 더미 패턴(미도시)을 형성할 수도 있다. 이때 더미 패턴은 투과 및 반사 게이트 라인(110, 210)과 동일 평면 상에 형성된다.
블랙 매트릭스(310)가 패터닝된 상부 기판(300) 상에 칼라 필터(320)를 패터닝 한다. 이때 칼라 필터(320)로 3색의 칼라 필터 즉, R 색상의 칼라 필터, G 색상의 칼라 필터 및 B 색상의 칼라 필터를 사용하는 것이 바람직하다. 이후, 칼라 필터(320) 상에 오버 코트막(330), 공통 전극(340) 및 배향막(미도시)을 순차적으로 형성하여 표시 패널용 상부 기판(300)을 제작한다.
상기와 같이 제조된 표시 패널용 하부 기판(100)의 투과 및 반사 화소 전극(180, 290)과 상부 기판(300)의 공통 전극(340)이 서로 마주 보도록 하부 기판(100)과 상부 기판(300)을 합착한다. 이때, 두 기판(100, 300) 사이에 스페이서를 개재하여 소정의 공간을 형성하고, 상기 공간내에 액정층(300)을 형성함으로써 본 실시예에 따른 양면 표시 패널을 제작한다.
상술한 바와 같이, 본 발명은 광원의 광을 반사시켜 화상을 표시하는 반사 픽셀과 광원의 광을 투과시켜 화상을 표시하는 투과 픽셀을 통해 표시 패널의 양면 영역에 화상을 표시할 수 있다.
또한, 반사 픽셀의 반사막을 투과 픽셀의 투과 스토리지 커패시터 영역까지 확장시켜 반사 픽셀의 개구율을 향상시킬 수 있다.
또한, 반사 픽셀의 반사 화소 전극 및/또는 반사막과 투과 스토리지 커패시 터의 하부 스토리지 전극 사이에 공통 전압이 인가되는 투과 스토리지 라인과 접속되는 상부 스토리지 전극을 형성하여 상기 반사 화소 전극 및/또는 반사막과 하부 스토리지 전극 사이의 신호 왜곡 현상을 방지할 수 있다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.

Claims (32)

  1. 투과 화소 커패시터와 투과 스토리지 커패시터를 구비하는 투과 픽셀과;
    반사 화소 커패시터와 반사 스토리지 커패시터를 구비하는 반사 픽셀;
    상기 반사 픽셀 영역에 마련된 반사막을 포함하고,
    상기 반사막은 그 일부가 연장되어 상기 투과 스토리지 커패시터의 일부와 중첩되는 표시 장치.
  2. 청구항 1에 있어서,
    상기 투과 화소 커패시터는 투과 화소 전극 및 공통 전극과, 상기 투과 화소 전극과 상기 공통 전극 사이에 마련된 액정층을 포함하고, 상기 반사 화소 커패시터는 반사 화소 전극 및 공통 전극과, 상기 반사 화소 전극과 상기 공통 전극 사이에 마련된 액정층을 포함하는 표시 장치.
  3. 청구항 2에 있어서,
    상기 반사막은 상기 반사 화소 전극 상측 또는 하측면에 마련된 표시 장치.
  4. 청구항 2에 있어서,
    상기 투과 스토리지 커패시터는 상기 투과 화소 전극과 접속된 하부 스토리지 전극과, 상기 하부 스토리지 전극 상측에 마련된 상부 스토리지 전극을 포함하는 표시 장치.
  5. 청구항 4에 있어서,
    상기 투과 픽셀은 투과 스토리지 라인을 더 포함하고, 상기 투과 스토리지 라인과 상기 상부 스토리지 전극이 접속되는 표시 장치.
  6. 청구항 4에 있어서,
    상기 하부 스토리지 전극과 상기 투과 스토리지 라인은 동일 평면상에 마련된 표시 장치.
  7. 청구항 4에 있어서,
    상기 반사막은 상기 하부 스토리지 전극과 상부 스토리지 전극의 중첩 영역과 중첩되는 표시 장치.
  8. 청구항 1에 있어서,
    상기 투과 화소 커패시터에 제 1 화상 신호를 공급하는 투과 박막 트랜지스터와,
    상기 반사 화소 커패시터에 제 2 화상 신호를 공급하는 반사 박막 트랜지스터를 더 포함하는 표시 장치.
  9. 가로 방향으로 연장된 복수의 투과 및 반사 게이트 라인;
    세로 방향으로 연장된 복수의 데이터 라인;
    상기 투과 게이트 라인과 상기 데이터 라인의 교차 영역 일부에 마련된 투과 픽셀;
    상기 반사 게이트 라인과 상기 데이터 라인의 교차 영역 일부에 마련된 반사 픽셀;
    상기 반사 픽셀 영역에 마련된 반사막을 포함하고,
    상기 투과 픽셀은 상기 투과 게이트 라인과 상기 데이터 라인에 접속된 투과 박막 트랜지스터와 상기 투과 박막 트랜지스터에 접속된 투과 화소 커패시터 및 투과 스토리지 커패시터를 구비하고,
    상기 반사 픽셀은 상기 반사 게이트 라인과 상기 데이터 라인에 접속된 반사 박막 트랜지스터와, 상기 반사 박막 트랜지스터에 접속된 반사 화소 커패시터 및 반사 스토리지 커패시터를 구비하고,
    상기 반사막은 그 일부가 연장되어 상기 투과 스토리지 커패시터의 일부와 중첩되는 표시 장치.
  10. 청구항 9에 있어서,
    상기 반사 화소 커패시터는 상기 반사 박막 트랜지스터의 드레인 단자에 접속된 반사 화소 전극과, 상기 반사 화소 전극과 이격된 공통 전극과, 상기 반사 화소 전극과 상기 공통 전극의 이격 영역에 마련된 액정층을 포함하는 표시 장치.
  11. 청구항 10에 있어서,
    상기 반사막은 상기 반사 화소 전극 상측 및 하측면에 마련된 표시 장치.
  12. 청구항 10에 있어서,
    상기 반사 화소 전극 하측 영역에 상기 투과 게이트 라인이 마련된 표시 장치.
  13. 청구항 9에 있어서,
    상기 투과 스토리지 커패시터는 상기 투과 박막 트랜지스터의 드레인 단자에 접속된 하부 스토리지 전극과, 상기 하부 스토리지 전극 상측에 마련된 상부 스토리지 전극을 포함하는 표시 장치.
  14. 청구항 9에 있어서,
    상기 투과 게이트 라인과 평행하게 연장된 투과 스토리지 라인을 더 포함하는 표시 장치.
  15. 청구항 14에 있어서,
    상기 투과 스토리지 라인은 상부 및 하부 스토리지 전극을 포함하는 상기 투과 스토리지 커패시터의 상기 상부 스토리지 전극에 접속되는 표시 장치.
  16. 청구항 9에 있어서,
    상기 반사 스토리지 커패시터는 상기 반사 게이트 라인과 평행하게 연장된 반사 스토리지 라인과, 상기 반사 박막 트랜지스터의 드레인 단자에 접속되고 상기 반사 스토리지 라인 상측에 마련된 상부 전극을 포함하는 표시 장치.
  17. 청구항 16에 있어서,
    상기 상부 전극은 상기 반사 화소 전극 하측 영역에 마련된 표시 장치.
  18. 청구항 9에 있어서,
    상기 투과 및 반사 게이트 라인은 교번하여 마련된 표시 장치.
  19. 청구항 9에 있어서,
    상기 투과 박막 트랜지스터는 제 1 화상 신호를 상기 투과 화소 커패시터 및 상기 투과 스토리지 커패시터에 공급하고, 상기 반사 박막 트랜지스터는 제 2 화상 신호를 상기 반사 화소 커패시터 및 상기 반사 스토리지 커패시터에 공급하는 표시 장치.
  20. 청구항 9에 있어서,
    상기 투과 및 반사 박막 트랜지스터는 각기 1/2H 동안 턴온되는 표시 장치.
  21. 청구항 9에 있어서, 상기 반사막 상측 영역에 광원이 마련된 표시 장치.
  22. 가로 방향으로 연장된 복수의 투과 및 반사 게이트 라인과, 세로 방향으로 연장된 데이터 라인과, 상기 투과 및 반사 게이트 라인과 각기 수평하게 연장된 투과 및 반사 스토리지 라인과, 상기 투과 게이트 라인 및 상기 데이터 라인에 접속된 투과 박막 트랜지스터와, 상기 반사 게이트 라인 및 상기 데이터 라인에 접속된 반사 박막 트랜지스터와, 상기 투과 스토리지 라인과 이격되고 상기 투과 박막 트랜지스터에 접속된 하부 스토리지 전극과, 상기 하부 스토리지 전극 상측에 마련되어 상기 투과 스토리지 라인에 접속된 상부 스토리지 전극과, 상기 반사 스토리지 라인 상측에 마련되어 상기 반사 박막 트랜지스터에 접속된 반사 화소 전극과, 상기 반사 화소 전극 상측 또는 하측면에 배치되고, 상기 하부 스토리지 전극과 상기 상부 스토리지의 중첩 영역과 일부가 중첩하는 반사막과, 상기 반사 화소 전극과 이격되어 상기 투과 박막 트랜지스터를 통해 상기 하부 스토리지 전극과 전기적으로 접속된 투과 화소 전극이 마련된 하부 기판;
    상기 투과 및 반사 화소 전극과 대응하는 공통 전극이 마련된 상부 기판;
    상기 하부 기판과 상기 상부 기판 사이에 마련된 액정층을 포함하는 표시 장치.
  23. 청구항 22에 있어서,
    상기 투과 스토리지 라인은 제 1 콘택홀을 통해 상기 상부 스토리지 전극과 접속되고, 상기 하부 스토리지 전극은 제 2 콘택홀을 통해 상기 투과 박막 트랜지스터의 드레인 단자와 접속되는 표시 장치.
  24. 청구항 22에 있어서, 상기 반사막은 요철 형상으로 마련된 표시 장치.
  25. 청구항 22에 있어서,
    상기 반사 화소 전극과 상기 반사 스토리지 라인 사이에 상기 반사 화소 전극 및 상기 반사 박막 트랜지스터의 드레인 단자와 접속된 상부 전극을 더 포함하는 표시 장치.
  26. 기판 상에 투과 및 반사 게이트 라인과, 투과 및 반사 스토리지 라인, 하부 스토리지 전극을 형성하는 단계;
    상기 투과 게이트 라인과 상기 하부 스토리지 전극에 접속되는 투과 박막 트랜지스터와, 상기 하부 스토리지 전극과 중첩되고 상기 투과 스토리지 라인에 접속 되는 상부 스토리지 전극과, 상기 반사 게이트 라인에 접속되는 반사 박막 트랜지스터와, 상기 투과 및 반사 박막 트랜지스터에 접속되는 데이터 라인을 형성하는 단계;
    전체 구조상에 보호막을 형성하는 단계;
    상기 투과 박막 트랜지스터를 통해 상기 하부 스토리지 전극에 접속되는 투과 화소 전극과, 상기 투과 화소 전극과 전기적으로 이격되고 상기 반사 박막 트랜지스터와 접속되는 반사 화소 전극을 형성하는 단계;
    상기 반사 화소 전극 상에 마련되고, 상기 하부 스토리지 전극과 상기 상부 스토리지 전극이 중첩되는 영역과 그 일부가 중첩되는 반사막을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  27. 청구항 26에 있어서, 상기 전체 구조상에 보호막을 형성하는 단계 전에,
    상기 투과 및 반사 게이트 라인과 상기 하부 스토리지 전극을 포함하는 전체 구조 상에 절연막을 형성하는 단계;
    상기 절연막의 일부를 제거하여 상기 하부 스토리지 전극의 일부를 노출하는 콘택홀을 형성하는 단계;
    상기 콘택홀 내측으로 상기 투과 박막 트랜지스터의 드레인 전극을 연장 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  28. 청구항 27에 있어서,
    상기 콘택홀 상측 영역의 보호막을 제거하여 화소 콘택홀을 형성하는 단계;
    상기 화소 콘택홀 내측으로 상기 투과 화소 전극을 연장 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  29. 청구항 26에 있어서, 상기 전체 구조상에 보호막을 형성하는 단계 전에,
    상기 투과 및 반사 게이트 라인과 상기 투과 스토리지 라인을 포함하는 전체 구조 상에 절연막을 형성하는 단계;
    상기 절연막의 일부를 제거하여 상기 투과 스토리지 라인의 일부를 노출하는 콘택홀을 형성하는 단계;
    상기 콘택홀 내측으로 상기 상부 스토리지 전극을 연장 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  30. 청구항 26에 있어서,
    상기 반사 화소 전극 또는 상기 반사막이 형성되는 영역의 상기 보호막 표면에 요철 패턴을 형성하는 표시 장치의 제조 방법.
  31. 가로 방향으로 연장된 복수의 게이트 라인;
    세로 방향으로 연장된 복수의 데이터 라인;
    상기 게이트 라인과 상기 데이터 라인의 교차 영역에 마련된 박막 트랜지스터;
    상기 게이트 라인과 평행하게 연장된 스토리지 라인;
    상기 박막 트랜지스터에 접속된 하부 스토리지 전극;
    상기 하부 스토리지 전극 상측에 마련되고 상기 스토리지 라인에 접속된 상부 스토리지 전극;
    상기 박막 트랜지스터에 접속되고 상기 게이트 라인과 데이터 라인의 교차 영역에 마련된 화소 전극;
    상기 화소 전극과 이격 배치된 공통 전극;
    상기 화소 전극과 상기 공통 전극의 이격 영역에 마련된 액정층을 포함하는 표시 장치.
  32. 청구항 31에 있어서,
    상기 게이트 라인, 상기 스토리지 라인 및 하부 스토리지 전극을 동일 평면상에 형성된 표시 장치.
KR1020060072726A 2006-08-01 2006-08-01 양면 표시 장치 및 이의 제조 방법 KR20080011948A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060072726A KR20080011948A (ko) 2006-08-01 2006-08-01 양면 표시 장치 및 이의 제조 방법
US11/888,786 US20080055504A1 (en) 2006-08-01 2007-08-01 Making dual side displays

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060072726A KR20080011948A (ko) 2006-08-01 2006-08-01 양면 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080011948A true KR20080011948A (ko) 2008-02-11

Family

ID=39150963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060072726A KR20080011948A (ko) 2006-08-01 2006-08-01 양면 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20080055504A1 (ko)
KR (1) KR20080011948A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111047986A (zh) * 2019-11-27 2020-04-21 南京中电熊猫平板显示科技有限公司 一种显示面板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5026162B2 (ja) * 2007-06-21 2012-09-12 株式会社ジャパンディスプレイイースト 液晶表示装置
KR20100035318A (ko) * 2008-09-26 2010-04-05 삼성전자주식회사 액정 표시 장치
US7921156B1 (en) 2010-08-05 2011-04-05 Solariat, Inc. Methods and apparatus for inserting content into conversations in on-line and digital environments
US9391139B1 (en) * 2015-09-23 2016-07-12 Vanguard International Semiconductor Corporation Top-side contact structure and fabrication method thereof
JP2017157290A (ja) * 2016-02-29 2017-09-07 株式会社ジャパンディスプレイ 表示装置
CN113741087B (zh) * 2021-08-31 2022-09-02 惠科股份有限公司 双面显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111047986A (zh) * 2019-11-27 2020-04-21 南京中电熊猫平板显示科技有限公司 一种显示面板

Also Published As

Publication number Publication date
US20080055504A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
US8035779B2 (en) Thin film transistor display panel, liquid crystal display having the same, and method of manufacturing liquid crystal display
KR101398094B1 (ko) 액정 디스플레이 및 어레이 기판
KR101211087B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
US8300166B2 (en) Display panel and method of manufacturing the same
KR20020034272A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20070029421A (ko) 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR20080001105A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP5652841B2 (ja) 薄膜トランジスタ表示板
KR100660531B1 (ko) 반사투과 복합형 박막트랜지스터 액정표시장치
KR20130015737A (ko) 액정표시장치
US8350975B2 (en) Array substrate and method for manufacturing the same
JP2007304599A (ja) 薄膜トランジスタ基板、それを含む液晶表示パネル、及びその液晶表示パネルの製造方法
KR20080011948A (ko) 양면 표시 장치 및 이의 제조 방법
KR20060118153A (ko) 반투과형 액정 표시 장치, 이를 위한 표시판 및 그 제조방법
CN1982995A (zh) 透射反射式液晶显示器
US20070188682A1 (en) Method for manufacturing a display device
US20080198310A1 (en) Display substrate and display panel having the same
US20070166628A1 (en) Mask and display substrate manufactured using the mask and display panel having the display substrate
KR101402047B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR20080044050A (ko) 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치
JP4712402B2 (ja) 下部表示板及び下部表示板を含む液晶表示装置およびその製造方法
KR100525442B1 (ko) 액정표시소자 및 그의 제조방법
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
KR20060128564A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR20080062101A (ko) 표시 패널 및 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid