KR101402047B1 - 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 - Google Patents
표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 Download PDFInfo
- Publication number
- KR101402047B1 KR101402047B1 KR1020070060254A KR20070060254A KR101402047B1 KR 101402047 B1 KR101402047 B1 KR 101402047B1 KR 1020070060254 A KR1020070060254 A KR 1020070060254A KR 20070060254 A KR20070060254 A KR 20070060254A KR 101402047 B1 KR101402047 B1 KR 101402047B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- metal pattern
- data line
- substrate
- gate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 91
- 239000002184 metal Substances 0.000 claims abstract description 91
- 230000001681 protective effect Effects 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 55
- 239000010408 film Substances 0.000 description 50
- 239000010409 thin film Substances 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 12
- 229910052750 molybdenum Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000011733 molybdenum Substances 0.000 description 7
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 5
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 4
- 101000822028 Homo sapiens Solute carrier family 28 member 3 Proteins 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 4
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- -1 or the like Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
개구율을 증가시킬 수 있는 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치가 개시되어 있다. 표시 기판은 제1 금속 패턴, 절연막, 액티브 패턴, 제2 금속 패턴, 보호막 및 화소 전극을 포함한다. 제1 금속 패턴은 기판 상에 형성되며, 화소 전압이 인가되는 데이터 라인을 포함한다. 절연막은 제1 금속 패턴이 형성된 기판 상에 형성된다. 액티브 패턴은 절연막 상에 형성된다. 제2 금속 패턴은 절연막 상에 형성되며, 데이터 라인과 교차하고 스캔 신호가 인가되는 게이트 라인 및 스토리지 배선을 포함한다. 보호막은 제2 금속 패턴이 형성된 기판 상에 형성된다. 화소 전극은 각 화소에 대응하여 보호막 상에 형성된다. 따라서, 개구율을 증가시키고 세로줄 얼룩 등의 불량을 방지할 수 있다.
Description
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 표시 장치의 단면도이다.
도 3 내지 도 9는 도 1 및 도 2에 도시된 제1 표시 기판의 제조 과정을 설명하기 위한 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 표시 장치 200 : 표시 기판
220 : 제1 금속 패턴 222 : 데이터 라인
224 : 게이트 전극 230 : 절연막
240 : 제2 금속 패턴 242 : 게이트 라인
244 : 소오스 전극 246 : 드레인 전극
248 : 스토리지 배선 248a : 제1 부분
248b : 제2 부분 250 : 보호막
260 : 화소 전극 262 : 제1 연결 전극
264 : 제2 연결 전극 270 : 액티브 패턴
300 : 대향 기판 320 : 공통 전극
330 : 블랙 매트릭스 400 : 액정층
본 발명은 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 관한 것으로, 더욱 상세하게는 개구율을 향상시킬 수 있는 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 관한 것이다.
영상을 표시하는 표시 장치 중의 하나인 액정표시장치는 표시 기판, 표시 기판과 대향하도록 결합된 대향 기판 및 두 기판 사이에 배치된 액정층을 포함한다.
일반적으로, 표시 기판은 다수의 화소들을 독립적으로 구동시키기 위하여 투명 기판 상에 형성된 게이트 라인, 데이터 라인, 스토리지 배선, 박막 트랜지스터 및 화소 전극 등을 포함한다. 대향 기판은 적색(R), 녹색(G), 청색(B)의 컬러필터들로 이루어진 컬러필터층, 컬리필터들의 경계부에 위치하는 블랙 매트릭스 및 화소 전극에 대향하는 공통 전극 등을 포함한다.
최근 들어, 게이트 라인과 함께 형성되는 스토리지 배선의 일부를 데이터 라인과 중첩되도록 형성하여 빛샘을 방지하고 개구율을 증가시키는 구조가 제안된 바 있다. 그러나, 이러한 구조를 갖는 표시 기판의 경우, 개구율 증가가 충분하지 못하며, 데이터 라인과 화소 전극간의 기생 정전용량으로 인해 세로줄 얼룩 등의 불량이 발생되는 문제가 있다.
또한, 개구율의 증가를 위해, 표시 기판에 유기막 또는 컬러필터층을 형성하 는 구조가 제안된 바 있으나, 이러한 구조의 표시 기판은 제조 원가가 증가되고 공정 변경에 따른 잔상 등의 불량이 발생되는 문제가 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명은 개구율을 증가시키고 세로줄 얼룩 등의 불량을 방지할 수 있는 표시 기판을 제공한다.
또한, 본 발명은 상기한 표시 기판의 제조 방법을 제공한다.
또한, 본 발명은 상기한 표시 기판을 갖는 표시 장치를 제공한다.
본 발명의 일 특징에 따른 표시 기판은 제1 금속 패턴, 절연막, 액티브 패턴,제2 금속 패턴, 보호막 및 화소 전극을 포함한다. 상기 제1 금속 패턴은 기판 상에 형성되며, 화소 전압이 인가되는 데이터 라인을 포함한다. 상기 절연막은 상기 제1 금속 패턴이 형성된 상기 기판 상에 형성된다. 상기 액티브 패턴은 상기 절연막 상에 형성된다. 상기 제2 금속 패턴은 상기 절연막 상에 형성되며, 상기 데이터 라인과 교차하고 스캔 신호가 인가되는 게이트 라인 및 스토리지 배선을 포함한다. 상기 보호막은 상기 제2 금속 패턴이 형성된 상기 기판 상에 형성된다. 상기 화소 전극은 각 화소에 대응하여 상기 보호막 상에 형성된다.
상기 제1 금속 패턴은 상기 데이터 라인과 분리된 게이트 전극을 더 포함할 수 있다. 상기 제2 금속 패턴은 상기 게이트 전극과 적어도 일부가 중첩되는 소오스 전극, 및 적어도 일부가 상기 게이트 전극과 중첩되며, 상기 화소 전극과 전기적으로 연결된 드레인 전극을 더 포함할 수 있다.
상기 액티브 패턴의 적어도 일부는 상기 소오스 전극 및 상기 드레인 전극과 상기 절연막 사이에 형성된다.
상기 표시 기판은 상기 데이터 라인과 상기 소오스 전극을 전기적으로 연결하는 제1 연결 전극 및 상기 게이트 라인과 상기 게이트 전극을 전기적으로 연결하는 제2 연결 전극을 더 포함할 수 있다. 상기 제1 연결 전극 및 상기 제2 연결 전극은 투명 도전층으로 형성된다.
상기 스토리지 배선은 상기 게이트 라인과 평행하게 연장되는 제1 부분 및 상기 제1 부분으로부터 연장되어 상기 데이터 라인과 중첩되는 제2 부분을 포함한다. 상기 제2 부분의 폭은 하부에 배치된 상기 데이터 라인의 폭보다 크게 형성된다. 상기 제1 부분 및 상기 제2 부분의 일부는 상기 화소 전극과 중첩된다. 상기 제2 부분과 상기 화소 전극이 중첩되는 거리는 약 2um ~ 약 5um이다.
본 발명의 일 특징에 따른 표시 기판의 제조 방법에 따르면, 기판 상에 화소 전압이 인가되는 데이터 라인을 포함하는 제1 금속 패턴을 형성한다. 상기 제1 금속 패턴이 형성된 상기 기판 상에 절연막을 형성한다. 상기 절연막 상에 액티브 패턴을 형성한다. 상기 절연막 상에 상기 데이터 라인과 교차하고 스캔 신호가 인가되는 게이트 라인 및 스토리지 배선을 포함하는 제2 금속 패턴을 형성한다. 상기 제2 금속 패턴이 형성된 상기 기판 상에 보호막을 형성한다. 각 화소에 대응하여 상기 보호막 상에 화소 전극을 형성한다.
본 발명의 일 특징에 따른 표시 장치는 표시 기판, 상기 표시 기판과 대향하는 대향 기판 및 상기 표시 기판과 상기 대향 기판 사이에 배치된 액정층을 포함한 다. 상기 표시 기판은 제1 금속 패턴, 절연막, 액티브 패턴, 제2 금속 패턴, 보호막 및 화소 전극을 포함한다. 상기 제1 금속 패턴은 기판 상에 형성되며, 화소 전압이 인가되는 데이터 라인을 포함한다. 상기 절연막은 상기 제1 금속 패턴이 형성된 상기 기판 상에 형성된다. 상기 액티브 패턴은 상기 절연막 상에 형성된다. 상기 제2 금속 패턴은 상기 절연막 상에 형성되며, 상기 데이터 라인과 교차하고 스캔 신호가 인가되는 게이트 라인 및 스토리지 배선을 포함한다. 상기 보호막은 상기 제2 금속 패턴이 형성된 상기 기판 상에 형성된다. 상기 화소 전극은 각 화소에 대응하여 상기 보호막 상에 형성된다.
상기 스토리지 배선은 상기 게이트 라인과 평행하게 연장되는 제1 부분 및 상기 제1 부분으로부터 연장되어 상기 데이터 라인과 중첩되는 제2 부분을 포함한다. 상기 제2 부분의 폭은 하부에 배치된 상기 데이터 라인의 폭보다 크게 형성된다. 상기 제1 부분 및 상기 제2 부분의 일부는 상기 화소 전극과 중첩된다.
상기 대향 기판은 각 화소의 가장자리에 형성된 블랙 매트릭스 및 상기 표시 기판의 대향면에 형성된 공통 전극을 포함한다. 상기 데이터 라인의 상부에 배치된 상기 블랙 매트릭스의 폭은 상기 제2 부분의 폭보다 작게 형성된다.
이러한 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 따르면, 개구율을 증가시키고 세로줄 얼룩 등의 불량을 방지할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전 해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이며, 도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 표시 장치의 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 표시 기판(200), 표시 기판(200)과 대향하도록 배치된 대향 기판(300) 및 표시 기판(200)과 대향 기판(300) 사이에 배치된 액정층(400)을 포함한다.
표시 기판(200)은 제1 기판(210) 상에 순차적으로 적층된 제1 금속 패턴(220), 절연막(230), 제2 금속 패턴(240), 보호막(250) 및 화소 전극(260)을 포함한다. 제1 기판(210)은 예를 들어, 투명한 유리 또는 플라스틱으로 형성된다.
제1 금속 패턴(220)은 기판(210) 상에 형성된다. 제1 금속 패턴(220)은 화소 전압이 인가되는 데이터 라인(222) 및 데이터 라인(222)과 전기적으로 분리되어 있는 게이트 전극(224)을 포함한다.
데이터 라인(222)은 예를 들어, 세로 방향으로 연장되어 각 화소(P)의 좌측 및 우측을 정의한다.
게이트 전극(224)은 데이터 라인(222)과 분리된 섬 형태로 각 화소(P) 내에 형성된다. 게이트 전극(224)은 박막 트랜지트터(TFT)의 게이트 단자를 구성한다.
제1 금속 패턴(220)은 예를 들어, 알루미늄(Al)과 몰리브덴(Mo)이 순차적으로 적층된 Mo/Al 2층막 구조로 형성된다. 이와 달리, 제1 금속 패턴(220)은 알루미늄(Al), 몰리브덴(Mo), 네오디뮴(Nd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 제1 금속 패턴(220)은 상기 단일 금속 및 합금이 복수의 층으로 형성된 구조를 가질 수 있다.
제1 금속 패턴(220)이 형성된 제1 기판(210) 상에는 절연막(230)이 형성된다. 절연막(230)은 제1 금속 패턴(220)을 보호하고 절연시키기 위한 절연막으로써, 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성된다.
제2 금속 패턴(240)은 절연막(230) 상에 형성된다. 제2 금속 패턴(240)은 스캔 신호가 인가되는 게이트 라인(242), 소오스 전극(244), 드레인 전극(246) 및 스토리지 배선(248)을 포함한다.
게이트 라인(242)은 절연막(230)을 통해 데이터 라인(222)과 절연되며, 데이터 라인(222)과 교차되는 방향으로 연장되도록 형성된다. 예를 들어, 게이트 라인(242)은 데이터 라인(222)과 교차되도록 가로 방향으로 연장되어 각 화소(P)의 상측 및 하측을 정의한다.
소오스 전극(244)은 게이트 라인(242)과 전기적으로 분리되도록 형성되며, 적어도 일부가 게이트 전극(224)과 중첩되도록 형성된다. 소오스 전극(244)은 박막 트랜지스터(TFT)의 소오스 단자를 구성한다.
드레인 전극(246)은 소오스 전극(244)과 소정의 간격으로 이격되게 형성되며, 적어도 일부가 게이트 전극(224)과 중첩되도록 형성된다. 드레인 전극(246)은 박막 트랜지스터(TFT)의 드레인 단자를 구성한다.
표시 기판(200)은 박막 트랜지스터(TFT)의 형성을 위하여, 소오스 전극(244) 및 드레인 전극(246)과 절연막(230) 사이에 형성되는 액티브 패턴(270)을 더 포함할 수 있다. 액티브 패턴(270)은 반도체층(272) 및 오믹 콘택층(274)을 포함할 수 있다. 반도체층(272)은 실질적으로 전류가 흐르게 되는 채널 역할을 수행하며, 오믹 콘택층(274)은 반도체층(272)과 소오스 전극(244) 및 드레인 전극(246)간의 접촉 저항을 감소시키는 역할을 수행한다. 예를 들어, 반도체층(272)은 비정질 실리콘(amorphous Silicon : 이하, a-Si)으로 형성되며, 오믹 콘택층(274)은 n형 불순물이 고농도로 도핑된 비정질 실리콘(이하, n+ a-Si)으로 형성된다.
한편, 액티브 패턴(270)을 패터닝하기 위한 마스크와 제2 금속 패턴(240)을 패터닝하기 위한 마스크를 달리 가져갈 경우, 액티브 패턴(270)은 게이트 전극(224)과 중첩되는 부분에만 형성될 수 있다. 이와 달리, 액티브 패턴(270)과 제2 금속 패턴(240)이 동일 마스크에 의해 패터닝될 경우, 액티브 패턴(270)은 실질적으로 제2 금속 패턴(240)과 동일한 형상으로 형성될 수 있다.
이에 따라, 표시 기판(200)의 각 화소(P) 내에는 게이트 전극(224), 소오스 전극(244), 드레인 전극(246) 및 액티브 패턴(270)으로 이루어진 박막 트랜지스터(TFT)가 형성된다. 박막 트랜지스터(TFT)는 각 화소(P)를 개별적으로 구동시키기 위하여 각 화소(P)마다 적어도 하나가 형성된다. 박막 트랜지스터(TFT)는 게이 트 라인(242)을 통해 인가되는 스캔 신호에 반응하여 데이터 라인(222)을 통해 인가되는 화소 전압을 화소 전극(260)에 인가한다.
스토리지 배선(248)은 서로 인접한 게이트 라인(242)들 사이에서 게이트 라인(242)들과 전기적으로 분리되게 형성된다. 스토리지 배선(248)은 보호막(250)을 사이에 두고 화소 전극(260)과 대향하여 스토리지 커패시터(Cst)를 형성한다. 박막 트랜지스터(TFT)를 통해 화소 전극(260)에 인가된 화소 전압은 스토리지 커패시터(Cst)에 의해 한 프레임 동안 유지된다.
스토리지 배선(248)에는 예를 들어, 공통 전압(Vcom) 또는 게이트 오프 전압(Voff) 등의 일정한 전압이 인가된다. 이와 달리, 스토리지 배선(248)은 어떠한 전압도 인가되지 않는 플로팅 상태를 유지할 수 있다.
스토리지 배선(248)은 제1 부분(248a) 및 제1 부분(248a)으로부터 연장된 제2 부분(248b)을 포함한다.
제1 부분(248a)은 서로 인접한 게이트 라인(242)들 사이에서 게이트 라인(242)들과 평행하게 연장되도록 형성된다. 제1 부분(248a)은 스토리지 커패시터(Cst)의 형성을 위하여, 각 화소(P) 내에서 화소 전극(260)과 전체적으로 중첩된다. 제1 부분(248a)은 개구율을 증가시키기 위하여 비교적 얇은 선폭으로 형성되며, 상측에 위치한 게이트 라인(242)과 인접하게 형성된다.
제2 부분(248b)은 데이터 라인(222)과 중첩되도록 제1 부분(248a)으로부터 데이터 라인(222)을 따라 연장된다. 제2 부분(248b)은 백라이트로부터의 빛 등을 차단하는 광차단막 역할을 수행할 수 있다. 제2 부분(248b)은 데이터 라인(222)의 양측에서 발생되는 빛샘을 방지하기 위하여 데이터 라인(222)보다 큰 폭으로 형성된다. 예를 들어, 데이터 라인(222)은 약 3.0um ~ 약 4.0um의 폭으로 형성되며, 제2 부분(248b)은 약 14um ~ 약 16um의 폭으로 형성된다.
또한, 제2 부분(248b)은 스토리지 커패시터(Cst)의 형성을 위하여 화소 전극(260)과 부분적으로 중첩되도록 형성된다. 예를 들어, 제2 부분(248b)과 화소 전극(260)은 약 2um ~ 약 5um의 거리만큼 중첩되게 형성된다.
이와 같이, 스토리지 커패시터(Cst)를 형성하기 위한 스토리지 배선(248)을 각 화소(P)의 가장자리를 따라 형성함으로써, 개구율을 증가시킬 수 있다.
제2 금속 패턴(240)은 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 몰리브덴(Mo)이 연속적으로 적층된 Mo/Al/Mo 삼층막 구조로 형성된다. 이와 달리, 제2 금속 패턴(240)은 알루미늄(Al), 몰리브덴(Mo), 네오디뮴(Nd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 제2 금속 패턴(240)은 상기 단일 금속 및 합금이 복수의 층으로 형성된 구조를 가질 수 있다.
제2 금속 패턴(240)이 형성된 제1 기판(210) 상에는 보호막(250)이 형성된다. 보호막(250)은 제2 금속 패턴(240)을 보호하고 절연시키기 위한 절연막으로서, 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성된다. 화소 전극(260)은 각 화소(P)에 대응하여 보호막(250) 상에 형성된다. 화소 전극(260)은 광이 투과될 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 화소 전극(260)은 인듐 징크 옥사이드(Indium Zinc Oxide : 이하, IZO) 또는 인듐 틴 옥사 이드(Indium Tin Oxide : 이하, ITO)로 형성된다.
화소 전극(260)은 보호막(250)에 형성된 제1 콘택 홀(CNT1)을 통해 드레인 전극(246)과 전기적으로 연결된다. 따라서, 게이트 라인(242)을 통해 박막 트랜지스터(TFT)의 게이트 전극(224)에 스캔 신호가 인가되면, 박막 트랜지스터(TFT)가 턴-온(turn on)되어 데이터 라인(222)을 통해 박막 트랜지스터(TFT)의 소오스 전극(244)으로 인가된 화소 전압이 드레인 전극(246)을 거쳐 화소 전극(260)에 인가된다.
화소 전극(260)은 제1 부분(248a)과 전체적으로 중첩되고, 제2 부분(248b)과 부분적으로 중첩되어 스토리지 커패시터(Cst)를 형성한다. 박막 트랜지스터(TFT)의 구동을 통해 화소 전극(260)에 인가된 화소 전압은 스토리지 커패시터(Cst)를 통해 한 프레임동안 유지된다.
화소 전극(240)은 광시야각의 구현을 위하여 각 화소(P)를 다수의 도메인으로 분할하기 위한 특정한 개구 패턴을 가질 수 있다.
한편, 표시 기판(200)은 데이터 라인(222)과 소오스 전극(244)을 전기적으로 연결하기 위한 제1 연결 전극(262) 및 게이트 라인(242)과 게이트 전극(224)을 전기적으로 연결하기 위한 제2 연결 전극(264)을 더 포함한다.
데이터 라인(222)은 절연막(230)의 하부에 형성되고 소오스 전극(244)은 절연막(230)의 상부에 형성되어 있기 때문에, 제1 연결 전극(262)은 절연막(230) 및 보호막(250)에 형성된 제2 콘택 홀(CNT2)을 통해 데이터 라인(222)과 소오스 전극(244)을 전기적으로 연결한다.
게이트 라인(242)은 절연막(230)의 상부에 형성되고 게이트 전극(224)은 절연막(230)의 하부에 형성되어 있기 때문에, 제2 연결 전극(264)은 절연막(230) 및 보호막(250)에 형성된 제3 콘택 홀(CNT3)을 통해 게이트 라인(222)과 게이트 전극(224)을 전기적으로 연결한다.
제1 연결 전극(262) 및 제2 연결 전극(264)은 화소 전극(260)을 형성하기 위한 투명 도전층으로부터 형성되는 것이 바람직하다. 예를 들어, 제1 연결 전극(262) 및 제2 연결 전극(264)은 ITO 또는 IZO로 형성된다.
이와 같이, 절연막(230)의 하부에 형성되는 제1 금속 패턴(220)으로 데이터 라인(222)을 형성하고, 절연막(230)의 상부에 형성되는 제2 금속 패턴(240)으로 게이트 라인(242) 및 스토리지 배선(248)을 형성하게 되면, 제2 부분(248b)이 데이터 라인(222)과 화소 전극(260) 사이에 배치된다. 데이터 라인(222)과 화소 전극(260) 사이에 형성된 제2 부분(248b)은 데이터 라인(222)과 화소 전극(260) 사이에서 발생되는 기생 정전용량을 완전히 제거하여 세로줄 얼룩 등의 불량을 방지할 수 있다.
또한, 제2 부분(248b)을 통해 데이터 라인(222)과 화소 전극(260)간의 기생 정전용량을 차단함으로써, 화소 전극(260)간의 간격을 노광기 성능의 한계 수준까지 근접시킬수 있기 때문에, 제2 부분(248b)의 폭을 감소시켜 개구율을 더욱 증가시킬 수 있다. 예를 들어, 화소 전극(260)간의 간격은 약 4㎛ ~ 약 5㎛로 형성되며, 제2 부분(248b)은 화소 전극(260)과의 부분적인 중첩을 위하여 약 14㎛ ~ 16㎛의 폭으로 형성된다.
또한, Mo/Al/Mo 3층막 구조의 제2 금속 패턴(240)으로 제2 부분(248b)을 형성하게 되면, 하부층이 Al보다 반사율이 낮은 Mo으로 형성되기 때문에, 하부층이 Al으로 이루어진 제1 금속 패턴(220)으로 제2 부분(248b)을 형성할 경우에 비하여, 폭을 줄이고 반사율을 낮출 수 있어 제2 부분(248b)의 반사에 의해 발생되는 커튼 모아레(curtain moire) 등의 불량을 억제할 수 있다.
또한, 스토리지 배선(248)과 화소 전극(260) 사이에 두꺼운 두께의 유기막 또는 컬러필터층이 형성될 경우 낮은 스토리지 커패시터(Cst)와 화소 전극(260)간의 커플링으로 인해 초록 빛을 띄는 그리니쉬(greenish) 현상이 발생될 수 있으나, 본 실시예에서는 유기막 또는 컬러필터층이 존재하지 않아 스토리지 커패시터(Cst)가 크고 화소 전극(260)간의 커플링이 작기 때문에 그리니쉬 현상이 발생되지 않는다.
대향 기판(300)은 액정층(400)을 사이에 두고 표시 기판(200)과 대향하도록 배치된다. 대향 기판(300)은 표시 기판(200)과 대향하는 제2 기판(310)의 대향면에 형성된 공통 전극(320)을 포함할 수 있다. 공통 전극(320)은 광의 투과를 위하여 투명한 도전성 물질로 형성된다. 예를 들어, 공통 전극(320)은 화소 전극(260)과 동일한 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 형성된다. 공통 전극(320)에는 광시야각의 구현을 위한 개구 패턴이 형성될 수 있다.
대향 기판(300)은 블랙 매트릭스(330)를 더 포함할 수 있다. 블랙 매트릭스(330)는 화소(P)들의 가장자리에 형성되어 빛샘을 차단하여 대비비(contrast ratio)를 향상시킨다. 블랙 매트릭스(330)의 일부는 표시 기판(200)의 데이터 라인(222)과 중첩된다. 이때, 데이터 라인(222)의 상부에 배치된 블랙 매트리릭스(330)의 폭은 스토리지 배선(248)의 제2 부분(248b)의 폭보다 작게 형성될 수 있다. 예를 들어, 데이터 라인(222)의 상부에 배치된 블랙 매트릭스(330)의 폭은 제2 부분(248b)의 폭보다 약 4um ~ 약 5um 정도 작게 형성된다.
액정층(400)은 이방성 굴절률, 이방성 유전율 등의 광학적, 전기적 특성을 갖는 액정들이 일정한 형태로 배열된 구조를 갖는다. 액정층(400)은 화소 전극(260)과 공통 전극(320) 사이에 형성되는 전계에 의하여 액정들의 배열이 변화되고, 액정들의 배열 변화에 따라서 통과하는 광의 투과율을 제어한다.
이하, 도 1 및 도 2에 도시된 표시 기판의 제조 방법에 대하여 설명하기로 한다.
도 3 내지 도 9는 도 1 및 도 2에 도시된 제1 표시 기판의 제조 과정을 설명하기 위한 도면들이다.
도 3 및 도 4를 참조하면, 제1 기판(210) 상에 화소 전압이 인가되는 데이터 라인(222) 및 게이트 전극(224)을 포함하는 제1 금속 패턴(220)을 형성한다.
데이터 라인(222)은 예를 들어, 세로 방향으로 길게 연장된다. 게이트 전극(224)은 데이터 라인(222)과 분리되도록 섬 형태로 형성되어 박막 트랜지트터(TFT)의 게이트 단자를 구성한다.
제1 금속 패턴(220)은 예를 들어, 알루미늄(Al)과 몰리브덴(Mo)이 순차적으로 적층된 Mo/Al 2층막 구조로 형성된다. 이와 달리, 제1 금속 패턴(220)은 알루 미늄(Al), 몰리브덴(Mo), 네오디뮴(Nd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 제1 금속 패턴(220)은 상기 단일 금속 및 합금이 복수의 층으로 형성된 구조를 가질 수 있다.
다음, 도 5 및 도 6을 참조하면, 제1 금속 패턴(220)이 형성된 제1 기판(210) 상에 절연막(230)을 형성한다. 예를 들어, 절연막(230)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성되며, 약 4000Å ~ 약 4500Å의 두께로 형성된다.
다음, 절연막(230) 상에 액티브 패턴(270) 및 제2 금속 패턴(240)을 형성한다. 액티브 패턴(270) 및 제2 금속 패턴(240)은 서로 다른 2개의 마스크를 통해 각각 패터닝되거나, 또는 하나의 마스크를 통해 패터닝될 수 있다. 예를 들어, 액티브 패턴(270)과 제2 금속 패턴(240)을 2개의 마스크를 통해 각각 패터닝할 경우, 액티브 패턴(270)은 게이트 전극(224)과 중첩되는 부분에만 형성된다. 이와 달리, 액티브 패턴(270)과 제2 금속 패턴(240)이 하나의 마스크에 의해 패터닝될 경우, 액티브 패턴(270)은 실질적으로 제2 금속 패턴(240)과 동일한 형상으로 형성된다.
액티브 패턴(270)은 적어도 게이트 전극(224)과 중첩되도록 소오스 전극(244) 및 드레인 전극(246)과 절연막(230) 사이에 형성된다. 액티브 패턴(270)은 반도체층(272) 및 오믹 콘택층(274)을 포함할 수 있다. 예를 들어, 반도체층(272)은 비정질 실리콘(amorphous Silicon : a-Si)으로 형성되며, 오믹 콘택층(274)은 n형 불순물이 고농도로 도핑된 비정질 실리콘(n+a-Si)으로 형성된다.
제2 금속 패턴(240)은 스캔 신호가 인가되는 게이트 라인(242), 소오스 전극(244), 드레인 전극(246) 및 스토리지 배선(248)을 포함한다. 게이트 라인(242), 소오스 전극(244), 드레인 전극(246) 및 스토리지 배선(248)은 서로 분리되어 있다.
게이트 라인(242)은 예를 들어, 데이터 라인(222)과 교차되도록 가로 방향으로 길게 연장된다. 소오스 전극(244)은 게이트 라인(242)과 전기적으로 분리되며, 적어도 일부가 게이트 전극(224)과 중첩되도록 형성되어 박막 트랜지스터(TFT)의 소오스 단자를 구성한다. 드레인 전극(246)은 소오스 전극(244)과 소정의 간격으로 이격되며, 적어도 일부가 게이트 전극(224)과 중첩되도록 형성되어 박막 트랜지스터(TFT)의 드레인 단자를 구성한다.
스토리지 배선(248)은 게이트 라인(242)과 평행하게 연장되는 제1 부분(248a) 및 데이터 라인(222)과 중첩되도록 제1 부분(248a)으로부터 데이터 라인(222)을 따라 연장되는 제2 부분(248b)을 포함한다. 제1 부분(248a)은 개구율을 증가시키기 위하여 비교적 얇은 폭으로 형성되며, 상측에 위치한 게이트 라인(242)과 인접하게 형성된다. 제1 부분(248b)은 데이터 라인(222)의 양측에서 발생되는 빛샘을 방지하기 위하여 데이터 라인(222)보다 큰 폭으로 형성된다. 예를 들어, 광차단부(248b)는 약 14㎛ ~ 약 16㎛의 폭으로 형성된다. 이와 같이, 스토리지 커패시터(Cst)를 형성하기 위한 스토리지 배선(248)을 각 화소의 가장자리를 따라 형성함으로써, 화소의 가장자리에서 발생되는 빛샘을 방지하고 개구율을 증가시킬 수 있다.
제2 금속 패턴(240)은 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 몰리브덴(Mo)이 연속적으로 적층된 Mo/Al/Mo 삼층막 구조로 형성된다. 이와 달리, 제2 금속 패턴(240)은 알루미늄(Al), 몰리브덴(Mo), 네오디뮴(Nd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 제2 금속 패턴(240)은 상기 단일 금속 및 합금이 복수의 층으로 형성된 구조를 가질 수 있다.
한편, 박막 트랜지스터(TFT)의 형성을 위하여 소오스 전극(244)과 드레인 전극(246) 사이에 해당하는 채널 영역의 오믹 콘택층(274)은 제거된다.
다음, 도 7 및 도 8을 참조하면, 제2 금속 패턴(240)이 형성된 제1 기판(210) 상에 보호막(250)을 형성한다. 예를 들어, 보호막(250)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성되며, 약 1500Å ~ 약 2000Å의 두께로 형성된다.
다음, 사진 식각 공정을 통해 보호막(250) 및 절연막(230)을 패터닝하여, 드레인 전극(233)의 일부 영역을 노출시키는 제1 콘택 홀(CNT1), 데이터 라인(222)과 소오스 전극(244)이 만나는 영역을 노출시키는 제2 콘택 홀(CNT2) 및 게이트 라인(242)과 게이트 전극(224)이 만나는 영역을 노출시키는 제3 콘택 홀(CNT3)을 형성한다.
다음, 도 1 및 도 9를 참조하면, 제1, 제2 및 제3 콘택 홀(CNT1, CNT2, CNT3)들이 형성된 보호막(250) 상에 화소 전극(260), 제1 연결 전극(262) 및 제2 연결 전극(264)을 형성한다. 화소 전극(260), 제1 연결 전극(262) 및 제2 연결 전 극(264)은 서로 전기적으로 분리되어 있다.
화소 전극(260)은 보호막(250)에 형성된 제1 콘택 홀(CNT1)을 통해 드레인 전극(246)과 전기적으로 연결된다. 화소 전극(260)은 스토리지 배선(248)의 제1 부분(248a)과 전체적으로 중첩되고, 제2 부분(248b)과 부분적으로 중첩되어 스토리지 커패시터(Cst)를 형성한다. 제1 연결 전극(262)은 절연막(230) 및 보호막(250)에 형성된 제2 콘택 홀(CNT2)을 통해 데이터 라인(222)과 소오스 전극(244)을 전기적으로 연결한다. 제2 연결 전극(264)은 절연막(230) 및 보호막(250)에 형성된 제3 콘택 홀(CNT3)을 통해 게이트 라인(222)과 게이트 전극(224)을 전기적으로 연결한다.
화소 전극(260), 제1 연결 전극(262) 및 제2 연결 전극(264)은 예를 들어, 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 형성된다. 이와 달리, 제1 연결 전극(262) 및 제2 연결 전극(264)은 화소 전극(260)과 다른 도전성 물질로 형성될 수 있다.
이와 같은 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 따르면, 스토리지 배선을 데이터 배선과 화소 전극 사이에 형성함으로써, 데이터 라인과 화소 전극간에 발생되는 기생 정전용량을 완전히 제거하여 세로줄 얼룩 등의 불량을 방지할 수 있다.
또한, 스토리지 배선을 통해 데이터 라인과 화소 전극간의 기생 정전용량을 차단함으로써, 화소 전극들간의 간격을 감소시키고 스토리지 배선의 폭을 감소시켜 개구율을 더욱 증가시킬 수 있다.
또한, 스토리지 배선의 폭을 감소시키고 스토리지 배선의 하부층을 Al보다 반사율이 낮은 Mo으로 형성함으로써, 커튼 모아레(curtain moire) 등의 불량을 억제할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (29)
- 기판 상에 형성되며, 화소 전압이 인가되는 데이터 라인을 포함하는 제1 금속 패턴;상기 제1 금속 패턴이 형성된 상기 기판 상에 형성된 절연막;상기 절연막 상에 형성된 액티브 패턴;상기 절연막 상에 형성되며, 상기 데이터 라인과 교차하고 스캔 신호가 인가되는 게이트 라인 및 스토리지 배선을 포함하는 제2 금속 패턴;상기 제2 금속 패턴이 형성된 상기 기판 상에 형성된 보호막; 및상기 보호막 상에 형성된 화소 전극을 포함하는 표시 기판.
- 제1항에 있어서, 상기 제1 금속 패턴은상기 데이터 라인과 분리된 게이트 전극을 더 포함하는 것을 특징으로 하는 표시 기판.
- 제2항에 있어서, 상기 제2 금속 패턴은상기 게이트 전극과 적어도 일부가 중첩되는 소오스 전극; 및적어도 일부가 상기 게이트 전극과 중첩되며, 상기 화소 전극과 전기적으로 연결된 드레인 전극을 더 포함하는 것을 특징으로 하는 표시 기판.
- 제3항에 있어서,상기 액티브 패턴의 적어도 일부는 상기 소오스 전극 및 상기 드레인 전극과 상기 절연막 사이에 형성된 것을 특징으로 하는 표시 기판.
- 제3항에 있어서,상기 데이터 라인과 상기 소오스 전극을 전기적으로 연결하는 제1 연결 전극; 및상기 게이트 라인과 상기 게이트 전극을 전기적으로 연결하는 제2 연결 전극을 더 포함하는 것을 특징으로 하는 표시 기판.
- 제5항에 있어서, 상기 제1 연결 전극 및 상기 제2 연결 전극은 투명 도전층으로 형성된 것을 특징으로 하는 표시 기판.
- 제1항에 있어서, 상기 스토리지 배선은상기 게이트 라인과 평행하게 연장되는 제1 부분; 및상기 제1 부분으로부터 연장되어 상기 데이터 라인과 중첩되는 제2 부분을 포함하는 것을 특징으로 하는 표시 기판.
- 제7항에 있어서, 상기 제2 부분의 폭은 하부에 배치된 상기 데이터 라인의 폭보다 큰 것을 특징으로 하는 표시 기판.
- 제7항에 있어서, 상기 제1 부분 및 상기 제2 부분의 일부는 상기 화소 전극과 중첩되는 것을 특징으로 하는 표시 기판.
- 제9항에 있어서, 상기 제2 부분과 상기 화소 전극이 중첩되는 거리는 2um ~ 5um인 것을 특징으로 하는 표시 기판.
- 제7항에 있어서, 상기 스토리지 배선은 상기 게이트 라인과 전기적으로 분리되어있는 것을 특징으로 하는 표시 기판.
- 기판 상에, 화소 전압이 인가되는 데이터 라인을 포함하는 제1 금속 패턴을 형성하는 단계;상기 제1 금속 패턴이 형성된 상기 기판 상에 절연막을 형성하는 단계;상기 절연막 상에 액티브 패턴을 형성하는 단계;상기 절연막 상에, 상기 데이터 라인과 교차하고 스캔 신호가 인가되는 게이트 라인 및 스토리지 배선을 포함하는 제2 금속 패턴을 형성하는 단계;상기 제2 금속 패턴이 형성된 상기 기판 상에 보호막을 형성하는 단계; 및상기 보호막 상에 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
- 제12항에 있어서, 상기 제1 금속 패턴을 형성하는 단계는상기 데이터 라인과 분리된 게이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제13항에 있어서, 상기 제2 금속 패턴을 형성하는 단계는상기 게이트 전극과 적어도 일부가 중첩되는 소오스 전극 및 적어도 일부가 상기 게이트 전극과 중첩되며 상기 화소 전극과 전기적으로 연결되는 드레인 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제14항에 있어서, 상기 화소 전극을 형성하는 단계는상기 데이터 라인과 상기 소오스 전극을 전기적으로 연결하는 제1 연결 전극 및 상기 게이트 라인과 상기 게이트 전극을 전기적으로 연결하는 제2 연결 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제15항에 있어서,상기 액티브 패턴의 적어도 일부는 상기 소오스 전극 및 상기 드레인 전극과 상기 절연막 사이에 형성된 것을 특징으로 하는 표시 기판의 제조 방법.
- 제15항에 있어서,상기 보호막에 상기 드레인 전극과 상기 화소 전극을 연결하기 위한 제1 콘 택 홀을 형성하는 단계; 및상기 보호막 및 상기 절연막에 상기 데이터 라인과 상기 소오스 전극을 연결하기 위한 제2 콘택 홀 및 상기 게이트 라인과 상기 게이트 전극을 연결하기 위한 제3 콘택 홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제12항에 있어서, 상기 스토리지 배선은상기 게이트 라인과 평행하게 연장되는 제1 부분; 및상기 제1 부분으로부터 연장되어 상기 데이터 라인과 중첩되는 제2 부분을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제18항에 있어서, 상기 제2 부분의 폭은 하부에 배치된 상기 데이터 라인의 폭보다 크게 형성된 것을 특징으로 하는 표시 기판의 제조 방법.
- 표시 기판;상기 표시 기판과 대향하는 대향 기판;상기 표시 기판과 상기 대향 기판 사이에 배치되는 액정층을 포함하며,상기 표시 기판은,기판 상에 형성되며, 화소 전압이 인가되는 데이터 라인을 포함하는 제1 금속 패턴;상기 제1 금속 패턴이 형성된 상기 기판 상에 형성된 절연막;상기 절연막 상에 형성된 액티브 패턴;상기 절연막 상에 형성되며, 상기 데이터 라인과 교차하고 스캔 신호가 인가되는 게이트 라인 및 스토리지 배선을 포함하는 제2 금속 패턴;상기 제2 금속 패턴이 형성된 상기 기판 상에 형성된 보호막; 및상기 보호막 상에 형성된 화소 전극을 포함하는 것을 특징으로 하는 표시 장치.
- 제20항에 있어서,상기 제1 금속 패턴은 상기 데이터 라인과 분리된 게이트 전극을 더 포함하며,상기 제2 금속 패턴은 상기 게이트 전극과 적어도 일부가 중첩되는 소오스 전극 및 적어도 일부가 상기 게이트 전극과 중첩되며 상기 화소 전극과 전기적으로 연결된 드레인 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
- 제21항에 있어서, 상기 표시 기판은상기 데이터 라인과 상기 소오스 전극을 전기적으로 연결하는 제1 연결 전극; 및상기 게이트 라인과 상기 게이트 전극을 전기적으로 연결하는 제2 연결 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
- 제20항에 있어서, 상기 스토리지 배선은상기 게이트 라인과 평행하게 연장되는 제1 부분; 및상기 제1 부분으로부터 연장되어 상기 데이터 라인과 중첩되는 제2 부분을 포함하는 것을 특징으로 하는 표시 장치.
- 제23항에 있어서, 상기 제2 부분의 폭은 하부에 배치된 상기 데이터 라인의 폭보다 큰 것을 특징으로 하는 표시 장치.
- 제23항에 있어서, 상기 제1 부분 및 상기 제2 부분의 일부는 상기 화소 전극과 중첩되는 것을 특징으로 하는 표시 장치.
- 제25항에 있어서, 상기 제2 부분과 상기 화소 전극이 중첩되는 거리는 2um ~ 5um인 것을 특징으로 하는 표시 장치.
- 제23항에 있어서, 상기 대향 기판은각 화소의 가장자리에 형성된 블랙 매트릭스; 및상기 표시 기판의 대향면에 형성된 공통 전극을 포함하는 것을 특징으로 하는 표시 장치.
- 제27항에 있어서, 상기 데이터 라인의 상부에 배치된 상기 블랙 매트릭스의 폭은 상기 제2 부분의 폭보다 작은 것을 특징으로 하는 표시 장치.
- 제28항에 있어서, 상기 데이터 라인의 상부에 배치된 상기 블랙 매트릭스의 폭은 상기 제2 부분의 폭보다 4um ~ 5um 작은 것을 특징으로 하는 표시 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070060254A KR101402047B1 (ko) | 2007-06-20 | 2007-06-20 | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 |
| US12/033,986 US7916260B2 (en) | 2007-06-20 | 2008-02-20 | Display substrate, method for manufacturing the same and display apparatus having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070060254A KR101402047B1 (ko) | 2007-06-20 | 2007-06-20 | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080111826A KR20080111826A (ko) | 2008-12-24 |
| KR101402047B1 true KR101402047B1 (ko) | 2014-06-02 |
Family
ID=40136091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070060254A KR101402047B1 (ko) | 2007-06-20 | 2007-06-20 | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7916260B2 (ko) |
| KR (1) | KR101402047B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101427582B1 (ko) * | 2007-12-12 | 2014-08-08 | 삼성디스플레이 주식회사 | 표시판 및 이를 포함하는 액정 표시 장치 |
| US20120147307A1 (en) * | 2010-11-26 | 2012-06-14 | Shenzhen China Star Optoelectronics Technology Co. Ltd | Tft and lcd panel and method for manufacturing the same |
| KR102440013B1 (ko) * | 2017-12-11 | 2022-09-02 | 엘지디스플레이 주식회사 | 표시장치 |
| CN110620154A (zh) * | 2019-08-22 | 2019-12-27 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990049035A (ko) * | 1997-12-11 | 1999-07-05 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JPH11284157A (ja) * | 1998-03-31 | 1999-10-15 | Advanced Display Inc | Ｔｆｔアレイ基板及びこれを用いた液晶表示装置 |
| KR20010060519A (ko) * | 1999-12-27 | 2001-07-07 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
| JP2006017897A (ja) | 2004-06-30 | 2006-01-19 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100312753B1 (ko) * | 1998-10-13 | 2002-04-06 | 윤종용 | 광시야각액정표시장치 |
| CN1195243C (zh) * | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
| KR100767354B1 (ko) | 2000-09-04 | 2007-10-16 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| KR20050026667A (ko) | 2003-09-09 | 2005-03-15 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치 및 그 제조방법 |
-
2007
- 2007-06-20 KR KR1020070060254A patent/KR101402047B1/ko active IP Right Grant
-
2008
- 2008-02-20 US US12/033,986 patent/US7916260B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990049035A (ko) * | 1997-12-11 | 1999-07-05 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JPH11284157A (ja) * | 1998-03-31 | 1999-10-15 | Advanced Display Inc | Ｔｆｔアレイ基板及びこれを用いた液晶表示装置 |
| KR20010060519A (ko) * | 1999-12-27 | 2001-07-07 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
| JP2006017897A (ja) | 2004-06-30 | 2006-01-19 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080316384A1 (en) | 2008-12-25 |
| KR20080111826A (ko) | 2008-12-24 |
| US7916260B2 (en) | 2011-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788356B2 (en) | Thin film transistor substrate for a liquid crystal display and a method for repairing the substrate | |
| KR101520423B1 (ko) | 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR101320494B1 (ko) | 수평전계방식 액정표시장치 및 그 제조방법 | |
| US8274616B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| KR101848827B1 (ko) | 액정표시장치 | |
| US20130309819A1 (en) | Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof | |
| KR101374078B1 (ko) | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 | |
| KR20170052801A (ko) | 표시 장치 및 그 제조 방법 | |
| KR20090077117A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR101553940B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101402047B1 (ko) | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 | |
| KR20130030975A (ko) | 액정표시장치 | |
| KR101758834B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101046923B1 (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
| KR101423909B1 (ko) | 표시 기판 및 이를 구비하는 액정 표시 장치 | |
| KR101889440B1 (ko) | 박막 트랜지스터 액정표시장치 및 이의 제조방법 | |
| KR101799032B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
| JP2009151285A (ja) | 液晶表示装置及びその製造方法 | |
| KR20120015162A (ko) | 액정표시장치 및 그 제조방법 | |
| JP2001092378A (ja) | アクティブマトリクス基板 | |
| KR20140090857A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101785914B1 (ko) | 횡전계형 액정표시장치 | |
| KR100959366B1 (ko) | 씨오티 구조 액정표시장치용 기판 및 그 제조방법 | |
| KR20090022472A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20090073772A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 6 |