JPH11284157A - Ｔｆｔアレイ基板及びこれを用いた液晶表示装置 - Google Patents
Ｔｆｔアレイ基板及びこれを用いた液晶表示装置Info
- Publication number
- JPH11284157A JPH11284157A JP8542498A JP8542498A JPH11284157A JP H11284157 A JPH11284157 A JP H11284157A JP 8542498 A JP8542498 A JP 8542498A JP 8542498 A JP8542498 A JP 8542498A JP H11284157 A JPH11284157 A JP H11284157A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate
- electrode
- pixel electrode
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 トランジスタ特性の低下や入射光の減衰によ
る表示品位の低下を起こすことなく、データ配線及びゲ
ート配線と画素電極間の寄生容量を低減する。 【解決手段】 透明絶縁性基板１上に、ゲート配線２
ａ、ゲート電極２ｂ及びゲート絶縁膜３、半導体層４を
形成する。さらに、データ配線６ａ、ソース電極６ｂ及
びドレイン電極７を形成後、ＣＶＤ法等により低誘電率
の絶縁膜５を形成し、薄膜トランジスタとその周辺部
と、パターン間で電気的導通をとる領域の上記絶縁膜を
除去する。次に、ＩＴＯ等の透明導電膜により画素電極
８を形成する。本構造によれば、低誘電率の絶縁膜５の
容量成分の寄与により、データ配線６ａ及びゲート配線
２ａと画素電極８間の寄生容量を低減でき、さらに、低
誘電率の絶縁膜５はゲート絶縁膜としての機能はもたな
いので、ゲート絶縁膜３の厚膜化によるトランジスタ特
性の低下は生じない。
る表示品位の低下を起こすことなく、データ配線及びゲ
ート配線と画素電極間の寄生容量を低減する。 【解決手段】 透明絶縁性基板１上に、ゲート配線２
ａ、ゲート電極２ｂ及びゲート絶縁膜３、半導体層４を
形成する。さらに、データ配線６ａ、ソース電極６ｂ及
びドレイン電極７を形成後、ＣＶＤ法等により低誘電率
の絶縁膜５を形成し、薄膜トランジスタとその周辺部
と、パターン間で電気的導通をとる領域の上記絶縁膜を
除去する。次に、ＩＴＯ等の透明導電膜により画素電極
８を形成する。本構造によれば、低誘電率の絶縁膜５の
容量成分の寄与により、データ配線６ａ及びゲート配線
２ａと画素電極８間の寄生容量を低減でき、さらに、低
誘電率の絶縁膜５はゲート絶縁膜としての機能はもたな
いので、ゲート絶縁膜３の厚膜化によるトランジスタ特
性の低下は生じない。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング素子
として薄膜トランジスタを搭載したＴＦＴアレイ基板お
よびこれを用いた液晶表示装置に関するものである。
として薄膜トランジスタを搭載したＴＦＴアレイ基板お
よびこれを用いた液晶表示装置に関するものである。
【０００２】
【従来の技術】液晶表示装置は、通常、対向する２枚の
基板の間に液晶等の表示材料が挟持されると共に、この
表示材料に選択的に電圧が印加されるように構成されて
いる。これらの基板の少なくとも一方を構成するＴＦＴ
アレイ基板は、画素電極、薄膜トランジスタ（ＴＦＴ）
等のスイッチング素子を備え、このスイッチング素子に
信号を与えるためのデータ配線、ゲート配線がマトリク
ス状に形成されている。ＴＦＴアレイ基板に形成される
データ配線及びゲート配線と画素電極の間には寄生容量
が存在し、この寄生容量が大きくなると、画素電極の電
位がデータ配線の電位変動の影響を受け、所定の電位と
ならないことに起因する表示不良を引き起こす。
基板の間に液晶等の表示材料が挟持されると共に、この
表示材料に選択的に電圧が印加されるように構成されて
いる。これらの基板の少なくとも一方を構成するＴＦＴ
アレイ基板は、画素電極、薄膜トランジスタ（ＴＦＴ）
等のスイッチング素子を備え、このスイッチング素子に
信号を与えるためのデータ配線、ゲート配線がマトリク
ス状に形成されている。ＴＦＴアレイ基板に形成される
データ配線及びゲート配線と画素電極の間には寄生容量
が存在し、この寄生容量が大きくなると、画素電極の電
位がデータ配線の電位変動の影響を受け、所定の電位と
ならないことに起因する表示不良を引き起こす。
【０００３】従来の一般的な液晶表示装置におけるデー
タ配線と画素電極間の寄生容量成分について図５を用い
て説明する。図において、１は例えばガラス基板等の透
明絶縁性基板、３はゲート絶縁膜、６ａはデータ配線、
８は画素電極、１０は表示材料である液晶、１１は対向
電極を示している。データ配線６ａと画素電極８間の寄
生容量は、データ配線６ａから透明絶縁性基板１方向に
存在する容量（Ｃhigh）と、液晶１０方向に広がる容量
（Ｃlc）の和が大部分を占める。ただし、５μｍ程度の
厚みである液晶１０を介して存在する対向電極１１が電
界の分布を抑えるため、液晶１０方向の容量（Ｃcl）は
大きな容量とはならない。しかし、ＴＦＴアレイ基板側
の透明絶縁性基板１方向の容量（Ｃhigh）は、上記基板
の影響を受け容量値が大きくなる。これは、透明絶縁性
基板１の厚みが０．５〜１ｍｍと厚く、且つその誘電率
が６〜７程度とＳｉＮと同程度に大きいことに加え、対
向電極基板側のように電界分布を収束させる電極が存在
しないためである。しがたって、寄生容量を低減させる
ためには、透明絶縁性基板１方向の容量を低くすること
が必要である。また、ゲート配線と画素電極８間にも同
様に寄生容量が存在している。
タ配線と画素電極間の寄生容量成分について図５を用い
て説明する。図において、１は例えばガラス基板等の透
明絶縁性基板、３はゲート絶縁膜、６ａはデータ配線、
８は画素電極、１０は表示材料である液晶、１１は対向
電極を示している。データ配線６ａと画素電極８間の寄
生容量は、データ配線６ａから透明絶縁性基板１方向に
存在する容量（Ｃhigh）と、液晶１０方向に広がる容量
（Ｃlc）の和が大部分を占める。ただし、５μｍ程度の
厚みである液晶１０を介して存在する対向電極１１が電
界の分布を抑えるため、液晶１０方向の容量（Ｃcl）は
大きな容量とはならない。しかし、ＴＦＴアレイ基板側
の透明絶縁性基板１方向の容量（Ｃhigh）は、上記基板
の影響を受け容量値が大きくなる。これは、透明絶縁性
基板１の厚みが０．５〜１ｍｍと厚く、且つその誘電率
が６〜７程度とＳｉＮと同程度に大きいことに加え、対
向電極基板側のように電界分布を収束させる電極が存在
しないためである。しがたって、寄生容量を低減させる
ためには、透明絶縁性基板１方向の容量を低くすること
が必要である。また、ゲート配線と画素電極８間にも同
様に寄生容量が存在している。
【０００４】このような寄生容量が軽減される構成とし
て、特開昭５９−９４４６１号公報に示された薄膜トラ
ンジスタを用いたＴＦＴアレイ基板の画素の平面図及び
断面図を図６に示す。図において、２ａはゲート配線、
２ｂはゲート電極、３はゲート絶縁膜、４はゲート電極
２ｂ上に低誘電率の絶縁膜５５とゲート絶縁膜３を介し
て設けられた半導体層で、チャネルとなる真性半導体層
とコンタクト層となる不純物を含む半導体層よりなる。
また、６ｂ及び７は、半導体層４に接続され、薄膜トラ
ンジスタを構成するソース電極及びドレイン電極、６ａ
はゲート配線２ａと交差するデータ配線、８は薄膜トラ
ンジスタに接続された透明導電膜よりなる画素電極、９
はパッシベーション膜である。この従来例は、ゲート絶
縁膜を誘電率の高い膜と低い膜の多層構造にすることに
より、スイッチング素子が安定して動作するようにした
ものである。この構造によれば、図７に示すように、デ
ータ配線６ａと画素電極８間の寄生容量（Ｃtotal ）は
誘電率の高い部分の容量（Ｃhigh）と誘電率の低い部分
の容量（Ｃlow ）に対し、１／Ｃtotal ＝１／Ｃlow ＋
３／Ｃhigh＋１／Ｃlow により決まるため、Ｃlow の寄
与が大きくなり寄生容量は軽減する。
て、特開昭５９−９４４６１号公報に示された薄膜トラ
ンジスタを用いたＴＦＴアレイ基板の画素の平面図及び
断面図を図６に示す。図において、２ａはゲート配線、
２ｂはゲート電極、３はゲート絶縁膜、４はゲート電極
２ｂ上に低誘電率の絶縁膜５５とゲート絶縁膜３を介し
て設けられた半導体層で、チャネルとなる真性半導体層
とコンタクト層となる不純物を含む半導体層よりなる。
また、６ｂ及び７は、半導体層４に接続され、薄膜トラ
ンジスタを構成するソース電極及びドレイン電極、６ａ
はゲート配線２ａと交差するデータ配線、８は薄膜トラ
ンジスタに接続された透明導電膜よりなる画素電極、９
はパッシベーション膜である。この従来例は、ゲート絶
縁膜を誘電率の高い膜と低い膜の多層構造にすることに
より、スイッチング素子が安定して動作するようにした
ものである。この構造によれば、図７に示すように、デ
ータ配線６ａと画素電極８間の寄生容量（Ｃtotal ）は
誘電率の高い部分の容量（Ｃhigh）と誘電率の低い部分
の容量（Ｃlow ）に対し、１／Ｃtotal ＝１／Ｃlow ＋
３／Ｃhigh＋１／Ｃlow により決まるため、Ｃlow の寄
与が大きくなり寄生容量は軽減する。
【０００５】
【発明が解決しようとする課題】以上のように、従来の
液晶表示装置では、データ配線６ａ及びゲート配線２ａ
と画素電極８間の寄生容量を軽減する手段の一つとし
て、ゲート絶縁膜を多層化し、そのうちの数層を誘電率
の低い膜にする方法が用いられていた。しかし、ゲート
絶縁膜に低誘電率の膜を使用することは、ゲート電位に
より誘起されるチャネル内の電荷量を減らし、スイッチ
ング素子としての性能を低下させることにつながる。特
に、寄生容量を低減するためには低誘電率の絶縁膜を３
００μｍ程度以上の厚膜にする必要があることから、ト
ランジスタ特性の低下が顕著になるという問題があっ
た。また、誘電率の異なるゲート絶縁膜を形成する場合
には、その成膜工程中に、それぞれの膜界面に不純物及
び不純物イオンが混入するおそれがある。これらの不純
物は、短絡欠陥等の発生による歩留まり低下の原因とな
るばかりでなく、トランジスタ特性のシフト不良の原因
にもなる等、安定した素子特性を得る上でも障害とな
る。また、複数の絶縁膜の屈折率の違いにより、画素電
極への入射光の減衰や、透過光のスペクトル変化による
色特性の変化等が生じ、液晶表示装置の表示品位の低下
を引き起こすという問題もあった。
液晶表示装置では、データ配線６ａ及びゲート配線２ａ
と画素電極８間の寄生容量を軽減する手段の一つとし
て、ゲート絶縁膜を多層化し、そのうちの数層を誘電率
の低い膜にする方法が用いられていた。しかし、ゲート
絶縁膜に低誘電率の膜を使用することは、ゲート電位に
より誘起されるチャネル内の電荷量を減らし、スイッチ
ング素子としての性能を低下させることにつながる。特
に、寄生容量を低減するためには低誘電率の絶縁膜を３
００μｍ程度以上の厚膜にする必要があることから、ト
ランジスタ特性の低下が顕著になるという問題があっ
た。また、誘電率の異なるゲート絶縁膜を形成する場合
には、その成膜工程中に、それぞれの膜界面に不純物及
び不純物イオンが混入するおそれがある。これらの不純
物は、短絡欠陥等の発生による歩留まり低下の原因とな
るばかりでなく、トランジスタ特性のシフト不良の原因
にもなる等、安定した素子特性を得る上でも障害とな
る。また、複数の絶縁膜の屈折率の違いにより、画素電
極への入射光の減衰や、透過光のスペクトル変化による
色特性の変化等が生じ、液晶表示装置の表示品位の低下
を引き起こすという問題もあった。
【０００６】本発明は、上記のような問題点を解消する
ためになされたもので、液晶表示装置に用いられるＴＦ
Ｔアレイ基板において、トランジスタ特性の低下や入射
光の減衰等による表示品位の低下を引き起こすことな
く、データ配線及びゲート配線と画素電極間の寄生容量
を低減することを目的とする。
ためになされたもので、液晶表示装置に用いられるＴＦ
Ｔアレイ基板において、トランジスタ特性の低下や入射
光の減衰等による表示品位の低下を引き起こすことな
く、データ配線及びゲート配線と画素電極間の寄生容量
を低減することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係わるＴＦＴア
レイ基板は、透明絶縁性基板上に形成された複数本のゲ
ート配線と、このゲート配線と交差する複数本のデータ
配線と、ゲート配線とデータ配線の各交点に設けられ、
ゲート配線から枝状に延びたゲート電極上にゲート絶縁
膜を介して設けられた半導体層と、この半導体層に接続
されたソース電極及びドレイン電極よりなる薄膜トラン
ジスタと、この薄膜トランジスタに接続された透明導電
膜よりなる画素電極と、データ配線及び画素電極のいず
れか一方または両方よりも下層に位置し、且つ薄膜トラ
ンジスタとその周辺部を除く領域に設けられた低誘電率
の絶縁膜を備えたものである。さらに、低誘電率の絶縁
膜は、データ配線−画素電極間とその近傍及びゲート配
線−画素電極間とその近傍のいずれか一方または両方に
設けらているものである。
レイ基板は、透明絶縁性基板上に形成された複数本のゲ
ート配線と、このゲート配線と交差する複数本のデータ
配線と、ゲート配線とデータ配線の各交点に設けられ、
ゲート配線から枝状に延びたゲート電極上にゲート絶縁
膜を介して設けられた半導体層と、この半導体層に接続
されたソース電極及びドレイン電極よりなる薄膜トラン
ジスタと、この薄膜トランジスタに接続された透明導電
膜よりなる画素電極と、データ配線及び画素電極のいず
れか一方または両方よりも下層に位置し、且つ薄膜トラ
ンジスタとその周辺部を除く領域に設けられた低誘電率
の絶縁膜を備えたものである。さらに、低誘電率の絶縁
膜は、データ配線−画素電極間とその近傍及びゲート配
線−画素電極間とその近傍のいずれか一方または両方に
設けらているものである。
【０００８】また、透明絶縁性基板上に形成された低誘
電率の絶縁膜と、この絶縁膜上に形成された複数本のゲ
ート配線と、このゲート配線と交差する複数本のデータ
配線と、ゲート配線とデータ配線の各交点に設けられ、
ゲート配線から枝状に延びたゲート電極上にゲート絶縁
膜を介して設けられた半導体層と、この半導体層に接続
されたソース電極及びドレイン電極よりなる薄膜トラン
ジスタと、この薄膜トランジスタに接続された透明導電
膜よりなる画素電極を備えたものである。また、低誘電
率の絶縁膜として、透明性の有機絶縁膜を用いたもので
ある。また、低誘電率の絶縁膜として、非透明性の有機
絶縁膜を用いたものである。さらに、本発明に係わる液
晶表示装置は、上記のいずれかに記載のＴＦＴアレイ基
板と、透明電極およびカラーフィルタ等を有する対向電
極基板の間に液晶が配置されているものである。
電率の絶縁膜と、この絶縁膜上に形成された複数本のゲ
ート配線と、このゲート配線と交差する複数本のデータ
配線と、ゲート配線とデータ配線の各交点に設けられ、
ゲート配線から枝状に延びたゲート電極上にゲート絶縁
膜を介して設けられた半導体層と、この半導体層に接続
されたソース電極及びドレイン電極よりなる薄膜トラン
ジスタと、この薄膜トランジスタに接続された透明導電
膜よりなる画素電極を備えたものである。また、低誘電
率の絶縁膜として、透明性の有機絶縁膜を用いたもので
ある。また、低誘電率の絶縁膜として、非透明性の有機
絶縁膜を用いたものである。さらに、本発明に係わる液
晶表示装置は、上記のいずれかに記載のＴＦＴアレイ基
板と、透明電極およびカラーフィルタ等を有する対向電
極基板の間に液晶が配置されているものである。
【０００９】
【発明の実施の形態】実施の形態１．以下に、本発明の
実施の形態を図について説明する。図１（ａ）は、本発
明の実施の形態１であるＴＦＴアレイ基板の画素の概要
を示す平面図、図１（ｂ）は平面図中Ａ−Ａで示した部
分の断面図である。図において、１は例えばガラス基板
等の透明絶縁性基板、２ａは透明絶縁性基板１上に複数
本形成されたゲート配線、２ｂはゲート配線２ａから枝
状に延びたゲート電極、４はゲート電極２ｂ上にゲート
絶縁膜３を介して設けられた半導体層であり、チャネル
となる真性半導体層とコンタクト層となる不純物を含む
半導体層よりなり、この半導体層４にソース電極６ｂと
ドレイン電極７が接続され、薄膜トランジスタが構成さ
れている。また、５は後述の画素電極よりも下層に位置
し、且つ薄膜トランジスタとその周辺部を除く領域に設
けられた低誘電率の絶縁膜、６ａはゲート配線２ａと交
差するデータ配線であり、薄膜トランジスタは、ゲート
配線２ａとデータ配線６ａの各交点に設けられている。
また、８は薄膜トランジスタに接続された透明導電膜よ
りなる画素電極、９はパッシベーション膜である。な
お、本実施の形態による液晶表示装置は、図１に示した
ＴＦＴアレイ基板と、透明電極およびカラーフィルタ等
を有する対向電極基板（図示せず）の間に液晶（図示せ
ず）が配置されているものである。
実施の形態を図について説明する。図１（ａ）は、本発
明の実施の形態１であるＴＦＴアレイ基板の画素の概要
を示す平面図、図１（ｂ）は平面図中Ａ−Ａで示した部
分の断面図である。図において、１は例えばガラス基板
等の透明絶縁性基板、２ａは透明絶縁性基板１上に複数
本形成されたゲート配線、２ｂはゲート配線２ａから枝
状に延びたゲート電極、４はゲート電極２ｂ上にゲート
絶縁膜３を介して設けられた半導体層であり、チャネル
となる真性半導体層とコンタクト層となる不純物を含む
半導体層よりなり、この半導体層４にソース電極６ｂと
ドレイン電極７が接続され、薄膜トランジスタが構成さ
れている。また、５は後述の画素電極よりも下層に位置
し、且つ薄膜トランジスタとその周辺部を除く領域に設
けられた低誘電率の絶縁膜、６ａはゲート配線２ａと交
差するデータ配線であり、薄膜トランジスタは、ゲート
配線２ａとデータ配線６ａの各交点に設けられている。
また、８は薄膜トランジスタに接続された透明導電膜よ
りなる画素電極、９はパッシベーション膜である。な
お、本実施の形態による液晶表示装置は、図１に示した
ＴＦＴアレイ基板と、透明電極およびカラーフィルタ等
を有する対向電極基板（図示せず）の間に液晶（図示せ
ず）が配置されているものである。
【００１０】次に、本実施の形態によるＴＦＴアレイ基
板の製造方法について説明する。まず、透明絶縁性基板
１上に、スパッタ法あるいは蒸着法によりＣｒやＡｌ等
の金属膜を形成後、写真製版によるパターニングを行
い、ゲート配線２ａ及びゲート電極２ｂを形成する。次
に、ＣＶＤ法によりＳｉＮ等のゲート絶縁膜３を形成
し、続いてノンドープアモルファスシリコン及びリンド
ープアモルファスシリコンを形成した後、写真製版によ
りパターニングを行うことで半導体層４を形成する。そ
の後、スパッタ法あるいは蒸着法により、ＣｒやＡｌ等
の金属膜を形成し、写真製版によるパターニングを行
い、データ配線６ａ、ソース電極６ｂ及びドレイン電極
７を形成する。次に、ＣＶＤ法等により、低誘電率の絶
縁膜５として例えばＳｉＯX 等を形成後、写真製版によ
るパターニングを行い、ソース電極６ｂ及びドレイン電
極７と後に形成する画素電極８間のようにパターン間で
電気的導通をとる領域や、薄膜トランジスタとその周辺
部については絶縁膜５を除去する。さらに、ＩＴＯ等の
透明導電膜を形成後、パターニングにより画素電極８を
形成する。最後に、ＣＶＤ法によりＳｉＮもしくはＳｉ
ＯX 等のパッシベーション膜９を形成した後、パターニ
ングを行い、ＴＦＴアレイ基板が完成する。
板の製造方法について説明する。まず、透明絶縁性基板
１上に、スパッタ法あるいは蒸着法によりＣｒやＡｌ等
の金属膜を形成後、写真製版によるパターニングを行
い、ゲート配線２ａ及びゲート電極２ｂを形成する。次
に、ＣＶＤ法によりＳｉＮ等のゲート絶縁膜３を形成
し、続いてノンドープアモルファスシリコン及びリンド
ープアモルファスシリコンを形成した後、写真製版によ
りパターニングを行うことで半導体層４を形成する。そ
の後、スパッタ法あるいは蒸着法により、ＣｒやＡｌ等
の金属膜を形成し、写真製版によるパターニングを行
い、データ配線６ａ、ソース電極６ｂ及びドレイン電極
７を形成する。次に、ＣＶＤ法等により、低誘電率の絶
縁膜５として例えばＳｉＯX 等を形成後、写真製版によ
るパターニングを行い、ソース電極６ｂ及びドレイン電
極７と後に形成する画素電極８間のようにパターン間で
電気的導通をとる領域や、薄膜トランジスタとその周辺
部については絶縁膜５を除去する。さらに、ＩＴＯ等の
透明導電膜を形成後、パターニングにより画素電極８を
形成する。最後に、ＣＶＤ法によりＳｉＮもしくはＳｉ
ＯX 等のパッシベーション膜９を形成した後、パターニ
ングを行い、ＴＦＴアレイ基板が完成する。
【００１１】本実施の形態によれば、低誘電率の絶縁膜
５の容量成分による寄与のため、データ配線６ａ及びゲ
ート配線２ａと画素電極８間の寄生容量は低減される。
また、低誘電率の絶縁膜５は、ゲート絶縁膜としての機
能を持たないため、ゲート絶縁膜３の厚膜化によるトラ
ンジスタ特性の低下や、工程中の不純物混入による短絡
欠陥等の発生による歩留まり低下及びシフト不良等が生
じることなく、安定した素子特性を得ることができる。
５の容量成分による寄与のため、データ配線６ａ及びゲ
ート配線２ａと画素電極８間の寄生容量は低減される。
また、低誘電率の絶縁膜５は、ゲート絶縁膜としての機
能を持たないため、ゲート絶縁膜３の厚膜化によるトラ
ンジスタ特性の低下や、工程中の不純物混入による短絡
欠陥等の発生による歩留まり低下及びシフト不良等が生
じることなく、安定した素子特性を得ることができる。
【００１２】なお、本実施の形態では、低誘電率の絶縁
膜５を画素電極８よりも下層で且つデータ配線６ａより
も上層に設けたが、画素電極８がデータ配線６ａよりも
下層に配置された構造のＴＦＴアレイ基板においては、
低誘電率の絶縁膜５を画素電極８よりも上層で且つデー
タ配線６ａよりも下層に設ける場合もある。ただし、低
誘電率の絶縁膜５を設ける層は、特に限定するものでは
ない。
膜５を画素電極８よりも下層で且つデータ配線６ａより
も上層に設けたが、画素電極８がデータ配線６ａよりも
下層に配置された構造のＴＦＴアレイ基板においては、
低誘電率の絶縁膜５を画素電極８よりも上層で且つデー
タ配線６ａよりも下層に設ける場合もある。ただし、低
誘電率の絶縁膜５を設ける層は、特に限定するものでは
ない。
【００１３】実施の形態２．図２（ａ）は、本発明の実
施の形態２であるＴＦＴアレイ基板の画素の概要を示す
平面図、図２（ｂ）は平面図中Ａ−Ａで示した部分の断
面図、図２（ｃ）は、平面図中Ｂ−Ｂで示した部分の断
面図である。なお、図中、同一、相当部分には同一符号
を付し説明を省略する。本実施の形態では、低誘電率の
絶縁膜５を形成する工程を、半導体層４を形成する工程
の直後にすることにより、低誘電率の絶縁膜５を画素電
極８及びデータ配線６ａのいずれに対しても下方すなわ
ち透明絶縁性基板１に近い層に形成するものである。
施の形態２であるＴＦＴアレイ基板の画素の概要を示す
平面図、図２（ｂ）は平面図中Ａ−Ａで示した部分の断
面図、図２（ｃ）は、平面図中Ｂ−Ｂで示した部分の断
面図である。なお、図中、同一、相当部分には同一符号
を付し説明を省略する。本実施の形態では、低誘電率の
絶縁膜５を形成する工程を、半導体層４を形成する工程
の直後にすることにより、低誘電率の絶縁膜５を画素電
極８及びデータ配線６ａのいずれに対しても下方すなわ
ち透明絶縁性基板１に近い層に形成するものである。
【００１４】本実施の形態によるＴＦＴアレイ基板の製
造方法について説明する。まず、透明絶縁性基板１上
に、スパッタ法あるいは蒸着法によりＣｒやＡｌ等の金
属膜を形成後、写真製版によるパターニングを行い、ゲ
ート配線２ａ及びゲート電極２ｂを形成する。次に、Ｃ
ＶＤ法によりＳｉＮ等のゲート絶縁膜３を形成し、続い
てノンドープアモルファスシリコン及びリンドープアモ
ルファスシリコンを形成した後、写真製版によりパター
ニングを行い半導体層４を形成する。次に、ＣＶＤ法等
により、低誘電率の絶縁膜５として例えばＳｉＯX 等を
形成後、写真製版によるパターニングを行い、後に形成
するソース電極６ｂ及びドレイン電極７とリンドープア
モルファスシリコン間のようにパターン間で電気的導通
をとる領域については上記絶縁膜を除去する。その後、
スパッタ法あるいは蒸着法により、ＣｒやＡｌ等の金属
膜を形成し、写真製版によるパターニングを行い、デー
タ配線６ａ、ソース電極６ｂ及びドレイン電極７を形成
する。さらに、ＩＴＯ等の透明導電膜を形成後、パター
ニングにより画素電極８を形成する。最後に、ＣＶＤ法
によりＳｉＮもしくはＳｉＯX 等のパッシベーション膜
９を形成した後、パターニングを行い、ＴＦＴアレイ基
板が完成する。
造方法について説明する。まず、透明絶縁性基板１上
に、スパッタ法あるいは蒸着法によりＣｒやＡｌ等の金
属膜を形成後、写真製版によるパターニングを行い、ゲ
ート配線２ａ及びゲート電極２ｂを形成する。次に、Ｃ
ＶＤ法によりＳｉＮ等のゲート絶縁膜３を形成し、続い
てノンドープアモルファスシリコン及びリンドープアモ
ルファスシリコンを形成した後、写真製版によりパター
ニングを行い半導体層４を形成する。次に、ＣＶＤ法等
により、低誘電率の絶縁膜５として例えばＳｉＯX 等を
形成後、写真製版によるパターニングを行い、後に形成
するソース電極６ｂ及びドレイン電極７とリンドープア
モルファスシリコン間のようにパターン間で電気的導通
をとる領域については上記絶縁膜を除去する。その後、
スパッタ法あるいは蒸着法により、ＣｒやＡｌ等の金属
膜を形成し、写真製版によるパターニングを行い、デー
タ配線６ａ、ソース電極６ｂ及びドレイン電極７を形成
する。さらに、ＩＴＯ等の透明導電膜を形成後、パター
ニングにより画素電極８を形成する。最後に、ＣＶＤ法
によりＳｉＮもしくはＳｉＯX 等のパッシベーション膜
９を形成した後、パターニングを行い、ＴＦＴアレイ基
板が完成する。
【００１５】本実施の形態によれば、データ配線６ａ、
画素電極８のいずれからみても透明絶縁性基板１に近い
層に低誘電率の絶縁膜５を形成したので、データ配線６
ａと画素電極８間の寄生容量をさらに低減することが可
能となる。本実施の形態によるデータ配線６ａと画素電
極８間の寄生容量（Ｃtotal ）は、誘電率の高い部分の
容量（Ｃhigh）と誘電率の低い部分の容量（Ｃlow ）に
対し、１／Ｃtotal ＝１／Ｃlow ＋３／Ｃhigh＋１／Ｃ
low から求められる量となる。上記実施の形態１におけ
るＣtotal は、１／Ｃtotal ＝１／Ｃlow ＋３／Ｃhigh
で決まることから、本実施の形態ではＣtotal はさらに
小さい値となり、寄生容量を低減する効果が大きい。
画素電極８のいずれからみても透明絶縁性基板１に近い
層に低誘電率の絶縁膜５を形成したので、データ配線６
ａと画素電極８間の寄生容量をさらに低減することが可
能となる。本実施の形態によるデータ配線６ａと画素電
極８間の寄生容量（Ｃtotal ）は、誘電率の高い部分の
容量（Ｃhigh）と誘電率の低い部分の容量（Ｃlow ）に
対し、１／Ｃtotal ＝１／Ｃlow ＋３／Ｃhigh＋１／Ｃ
low から求められる量となる。上記実施の形態１におけ
るＣtotal は、１／Ｃtotal ＝１／Ｃlow ＋３／Ｃhigh
で決まることから、本実施の形態ではＣtotal はさらに
小さい値となり、寄生容量を低減する効果が大きい。
【００１６】実施の形態３．上記実施の形態１及び２で
は、低誘電率の絶縁膜５として、例えばＳｉＯX 等の無
機の絶縁膜を用いたが、本実施の形態では、データ配線
６ａ及びゲート配線２ａと画素電極８間の寄生容量をさ
らに減少させるため、透明性の有機絶縁膜を用いるもの
である。有機絶縁膜は、無機の絶縁膜に比べ誘電率が低
く、且つ厚膜化が容易であるため、誘電率４以下の誘電
膜を１μｍ以上の厚みで使用することができ、容量値を
低減させる効果が著しく向上する。
は、低誘電率の絶縁膜５として、例えばＳｉＯX 等の無
機の絶縁膜を用いたが、本実施の形態では、データ配線
６ａ及びゲート配線２ａと画素電極８間の寄生容量をさ
らに減少させるため、透明性の有機絶縁膜を用いるもの
である。有機絶縁膜は、無機の絶縁膜に比べ誘電率が低
く、且つ厚膜化が容易であるため、誘電率４以下の誘電
膜を１μｍ以上の厚みで使用することができ、容量値を
低減させる効果が著しく向上する。
【００１７】実施の形態４．図３（ａ）は、本発明の実
施の形態４であるＴＦＴアレイ基板の画素の概要を示す
平面図、図３（ｂ）は平面図中Ａ−Ａで示した部分の断
面図である。なお、図中、同一、相当部分には同一符号
を付し説明を省略する。本実施の形態では、低誘電率の
絶縁膜５を、データ配線６ａ−画素電極８間とその近傍
にのみ設けたものである。
施の形態４であるＴＦＴアレイ基板の画素の概要を示す
平面図、図３（ｂ）は平面図中Ａ−Ａで示した部分の断
面図である。なお、図中、同一、相当部分には同一符号
を付し説明を省略する。本実施の形態では、低誘電率の
絶縁膜５を、データ配線６ａ−画素電極８間とその近傍
にのみ設けたものである。
【００１８】本実施の形態によるＴＦＴアレイ基板の製
造方法について説明する。まず、透明絶縁性基板１上
に、スパッタ法あるいは蒸着法によりＣｒやＡｌ等の金
属膜を形成後、写真製版によるパターニングを行い、ゲ
ート配線２ａ及びゲート電極２ｂを形成する。次に、Ｃ
ＶＤ法によりＳｉＮ等のゲート絶縁膜３を形成し、続い
てノンドープアモルファスシリコン及びリンドープアモ
ルファスシリコンを形成した後、写真製版によりパター
ニングを行い半導体層４を形成する。次に、ＣＶＤ法等
により、低誘電率の絶縁膜５として例えばＳｉＯX 等を
形成後、写真製版により、後に形成するデータ配線６ａ
−画素電極８間とその近傍にのみ低誘電率の絶縁膜５が
残存するようにパターニングを行う。その後、スパッタ
法あるいは蒸着法により、ＣｒやＡｌ等の金属膜を形成
し、写真製版によるパターニングを行い、データ配線６
ａ、ソース電極６ｂ及びドレイン電極７を形成する。さ
らに、ＩＴＯ等の透明導電膜を形成後、パターニングに
より画素電極８を形成する。最後に、ＣＶＤ法によりＳ
ｉＮもしくはＳｉＯX 等のパッシベーション膜９を形成
した後、パターニングを行い、ＴＦＴアレイ基板が完成
する。
造方法について説明する。まず、透明絶縁性基板１上
に、スパッタ法あるいは蒸着法によりＣｒやＡｌ等の金
属膜を形成後、写真製版によるパターニングを行い、ゲ
ート配線２ａ及びゲート電極２ｂを形成する。次に、Ｃ
ＶＤ法によりＳｉＮ等のゲート絶縁膜３を形成し、続い
てノンドープアモルファスシリコン及びリンドープアモ
ルファスシリコンを形成した後、写真製版によりパター
ニングを行い半導体層４を形成する。次に、ＣＶＤ法等
により、低誘電率の絶縁膜５として例えばＳｉＯX 等を
形成後、写真製版により、後に形成するデータ配線６ａ
−画素電極８間とその近傍にのみ低誘電率の絶縁膜５が
残存するようにパターニングを行う。その後、スパッタ
法あるいは蒸着法により、ＣｒやＡｌ等の金属膜を形成
し、写真製版によるパターニングを行い、データ配線６
ａ、ソース電極６ｂ及びドレイン電極７を形成する。さ
らに、ＩＴＯ等の透明導電膜を形成後、パターニングに
より画素電極８を形成する。最後に、ＣＶＤ法によりＳ
ｉＮもしくはＳｉＯX 等のパッシベーション膜９を形成
した後、パターニングを行い、ＴＦＴアレイ基板が完成
する。
【００１９】本実施の形態によれば、上記実施の形態１
及び２と同様に、低誘電率の絶縁膜５の容量成分による
寄与のため、データ配線６ａ及びゲート配線２ａと画素
電極８間の寄生容量は低減される。さらに、本実施の形
態では、画素電極８下に低誘電率の絶縁膜５が配置され
ている領域は殆ど無いため、画素電極８を透過する光に
対し、透過スペクトルまたは屈折率に影響を与えること
がない。このため、透過光の色度の変化等が生じず、液
晶表示装置の表示品位の低下を引き起こす恐れがない。
また、本実施の形態においても、上記実施の形態３で述
べた透明性の有機絶縁膜を使用することができ、容量値
を低減させる効果が向上する。
及び２と同様に、低誘電率の絶縁膜５の容量成分による
寄与のため、データ配線６ａ及びゲート配線２ａと画素
電極８間の寄生容量は低減される。さらに、本実施の形
態では、画素電極８下に低誘電率の絶縁膜５が配置され
ている領域は殆ど無いため、画素電極８を透過する光に
対し、透過スペクトルまたは屈折率に影響を与えること
がない。このため、透過光の色度の変化等が生じず、液
晶表示装置の表示品位の低下を引き起こす恐れがない。
また、本実施の形態においても、上記実施の形態３で述
べた透明性の有機絶縁膜を使用することができ、容量値
を低減させる効果が向上する。
【００２０】なお、本実施の形態では、低誘電率の絶縁
膜５をデータ配線６ａ−画素電極８間とその近傍にのみ
設けたが、低誘電率の絶縁膜は、データ配線６ａ−画素
電極８間とその近傍及びゲート配線２ａ−画素電極８間
とその近傍のいずれか一方または両方に設けることがで
きる。例えば、ゲート配線２ａと画素電極８間が平面上
１０μｍ程度離れている場合には、その寄生容量は十分
小さいため、ゲート配線２ａ近傍には配置する必要はな
い。
膜５をデータ配線６ａ−画素電極８間とその近傍にのみ
設けたが、低誘電率の絶縁膜は、データ配線６ａ−画素
電極８間とその近傍及びゲート配線２ａ−画素電極８間
とその近傍のいずれか一方または両方に設けることがで
きる。例えば、ゲート配線２ａと画素電極８間が平面上
１０μｍ程度離れている場合には、その寄生容量は十分
小さいため、ゲート配線２ａ近傍には配置する必要はな
い。
【００２１】実施の形態５．上記実施の形態４では、低
誘電率の絶縁膜５として例えばＳｉＯX を用いたが、デ
ータ配線６ａ−画素電極８間とその近傍及びゲート配線
２ａ−画素電極８間とその近傍のいずれか一方または両
方にのみ低誘電率の絶縁膜５を設ける場合には、低誘電
率の絶縁膜５は透明性を有する必要はなく、非透明性、
例えば黒色の有機絶縁膜等を数μｍ以上の厚みで使用す
ることが可能となる。これにより、寄生容量の低減のみ
でなく、ＴＦＴアレイ基板上の遮光膜としても利用する
ことが可能となる等、低誘電率の絶縁膜としての材料選
定の自由度が増すだけでなく、付加機能が期待できる膜
の選定も可能となる。
誘電率の絶縁膜５として例えばＳｉＯX を用いたが、デ
ータ配線６ａ−画素電極８間とその近傍及びゲート配線
２ａ−画素電極８間とその近傍のいずれか一方または両
方にのみ低誘電率の絶縁膜５を設ける場合には、低誘電
率の絶縁膜５は透明性を有する必要はなく、非透明性、
例えば黒色の有機絶縁膜等を数μｍ以上の厚みで使用す
ることが可能となる。これにより、寄生容量の低減のみ
でなく、ＴＦＴアレイ基板上の遮光膜としても利用する
ことが可能となる等、低誘電率の絶縁膜としての材料選
定の自由度が増すだけでなく、付加機能が期待できる膜
の選定も可能となる。
【００２２】実施の形態６．図４（ａ）は、本発明の実
施の形態６であるＴＦＴアレイ基板の画素の概要を示す
平面図、図４（ｂ）は平面図中Ａ−Ａで示した部分の断
面図である。なお、図中、同一、相当部分には同一符号
を付し説明を省略する。本実施の形態では、低誘電率の
絶縁膜５を、透明絶縁性基板１上に設けたことを特徴と
する。
施の形態６であるＴＦＴアレイ基板の画素の概要を示す
平面図、図４（ｂ）は平面図中Ａ−Ａで示した部分の断
面図である。なお、図中、同一、相当部分には同一符号
を付し説明を省略する。本実施の形態では、低誘電率の
絶縁膜５を、透明絶縁性基板１上に設けたことを特徴と
する。
【００２３】本実施の形態によるＴＦＴアレイ基板の製
造方法について説明する。まず、透明絶縁性基板１上
に、ＣＶＤ法により例えばＳｉＯX 等を成膜し、低誘電
率の絶縁膜５を形成する。次に、スパッタ法あるいは蒸
着法によりＣｒやＡｌ等の金属膜を形成後、写真製版に
よるパターニングを行い、ゲート配線２ａ及びゲート電
極２ｂを形成する。次に、ＣＶＤ法によりＳｉＮ等のゲ
ート絶縁膜３を形成し、続いてノンドープアモルファス
シリコン及びリンドープアモルファスシリコンを形成し
た後、写真製版によりパターニングを行い半導体層４を
形成する。その後、スパッタ法あるいは蒸着法により、
ＣｒやＡｌ等の金属膜を形成し、写真製版によるパター
ニングを行い、データ配線６ａ、ソース電極６ｂ及びド
レイン電極７を形成する。さらに、ＩＴＯ等の透明導電
膜を形成後、パターニングにより画素電極８を形成す
る。最後に、ＣＶＤ法によりＳｉＮもしくはＳｉＯX 等
のパッシベーション膜９を形成した後、パターニングを
行い、ＴＦＴアレイ基板が完成する。
造方法について説明する。まず、透明絶縁性基板１上
に、ＣＶＤ法により例えばＳｉＯX 等を成膜し、低誘電
率の絶縁膜５を形成する。次に、スパッタ法あるいは蒸
着法によりＣｒやＡｌ等の金属膜を形成後、写真製版に
よるパターニングを行い、ゲート配線２ａ及びゲート電
極２ｂを形成する。次に、ＣＶＤ法によりＳｉＮ等のゲ
ート絶縁膜３を形成し、続いてノンドープアモルファス
シリコン及びリンドープアモルファスシリコンを形成し
た後、写真製版によりパターニングを行い半導体層４を
形成する。その後、スパッタ法あるいは蒸着法により、
ＣｒやＡｌ等の金属膜を形成し、写真製版によるパター
ニングを行い、データ配線６ａ、ソース電極６ｂ及びド
レイン電極７を形成する。さらに、ＩＴＯ等の透明導電
膜を形成後、パターニングにより画素電極８を形成す
る。最後に、ＣＶＤ法によりＳｉＮもしくはＳｉＯX 等
のパッシベーション膜９を形成した後、パターニングを
行い、ＴＦＴアレイ基板が完成する。
【００２４】本実施の形態によれば、上記実施の形態１
と同様に、低誘電率の絶縁膜５の容量成分による寄与の
ため、データ配線６ａ及びゲート配線２ａと画素電極８
間の寄生容量は低減される。また、ゲート絶縁膜３及び
チャネルとなる半導体層４の形成に影響することなく低
誘電率の絶縁膜５を形成するため、工程途中の汚染によ
る不純物の混入等が発生せず、歩留まりの低下及びトラ
ンジスタ特性の低下等の悪影響を引き起こすことはな
い。さらに、低誘電率の絶縁膜５は工程の最初に形成す
るため、その後に形成されるトランジスタの特性及びア
レイ基板上に形成される種々のパターンの電気的特性と
は無関係となる。したがって、低誘電率の絶縁膜５は、
パターン間の導通をとるためのパターニングを行う必要
がなく、写真製版工程を省略できるため、生産性を向上
させることができる。なお、本実施の形態においても、
低誘電率の絶縁膜５として、無機の絶縁膜に比べ誘電率
が低く、厚膜化が容易な透明性の有機絶縁膜を用いるこ
とにより、生産性が向上すると共に寄生容量低減の効果
が大きくなる。
と同様に、低誘電率の絶縁膜５の容量成分による寄与の
ため、データ配線６ａ及びゲート配線２ａと画素電極８
間の寄生容量は低減される。また、ゲート絶縁膜３及び
チャネルとなる半導体層４の形成に影響することなく低
誘電率の絶縁膜５を形成するため、工程途中の汚染によ
る不純物の混入等が発生せず、歩留まりの低下及びトラ
ンジスタ特性の低下等の悪影響を引き起こすことはな
い。さらに、低誘電率の絶縁膜５は工程の最初に形成す
るため、その後に形成されるトランジスタの特性及びア
レイ基板上に形成される種々のパターンの電気的特性と
は無関係となる。したがって、低誘電率の絶縁膜５は、
パターン間の導通をとるためのパターニングを行う必要
がなく、写真製版工程を省略できるため、生産性を向上
させることができる。なお、本実施の形態においても、
低誘電率の絶縁膜５として、無機の絶縁膜に比べ誘電率
が低く、厚膜化が容易な透明性の有機絶縁膜を用いるこ
とにより、生産性が向上すると共に寄生容量低減の効果
が大きくなる。
【００２５】
【発明の効果】以上のように、本発明におけるＴＦＴア
レイ基板によれば、薄膜トランジスタとその周辺部を除
く領域に設けられた低誘電率の絶縁膜の容量成分の寄与
により、データ配線及びゲート配線と画素電極間の寄生
容量を低減することが可能である。また、低誘電率の絶
縁膜は、ゲート絶縁膜としての機能はもたないので、ゲ
ート絶縁膜の厚膜化によるトランジスタ特性の低下や、
工程中の不純物混入による短絡欠陥等の発生による歩留
まり低下やシフト不良が生じることなく、安定した素子
特性を得ることができる。
レイ基板によれば、薄膜トランジスタとその周辺部を除
く領域に設けられた低誘電率の絶縁膜の容量成分の寄与
により、データ配線及びゲート配線と画素電極間の寄生
容量を低減することが可能である。また、低誘電率の絶
縁膜は、ゲート絶縁膜としての機能はもたないので、ゲ
ート絶縁膜の厚膜化によるトランジスタ特性の低下や、
工程中の不純物混入による短絡欠陥等の発生による歩留
まり低下やシフト不良が生じることなく、安定した素子
特性を得ることができる。
【００２６】さらに、低誘電率の絶縁膜を、データ配線
−画素電極間とその近傍及びゲート配線−画素電極間と
その近傍のいずれか一方または両方にのみ設けることに
より、画素電極を透過する光に対し、透過スペクトルま
たは屈折率に影響を与えないため、透過光の減衰や色度
の変化等が発生せず、表示品位の高い液晶表示装置が得
られる。
−画素電極間とその近傍及びゲート配線−画素電極間と
その近傍のいずれか一方または両方にのみ設けることに
より、画素電極を透過する光に対し、透過スペクトルま
たは屈折率に影響を与えないため、透過光の減衰や色度
の変化等が発生せず、表示品位の高い液晶表示装置が得
られる。
【図１】 本発明の実施の形態１であるＴＦＴアレイ基
板の画素の概要を示す（ａ）平面図、（ｂ）Ａ−Ａ断面
図である。
板の画素の概要を示す（ａ）平面図、（ｂ）Ａ−Ａ断面
図である。
【図２】 本発明の実施の形態２であるＴＦＴアレイ基
板の画素の概要を示す（ａ）平面図、（ｂ）Ａ−Ａ断面
図、（ｃ）Ｂ−Ｂ断面図である。
板の画素の概要を示す（ａ）平面図、（ｂ）Ａ−Ａ断面
図、（ｃ）Ｂ−Ｂ断面図である。
【図３】 本発明の実施の形態４であるＴＦＴアレイ基
板の画素の概要を示す（ａ）平面図、（ｂ）Ａ−Ａ断面
図である。
板の画素の概要を示す（ａ）平面図、（ｂ）Ａ−Ａ断面
図である。
【図４】 本発明の実施の形態６であるＴＦＴアレイ基
板の画素の概要を示す（ａ）平面図、（ｂ）Ａ−Ａ断面
図である。
板の画素の概要を示す（ａ）平面図、（ｂ）Ａ−Ａ断面
図である。
【図５】 従来の一般的な液晶表示装置の寄生容量成分
を示す画素断面の模式図である。
を示す画素断面の模式図である。
【図６】 従来のゲート絶縁膜を多層化したＴＦＴアレ
イ基板の画素の概要を示す（ａ）平面図、（ｂ）Ｂ−Ｂ
断面図である。
イ基板の画素の概要を示す（ａ）平面図、（ｂ）Ｂ−Ｂ
断面図である。
【図７】 従来のゲート絶縁膜を多層化したＴＦＴアレ
イ基板を用いた液晶表示装置の寄生容量成分を示す画素
断面の模式図である。
イ基板を用いた液晶表示装置の寄生容量成分を示す画素
断面の模式図である。
１ 透明絶縁性基板、２ａ ゲート配線、２ｂ ゲート
電極、３ ゲート絶縁膜、４ 半導体層、５、５５ 低
誘電率の絶縁膜、６ａ データ配線、６ｂ ソース電
極、７ ドレイン電極、８ 画素電極、９ パッシベー
ション膜、１０ 液晶、１１ 対向電極。
電極、３ ゲート絶縁膜、４ 半導体層、５、５５ 低
誘電率の絶縁膜、６ａ データ配線、６ｂ ソース電
極、７ ドレイン電極、８ 画素電極、９ パッシベー
ション膜、１０ 液晶、１１ 対向電極。
Claims (6)
- 【請求項１】 透明絶縁性基板上に形成された複数本の
ゲート配線、 上記ゲート配線と交差する複数本のデータ配線、 上記ゲート配線と上記データ配線の各交点に設けられ、
上記ゲート配線から枝状に延びたゲート電極上にゲート
絶縁膜を介して設けられた半導体層と、上記半導体層に
接続されたソース電極及びドレイン電極よりなる薄膜ト
ランジスタ、 上記薄膜トランジスタに接続された透明導電膜よりなる
画素電極、 上記データ配線及び上記画素電極のいずれか一方または
両方よりも下層に位置し、且つ上記薄膜トランジスタと
その周辺部を除く領域に設けられた低誘電率の絶縁膜を
備えたことを特徴とするＴＦＴアレイ基板。 - 【請求項２】 低誘電率の絶縁膜は、データ配線−画素
電極間とその近傍及びゲート配線−画素電極間とその近
傍のいずれか一方または両方に設けらていることを特徴
とする請求項１記載のＴＦＴアレイ基板。 - 【請求項３】 透明絶縁性基板上に形成された低誘電率
の絶縁膜、 上記絶縁膜上に形成された複数本のゲート配線、 上記ゲート配線と交差する複数本のデータ配線、 上記ゲート配線と上記データ配線の各交点に設けられ、
上記ゲート配線から枝状に延びたゲート電極上にゲート
絶縁膜を介して設けられた半導体層と、上記半導体層に
接続されたソース電極及びドレイン電極よりなる薄膜ト
ランジスタ、 上記薄膜トランジスタに接続された透明導電膜よりなる
画素電極を備えたことを特徴とするＴＦＴアレイ基板。 - 【請求項４】 低誘電率の絶縁膜として、透明性の有機
絶縁膜を用いたことを特徴とする請求項１〜請求項３の
いずれか一項に記載のＴＦＴアレイ基板。 - 【請求項５】 低誘電率の絶縁膜として、非透明性の有
機絶縁膜を用いたことを特徴とする請求項２記載のＴＦ
Ｔアレイ基板。 - 【請求項６】 請求項１〜請求項５のいずれか一項に記
載のＴＦＴアレイ基板と、透明電極およびカラーフィル
タ等を有する対向電極基板の間に液晶が配置されている
ことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8542498A JPH11284157A (ja) | 1998-03-31 | 1998-03-31 | Ｔｆｔアレイ基板及びこれを用いた液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8542498A JPH11284157A (ja) | 1998-03-31 | 1998-03-31 | Ｔｆｔアレイ基板及びこれを用いた液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11284157A true JPH11284157A (ja) | 1999-10-15 |
Family
ID=13858453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8542498A Pending JPH11284157A (ja) | 1998-03-31 | 1998-03-31 | Ｔｆｔアレイ基板及びこれを用いた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11284157A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101402047B1 (ko) * | 2007-06-20 | 2014-06-02 | 삼성디스플레이 주식회사 | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 |
| JP2022186813A (ja) * | 2009-10-09 | 2022-12-15 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
1998
- 1998-03-31 JP JP8542498A patent/JPH11284157A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101402047B1 (ko) * | 2007-06-20 | 2014-06-02 | 삼성디스플레이 주식회사 | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 |
| JP2022186813A (ja) * | 2009-10-09 | 2022-12-15 | 株式会社半導体エネルギー研究所 | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101177720B1 (ko) | 액정표시장치와 그 제조방법 | |
| KR100726132B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US5818552A (en) | Transmissive display device having two reflection metallic layers of differing reflectances | |
| US6762802B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US6207970B1 (en) | Thin-film transistor display devices having composite electrodes | |
| US6407782B1 (en) | Array substrate having color filter for liquid crystal display device and method of manufacturing the same | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| KR100746140B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US20120161140A1 (en) | Tft array substrate and manufacturing method thereof | |
| JP3099274B2 (ja) | ハーフトーンのグレースケールを有する広視角型アクテイブマトリツクス液晶表示装置およびそれを製作する方法 | |
| KR20040053677A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20000057935A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US9761613B2 (en) | TFT array substrate and manufacturing method thereof | |
| US4990460A (en) | Fabrication method for thin film field effect transistor array suitable for liquid crystal display | |
| US20070273803A1 (en) | Active component array substrate and fabricating method thereof | |
| KR101953141B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법 | |
| US6724453B2 (en) | Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device | |
| KR100498543B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US20030117535A1 (en) | Liquid crystal display device and fabricating method thereof | |
| JPH10213812A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100621534B1 (ko) | 액정 표시장치 | |
| US6906760B2 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
| JPH11284157A (ja) | Ｔｆｔアレイ基板及びこれを用いた液晶表示装置 | |
| JP2004004558A (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 |