KR20100021847A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20100021847A
KR20100021847A KR1020080080482A KR20080080482A KR20100021847A KR 20100021847 A KR20100021847 A KR 20100021847A KR 1020080080482 A KR1020080080482 A KR 1020080080482A KR 20080080482 A KR20080080482 A KR 20080080482A KR 20100021847 A KR20100021847 A KR 20100021847A
Authority
KR
South Korea
Prior art keywords
forming
signal line
thin film
film transistor
line
Prior art date
Application number
KR1020080080482A
Other languages
English (en)
Inventor
최명욱
안기완
구동성
유인경
장재혁
유훈
안현재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080080482A priority Critical patent/KR20100021847A/ko
Priority to US12/405,619 priority patent/US20100038642A1/en
Publication of KR20100021847A publication Critical patent/KR20100021847A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다. 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있는 제1 신호선, 상기 제1 신호선 위에 형성되어 있는 제1 절연막, 상기 제1 절연막 위에 형성되어 있는 제2 신호선, 상기 제2 신호선 위에 형성되어 있으며 유기막을 포함하는 제2 절연막, 상기 제2 절연막 위에 형성되어 있으며 상기 제1 신호선 및 상기 제2 신호선을 연결하는 연결 다리, 그리고 상기 연결 다리 위에 형성되어 있으며 상기 연결 다리와 동일한 평면 모양을 가지는 덮개막을 포함하고, 상기 제1 및 제2 절연막에는 상기 제1 신호선의 일부를 드러내는 제1 접촉 구멍이 형성되어 있고, 상기 제2 절연막에는 상기 제2 신호선의 일부를 드러내는 제2 접촉 구멍이 형성되어 있으며, 상기 연결 다리는 상기 제1 및 제2 접촉 구멍을 통하여 상기 제1 및 제2 신호선을 연결한다.
멍얼룩, 기생 용량, 유기막 구조, half 노광, ITO bridge

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
박막 트랜지스터 표시판은 액정 표시 장치(liquid crystal display)나 유기 발광 표시 장치(organic light emitting diode display) 등의 표시 장치에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로서 사용된다.
박막 트랜지스터 표시판에는 게이트 신호를 전달하는 복수의 게이트선과 데이터 전압을 전달하는 복수의 데이터선을 포함하는 신호선, 그리고 이들 신호선에 연결되어 있는 복수의 화소 전극이 행렬의 형태로 배열되어 있다.
표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해 화소 전극에 인가되는 데이터 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 게이트선, 데이터선 및 화소 전극에 연결한다. 박막 트랜지스터는 게이트선을 통하여 전달되는 게이트 신호에 따라 데이터선을 통하여 전달되는 데이터 전압을 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다.
또한 박막 트랜지스터 표시판은 박막 트랜지스터가 턴 오프된 후에도 화소 전극에 인가된 데이터 전압을 유지하기 위한 유지 전극선을 포함한다. 유지 전극선은 박막 트랜지스터 표시판의 화소 영역 바깥쪽에서 공통 전압 등의 정해진 전압을 인가받는다. 이때 공통 전압선과 유지 전극선 등과 같이 서로 다른 층에 위치한 두 도전막을 연결해 줄 수단이 필요하다.
한편 박막 트랜지스터 표시판에서 데이터선 및 화소 전극 사이의 기생 용량에 의한 표시 불량을 막기 위하여 데이터선과 화소 전극 사이에 두꺼운 유기막을 사용한다.
본 발명이 이루고자 하는 기술적 과제는 개구율을 높이며 배선의 신뢰성 및 표시 특성을 좋게 하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 제조 공정에 쓰이는 마스크의 수를 줄이는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있는 제1 신호선, 상기 제1 신호선 위에 형성되어 있는 제1 절연막, 상기 제1 절연막 위에 형성되어 있는 제2 신호선, 상기 제2 신호선 위에 형성되어 있으며 유기막을 포함하는 제2 절연막, 상기 제2 절연막 위에 형성되어 있으며 상기 제1 신호선 및 상기 제2 신호선을 연결하는 연결 다리, 그리고 상기 연결 다리 위에 형성되어 있으며 상기 연결 다리와 동일한 평면 모양을 가지는 덮개막을 포함하고, 상기 제1 및 제2 절연막에는 상기 제1 신호선의 일부를 드러내는 제1 접촉 구멍이 형성되어 있고, 상기 제2 절연막에는 상기 제2 신호선의 일부를 드러내는 제2 접촉 구멍이 형성되어 있으며, 상기 연결 다리는 상기 제1 및 제2 접촉 구멍을 통하여 상기 제1 및 제2 신호선을 연결한다.
상기 덮개막은 무기물을 포함할 수 있다.
상기 무기물은 산화규소 또는 질화규소를 포함할 수 있다.
상기 제2 절연막은 상기 유기막의 하부에 위치하는 무기막을 더 포함할 수 있다.
상기 유기막의 두께는 2m 이상일 수 있다.
상기 연결 다리는 ITO 또는 IZO를 포함할 수 있다.
상기 제1 및 제2 신호선은 공통 전압을 전달할 수 있다.
게이트 신호를 전달하며 게이트 패드를 포함하는 게이트선, 상기 게이트선과 교차하며 데이터 전압을 전달하고 데이터 패드를 포함하는 데이터선, 상기 게이트선 및 상기 데이터선과 연결되어 있는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되어 있으며 상기 박막 트랜지스터로부터 상기 데이터 전압을 인가받는 화소 전극, 상기 게이트 패드와 연결되어 있는 제1 접촉 보조 부재, 그리고 상기 데이터 패드와 연결되어 있는 제2 접촉 보조 부재를 더 포함하며, 상기 화소 전극, 상기 제1 및 제2 접촉 보조 부재는 상기 연결 다리와 동일한 층에 형성되어 있을 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 제1 신호선을 형성하는 단계, 상기 제1 신호선 위에 제1 절연막을 형성하는 단계, 상기 제1 절연막 위에 제2 신호선을 형성하는 단계, 상기 제2 신호선 위에 유기막을 도포하여 제2 절연막을 형성하는 단계, 상기 제1 절연막 및 상기 제2 절연막에 상기 제1 신호선의 일부를 드러내는 제1 접촉 구멍을 형성하고, 상기 제2 절연막에 상기 제2 신호선의 일부를 드러내는 제2 접촉 구멍을 형성하는 단계, 그리고 상기 제2 절연막 위에 상기 제1 및 제2 접촉 구멍을 통하여 상기 제1 및 제2 신호선을 연결하는 연결 다리 및 상기 연결 다리 위에 위치하는 덮개막을 형성하는 단계를 포함하며, 상기 연결 다리 및 상기 덮개막을 형성하는 단계는 하나의 제1 광 마스크를 이용한다.
상기 연결 다리 및 상기 덮개막을 형성하는 단계는 상기 제2 절연막 위에 투명 도전층과 무기 절연층을 차례대로 형성하는 단계, 상기 무기 절연층 위에 감광막을 도포하는 단계, 상기 제1 광 마스크를 이용해 상기 감광막을 노광하여 제1 부분 및 상기 제1 부분보다 얇은 제2 부분을 포함하는 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 마스크로 하여 상기 무기 절연층을 식각하여 중간 무기 절연층을 형성하는 단계, 상기 제1 감광막 패턴의 상기 제2 부분을 제거하여 제2 감광막 패턴을 형성하는 단계, 상기 제2 감광막 패턴과 상기 중간 무기 절연층을 마스크로 하여 상기 투명 도전층을 식각하는 단계, 상기 제2 감광막 패턴으로 덮이지 않은 상기 중간 무기 절연층을 식각하여 제거하는 단계, 그리고 상기 제2 감광막 패턴을 제거하는 단계를 포함할 수 있다.
상기 제1 광 마스크는 빛이 투과되는 투명부, 빛이 투과되지 않는 불투명부, 그리고 빛이 일부만 투과되는 반투명부를 포함할 수 있다.
상기 반투명부는 슬릿 또는 격자 형태의 패턴을 포함하거나 반투명막일 수 있다.
상기 제1 신호선을 형성하는 단계는 게이트 패드를 포함하는 게이트선을 형성하는 단계를 포함하고, 상기 제2 신호선을 형성하는 단계는 상기 제1 절연막 위에 데이터 패드를 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 제2 신호선, 상기 데이터선 및 상기 드레인 전극 위에 반도체를 형성하는 단계, 그리고 상기 반도체 위에 저항성 접촉 부재를 형성하는 단계를 포함하며, 상기 연결 다리 및 상기 덮개막을 형성하는 단계는 상기 드레인 전극과 연결되어 있는 화소 전극, 상기 게이트 패드와 연결되어 있는 제1 접촉 보조 부재, 그리고 상기 데이터 패드와 연결되어 있는 제2 접촉 보조 부재를 형성하는 단계를 포함할 수 있다.
상기 제2 신호선과 함께 상기 데이터선, 상기 드레인 전극, 상기 반도체, 그리고 상기 저항성 접촉 부재를 형성하는 단계는 하나의 제2 광 마스크를 이용할 수 있다.
상기 제2 광 마스크는 빛이 투과되는 투명부, 빛이 투과되지 않는 불투명부, 그리고 빛이 일부만 투과되는 반투명부를 포함하는 박막 트랜지스터 표시판의 제조 방법.
상기 저항성 접촉 보조 부재와 상기 제2 신호선, 상기 데이터선 및 상기 드레인 전극의 평면 모양은 서로 동일할 수 있다.
상기 덮개막은 무기물을 포함할 수 있다.
상기 무기막은 산화규소 또는 질화규소를 포함할 수 있다.
상기 제2 절연막을 형성하는 단계에서는 상기 유기막을 도포하기 전에 무기막을 더 적층할 수 있다.
상기 유기막의 두께는 2m 이상일 수 있다.
상기 연결 다리를 형성하는 단계는 ITO 또는 IZO를 적층하는 단계를 포함할 수 있다.
본 발명에 따르면 유기막을 사용하며 배선의 연결 다리를 덮개막으로 보호하여 표시 장치 표시 불량을 막고 개구율을 높일 수 있다. 또한 제조 공정을 단순하게 하여 제조 비용 및 시간을 줄일 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포 함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에서 일부 배선의 연결 관계에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 일부 배선의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.
도 1을 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 하부 도전층(12)이 형성되어 있다. 하부 도전층(12)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다.
하부 도전층(12) 위에는 절연층(14)이 형성되어 있으며 그 위에는 상부 도전층(17)이 형성되어 있다. 상부 도전층(17) 역시 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속, 몰리브덴 계열 금속, 크롬, 탄탈륨 및 티타늄 따위로 만들어질 수 있다.
절연층(14) 및 하부 도전층(12) 위에는 보호층(18)이 형성되어 있다. 보호층(18)은 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다.
보호층(18)에는 상부 도전층(17)을 드러내는 접촉 구멍(contact hole)(187)이 형성되어 있으며, 보호층(18)과 절연층(14)에는 하부 도전층(12)을 드러내는 접 촉 구멍(188)이 형성되어 있다.
보호층(18) 위에는 화소 전극층(pixel electrode layer)(19)이 형성되어 있다. 화소 전극층(19)은 하부 및 상부 도전층(12, 17)을 접촉 구멍(187, 188)을 통하여 물리적, 전기적으로 연결한다.
화소 전극층(19)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극층(19) 위에는 덮개 보호층(20)이 형성되어 있다. 덮개 보호층(20)은 질화규소(SiNx) 또는 산화규소(SiOx) 따위의 무기 절연물로 만들어질 수 있다. 덮개 보호층(20)은 화소 전극층(19)을 다른 층 또는 외부의 화학적 물리적 영향으로부터 보호한다.
그러면 도 3 및 도 4를 참고하여 본 발명의 한 실시예에 따른 표시 장치용 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 표시 장치용 박막 트랜지스터 표시판의 한 화소에 대한 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV' 선 및 IV'-IV'' 선을 따라 자른 단면도이다.
도 3 및 도 4를 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode lines)(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하고 주로 가로 방향으로 뻗으며, 아래 로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 게이트 구동부(도시하지 않음)와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 구동부(도시하지 않음)가 절연 기판(110) 위에집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 공통 전압(common voltage, Vcom) 등 정해진 전압을 인가 받고 주로 게이트선(121)과 평행하게 뻗어 있으며, 아래로 돌출한 복수의 유지 전극(137)과 끝 부분(139)을 포함한다. 각 유지 전극선(131)은 이웃하는 두 게이트선(121) 사이에 위치하며 두 게이트선(121) 중 아래쪽에 위치한 게이트선(121)에 더 가깝다. 각 유지 전극선(131)은
게이트 도전체(121, 131)는 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 그리고 구리나 구리 합금 등 구리 계열 금속 등 저항이 낮은 금속 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 그러나 게이트 도전체(121, 131)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트 도전체(121, 131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 제1 선형 반도체(도시하지 않음)와 제2 선형 반도체(159)가 형성 되어 있다. 제1 선형 반도체(도시하지 않음)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(154)가 게이트 전극(124)을 향하여 뻗어 있다. 제2 선형 반도체(159)는 박막 트랜지스터 표시판의 가장자리에 위치하며 주로 세로 방향으로 뻗어 있다.
반도체(154, 159) 위에는 복수의 제1 선형 저항성 접촉 부재(ohmic contact)(도시하지 않음) 및 섬형 저항성 접촉 부재(165), 그리고 제2 선형 저항성 접촉 부재(169)가 형성되어 있다. 제1 선형 저항성 접촉 부재(도시하지 않음)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 게이트 전극(124)을 중심으로 서로 마주하며 쌍을 이루어 반도체의 돌출부(154) 위에 배치되어 있다. 저항성 접촉 부재(163, 165, 169)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
저항성 접촉 부재(163, 165, 169) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175), 그리고 공통 전압선(179)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 데이터 구동부(도시하지 않음)와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 구동부(도시하지 않음)가 절연 기판(110) 위에 집적되어 있는 경우, 데이터 선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 게이트 전극(124)을 중심으로 소스 전극(173)과 마주하며, 넓은 한 쪽 끝 부분(177)과 막대형인 다른 쪽 끝 부분을 포함한다. 넓은 끝 부분(177)은 유지 전극선(131)의 유지 전극(137)과 중첩하며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
공통 전압선(179)은 공통 전압(Vcom)을 전달하고 주로 세로 방향으로 뻗어 있다. 공통 전압선(179)은 박막 트랜지스터 표시판의 가장자리에 배치되어 있으며 유지 전극선(131)의 끝 부분(139)과 근접하여 있다.
데이터 도전체(171, 175, 179)는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어질 수 있으며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 또는 게이트 도전체(121, 131)와 같이 알루미늄 계열 금속, 은 계열 금속, 그리고 구리 계열 금속 등 저항이 낮은 금속 따위로 만들어질 수도 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 제1 선형 반도체(도시하지 않음)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
제1 선형 반도체(도시하지 않음)의 돌출부(154)는 소스 전극(173)과 드레인 전극(175) 사이에 데이터선(171) 및 드레인 전극(175)과 저항성 접촉 부재(163, 165)에 의해 가리지 않고 노출된 부분을 가지고 있다. 즉, 반도체(154, 159)는 박 막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175), 공통 전압선(179) 및 그 하부의 저항성 접촉 부재(163, 165, 169)와 거의 동일한 평면 형태를 가진다. 또한 저항성 접촉 부재(163, 165, 169)는 데이터선(171), 드레인 전극(175) 및 공통 전압선(179)과 실질적으로 동일한 평면 형태 및 동일한 외곽 모양을 가지고 있다.
데이터 도전체(171, 175, 179) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소 또는 산화규소 따위의 무기 절연물로 만들어진 무기 보호막(180p)과 유기 절연물 따위로 만들어진 유기 보호막(180q)을 포함한다. 유기 보호막(180q)의 두께는 2m 이상일 수 있다. 본 실시예와 다르게, 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어진 단일막일 수 있으며 표면이 평탄할 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179), 드레인 전극(175)의 넓은 끝 부분(177), 그리고 유지 전극선(131)의 끝 부분(139)과 마주하는 공통 전압선(179)의 일부를 각각 드러내는 복수의 접촉 구멍 (182, 185, 183)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)과 유지 전극선(131)의 끝 부분(139)을 각각 드러내는 복수의 접촉 구멍(181, 184)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 접촉 보조 부재(contact assistant)(81, 82) 및 복수의 연결 다리(193)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
각 화소 전극(191)은 게이트선(121) 또는 데이터선(171)과 거의 평행한 네 개의 주 변을 가지는 대략 사각형 모양이다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(193)는 접촉 구멍(183, 184)을 통하여 유지 전극선(131)의 끝 부분(139)과 공통 전압선(179)을 물리적, 전기적으로 연결한다. 연결 다리(193)를 통해 유지 전극선(131)은 공통 전압선(179)으로부터의 공통 전압(Vcom)을 인가받는다.
연결 다리(193) 위에는 질화규소 또는 산화규소 따위의 무기 절연물로 이루어진 복수의 덮개막(203)이 형성되어 있다. 덮개막(203)은 연결 다리(193)와 동일한 평면 모양을 갖는다. 덮개막(203)은 연결 다리(193)를 물리적 충격 또는 화학 물질 등의 외부 영향으로부터 보호하며 연결 다리(193)의 침식을 방지한다. 또한 연결 다리(193)와 그 위에 위치하는 다른 층과의 화학 반응을 방지하여 멍얼룩과 같은 표시 장치의 표시 불량을 막을 수 있다.
또한 본 실시예에서는 화소 전극(191) 하부에 두꺼운 유기 보호막(180q)이 형성되어 있으므로 이웃한 데이터선(171)과 화소 전극(191)의 용량성 결합에 의한 결합 축전기의 용량을 크게 줄일 수 있어 얼룩과 같은 표시 불량을 막을 수 있다. 이에 따라 화소 전극(191) 사이의 간격을 줄일 수 있어 표시 장치의 개구율을 크게 할 수 있다.
그러면, 도 3 및 도 4에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 및 도 4, 그리고 도 5 내지 도 19를 참고하여 상세하게 설명한다.
도 5 내지 도 19는 도 3 및 도 4에 도시한 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 중간 단계에서의 단면도이다.
먼저 도 5를 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속, 몰리브덴 계열 금속, 크롬, 탄탈륨 및 티타늄 등 저항이 낮은 금속 따위의 게이트 도전층(도시하지 않음)을 스퍼터링(sputtering) 따위로 적층하고 마스크를 이용한 사진 식각으로 복수의 게이트선(121) 및 복수의 유지 전극선(131)을 포함하는 게이트 도전체(121, 131)를 형성한다.
다음 도 6을 참고하면, 게이트 도전체(121, 131) 위에 질화규소 또는 산화규소 따위로 만들어진 게이트 절연막(140), 비정질 또는 결정질 규소 등의 진성 반도체층(150), 불순물이 도핑된 반도체층(160)을 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD) 등을 이용하여 차례로 적층한다. 불순물이 도핑된 반도체층(160)은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다. 이어 스퍼터링 따위의 방법으로 데이터용 도전 물질을 적층하여 데이터 도전층(170)을 적층한다.
다음 도 7에 도시한 바와 같이 데이터 도전층(170) 위에 감광막(도시하지 않음)을 도포하고 광 마스크(도시하지 않음)를 통하여 노광 및 현상하여 두꺼운 부분(52)과 얇은 부분(54)을 포함하는 감광막 패턴(52, 54)을 형성한다.
이때 감광막(도시하지 않음)이 빛에 노출되는 부분이 남는 음성의 감광성을 가진 경우, A 영역의 광 마스크(도시하지 않음)는 투명하여 빛이 조사되고, B 영역의 광 마스크(도시하지 않음)는 불투명하여 빛이 조사되지 않으며, C 영역의 광 마스크(도시하지 않음)는 반투명하여 빛이 일부분 조사된다. 빛이 조사되는 A 영역에 위치한 감광막은 두꺼운 부분(52)을 형성하고, B 영역에 위치한 감광막은 모두 제거되며, C 영역에 위치한 감광막은 얇은 부분(54)을 형성하게 된다. 이와 다르게 감광막(도시하지 않음)이 빛에 노출되는 부분이 제거되는 양성의 감광성을 가진 경우, 사용되는 광 마스크(도시하지 않음)의 A 및 B 영역의 투명성이 반대로 바뀌며 C 영역은 반투명하다.
C 영역에 위치하는 광 마스크(도시하지 않음)는 빛 투과량을 조절하기 위하여 슬릿(slit) 이나 격자 형태의 패턴을 포함하거나 반투명막일 수 있다. 여기서, 슬릿의 폭이나 격자 패턴 사이의 간격은 노광시 사용하는 노광기의 분해능보다 작을 수 있으며, 반투명막을 이용하는 경우에는 투과율이 다른 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
다음 도 8에 도시한 바와 같이 감광막 패턴(52, 54)을 식각 마스크로 이용하 여 B 영역에 위치하는 데이터 도전층(170), 불순물이 도핑된 반도체층(160) 및 진성 반도체층(150)을 습식 및 건식 식각하여 동일한 평면 형태의 복수의 데이터 도전체층(174, 179), 복수의 저항성 접촉층(164, 169), 그리고 돌출부(154)를 포함하는 복수의 제1 및 제2 선형 반도체(151, 159)를 형성한다.
다음 도 9를 참고하면, C 영역에 위치하는 감광막 패턴(52, 54)의 얇은 부분(54)을 제거한다. 이때, 두꺼운 부분(52)도 얇은 부분(54)의 두께만큼 제거되기 때문에 얇아진다.
다음 도 10에 도시한 바와 같이 남은 감광막 패턴(52)을 이용하여 C 영역의 데이터 도전체층(174) 및 저항성 접촉층(164)을 식각하여 소스 전극(173)을 포함하는 복수의 데이터선(171), 넓은 끝 부분(177)을 포함하는 복수의 드레인 전극(175), 복수의 공통 전압선(179), 돌출부(163)를 포함하는 복수의 제1 선형 저항성 접촉 부재(도시하지 않음), 복수의 섬형 저항성 접촉 부재(165), 그리고 복수의 제2 선형 저항성 접촉 부재(169)를 형성한다.
다음 도 11을 참고하면, 남아 있는 감광막 패턴(52)을 제거한다.
이어서 도 12에 도시한 바와 같이, 무기 절연물을 적층한 후 그 위에 유기막을 도포하여 무기 보호막(180p)과 유기 보호막(180q)을 형성한다. 이때 유기 보호막(180q)의 두께는 2m 이상이 될 수 있다.
다음 도 13을 참고하면, 무기 보호막(180p) 및 유기 보호막(180q)을 사진 식각하여 복수의 접촉 구멍(181, 182, 183, 184, 185)을 형성한다. 이때 게이트선(121)의 끝 부분(129) 및 유지 전극선(131)의 끝 부분(139)을 드러내는 접촉 구 멍(181, 184))을 형성하기 위해 게이트 절연막(140)도 함께 식각한다.
다음 도 14에 도시한 바와 같이 유기 보호막(180q) 위에 ITO 또는 IZO 따위의 투명 도전층(190)을 스퍼터링 등의 방법으로 증착하고 그 위에 질화규소 또는 산화규소 따위의 무기 절연층(200)을 적층한다.
다음 도 15를 참고하면, 무기 절연층(200) 위에 감광막(도시하지 않음)을 도포한 후, 광 마스크(도시하지 않음)를 통하여 노광하고 현상하여 얇은 부분(58)과 두꺼운 부분(56)을 포함하는 감광막 패턴(56, 58)을 형성한다.
이때 감광막(도시하지 않음)이 음성의 감광성을 가진 경우, P 영역의 광 마스크(도시하지 않음)는 투명하여 빛이 조사되고, R 영역의 광 마스크(도시하지 않음)는 불투명하여 빛이 조사되지 않으며, Q 영역의 광 마스크(도시하지 않음)는 반투명하여 빛이 일부분 조사된다. 빛이 조사되는 부분은 감광막이 남게 되며, 빛이 조사되지 않는 부분은 감광막이 제거되어 P 영역에 위치한 감광막은 두꺼운 부분(56)을 형성하고, R 영역에 위치한 감광막은 모두 제거되며, Q 영역에 위치한 감광막은 얇은 부분(58)을 형성하게 된다. Q 영역에 위치하는 광 마스크(도시하지 않음)는 빛 투과량을 조절하기 위하여 슬릿이나 격자 형태의 패턴을 가지거나 반투명막일 수 있다.
이와 다르게 감광막(도시하지 않음)이 양성의 감광성을 가진 경우, 사용되는 광 마스크(도시하지 않음)의 P 및 R 영역의 투명성이 반대로 바뀌며 Q 영역은 여전히 반투명하다.
다음 도 16에 도시한 바와 같이 감광막 패턴(56, 58)을 마스크로 하여 R 영 역에 위치하는 무기 절연층(200)을 불화황(SF6) 또는 불화염소(ClF3)등의 식각용 기체를 이용한 건식 식각으로 제거하여 중간 무기 절연층(201)을 형성한다.
다음 도 16 및 도 17을 참고하면, Q 영역에 위치하는 감광막 패턴(56, 58)의 얇은 부분(58)을 산소 플라즈마(O2) 등을 이용한 건식 식각으로 제거한다. 이때, 두꺼운 부분(56)도 얇은 부분(58)의 두께만큼 제거되기 때문에 얇아진다.
다음 도 18에 도시한 바와 같이 남은 감광막 패턴(56) 및 중간 무기 절연층(201)을 마스크로 투명 도전층(190)을 식각하여 복수의 화소 전극(191), 복수의 접촉 보조 부재(81, 82), 그리고 복수의 연결 다리(193)를 형성한다.
다음 도 19를 참고하면, 남은 감광막 패턴(56)으로 덮이지 않은 중간 무기 절연층(201), 즉 접촉 보조 부재(81, 82) 및 화소 전극(191) 위에 남아 있는 중간 무기 절연층(201)을 건식 식각하여 제거한다. 이로써 연결 다리(193) 위에만 형성되어 있는 덮개막(203)을 완성한다.
마지막으로 도 4에 도시한 바와 같이 남아 있는 감광막 패턴(56)을 제거한다.
본 발명의 한 실시예에 따르면 하나의 감광막 패턴을 식각 마스크로 이용하여 데이터 도전체(171, 175, 179), 저항성 접촉 부재(163, 165, 169) 및 반도체(154, 159)를 형성한다. 또한 화소 전극(191), 접촉 보조 부재(81, 82) 및 연결 다리(193)도 하나의 감광막 패턴을 이용하여 함께 형성한다. 따라서 표시 장치의 제조 공정이 단순하며 제조 비용 및 시간을 줄일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발 명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 일부 배선의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이고,
도 3은 본 발명의 한 실시예에 따른 표시 장치용 박막 트랜지스터 표시판의 한 화소에 대한 배치도이고,
도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV' 선 및 IV'-IV'' 선을 따라 자른 단면도이고,
도 5 내지 도 19는 도 3 및 도 4에 도시한 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 중간 단계에서의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
52, 54, 56, 58: 감광막 패턴 81, 82: 접촉 보조 부재
110: 기판 121, 124, 129: 게이트선
131: 유지 전극선 140: 게이트 절연막
180, 180p, 180q: 보호막
181, 182, 183, 184, 185, 187, 188: 접촉 구멍
154: 반도체 163, 165: 저항성 접촉 부재
171: 데이터선 173: 소스 전극
175: 드레인 전극 179: 공통 전압선
191: 화소 전극 193: 연결 다리
203: 덮개막

Claims (21)

  1. 기판,
    상기 기판 위에 형성되어 있는 제1 신호선,
    상기 제1 신호선 위에 형성되어 있는 제1 절연막,
    상기 제1 절연막 위에 형성되어 있는 제2 신호선,
    상기 제2 신호선 위에 형성되어 있으며 유기막을 포함하는 제2 절연막,
    상기 제2 절연막 위에 형성되어 있으며 상기 제1 신호선 및 상기 제2 신호선을 연결하는 연결 다리, 그리고
    상기 연결 다리 위에 형성되어 있으며 상기 연결 다리와 동일한 평면 모양을 가지는 덮개막
    을 포함하고,
    상기 제1 및 제2 절연막에는 상기 제1 신호선의 일부를 드러내는 제1 접촉 구멍이 형성되어 있고,
    상기 제2 절연막에는 상기 제2 신호선의 일부를 드러내는 제2 접촉 구멍이 형성되어 있으며,
    상기 연결 다리는 상기 제1 및 제2 접촉 구멍을 통하여 상기 제1 및 제2 신호선을 연결하는
    박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 덮개막은 무기물을 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 무기물은 산화규소 또는 질화규소를 포함하는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 제2 절연막은 상기 유기막의 하부에 위치하는 무기막을 더 포함하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 유기막의 두께는 2m 이상인 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 연결 다리는 ITO 또는 IZO를 포함하는 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 제1 및 제2 신호선은 공통 전압을 전달하는 박막 트랜지스터 표시판.
  8. 제1항에서,
    게이트 신호를 전달하며 게이트 패드를 포함하는 게이트선,
    상기 게이트선과 교차하며 데이터 전압을 전달하고 데이터 패드를 포함하는 데이터선,
    상기 게이트선 및 상기 데이터선과 연결되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터와 연결되어 있으며 상기 박막 트랜지스터로부터 상기 데이터 전압을 인가받는 화소 전극,
    상기 게이트 패드와 연결되어 있는 제1 접촉 보조 부재, 그리고
    상기 데이터 패드와 연결되어 있는 제2 접촉 보조 부재
    를 더 포함하며,
    상기 화소 전극, 상기 제1 및 제2 접촉 보조 부재는 상기 연결 다리와 동일한 층에 형성되어 있는
    박막 트랜지스터 표시판.
  9. 기판 위에 제1 신호선을 형성하는 단계,
    상기 제1 신호선 위에 제1 절연막을 형성하는 단계,
    상기 제1 절연막 위에 제2 신호선을 형성하는 단계,
    상기 제2 신호선 위에 유기막을 도포하여 제2 절연막을 형성하는 단계,
    상기 제1 절연막 및 상기 제2 절연막에 상기 제1 신호선의 일부를 드러내는 제1 접촉 구멍을 형성하고, 상기 제2 절연막에 상기 제2 신호선의 일부를 드러내는 제2 접촉 구멍을 형성하는 단계, 그리고
    상기 제2 절연막 위에 상기 제1 및 제2 접촉 구멍을 통하여 상기 제1 및 제2 신호선을 연결하는 연결 다리 및 상기 연결 다리 위에 위치하는 덮개막을 형성하는 단계
    를 포함하며,
    상기 연결 다리 및 상기 덮개막을 형성하는 단계는 하나의 제1 광 마스크를 이용하는
    박막 트랜지스터 표시판의 제조 방법.
  10. 제9항에서,
    상기 연결 다리 및 상기 덮개막을 형성하는 단계는
    상기 제2 절연막 위에 투명 도전층과 무기 절연층을 차례대로 형성하는 단계,
    상기 무기 절연층 위에 감광막을 도포하는 단계,
    상기 제1 광 마스크를 이용해 상기 감광막을 노광하여 제1 부분 및 상기 제1 부분보다 얇은 제2 부분을 포함하는 제1 감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴을 마스크로 하여 상기 무기 절연층을 식각하여 중간 무기 절연층을 형성하는 단계,
    상기 제1 감광막 패턴의 상기 제2 부분을 제거하여 제2 감광막 패턴을 형성하는 단계,
    상기 제2 감광막 패턴과 상기 중간 무기 절연층을 마스크로 하여 상기 투명 도전층을 식각하는 단계,
    상기 제2 감광막 패턴으로 덮이지 않은 상기 중간 무기 절연층을 식각하여 제거하는 단계, 그리고
    상기 제2 감광막 패턴을 제거하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제10항에서,
    상기 제1 광 마스크는 빛이 투과되는 투명부, 빛이 투과되지 않는 불투명부, 그리고 빛이 일부만 투과되는 반투명부를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서,
    상기 반투명부는 슬릿, 격자 형태의 패턴 및 반투명막 중 어느 하나를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제9항에서,
    상기 제1 신호선을 형성하는 단계는 게이트 패드를 포함하는 게이트선을 형성하는 단계를 포함하고,
    상기 제2 신호선을 형성하는 단계는 상기 제1 절연막 위에 데이터 패드를 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 제2 신호선, 상기 데이터 선 및 상기 드레인 전극 위에 반도체를 형성하는 단계, 그리고 상기 반도체 위에 저항성 접촉 부재를 형성하는 단계를 포함하며,
    상기 연결 다리 및 상기 덮개막을 형성하는 단계는 상기 드레인 전극과 연결되어 있는 화소 전극, 상기 게이트 패드와 연결되어 있는 제1 접촉 보조 부재, 그리고 상기 데이터 패드와 연결되어 있는 제2 접촉 보조 부재를 형성하는 단계를 포함하는
    박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 제2 신호선과 함께 상기 데이터선, 상기 드레인 전극, 상기 반도체, 그리고 상기 저항성 접촉 부재를 형성하는 단계는 하나의 제2 광 마스크를 이용하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서,
    상기 제2 광 마스크는 빛이 투과되는 투명부, 빛이 투과되지 않는 불투명부, 그리고 빛이 일부만 투과되는 반투명부를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제14항에서,
    상기 저항성 접촉 보조 부재와 상기 제2 신호선, 상기 데이터선 및 상기 드 레인 전극의 평면 모양은 서로 동일한 박막 트랜지스터 표시판의 제조 방법.
  17. 제9항에서,
    상기 덮개막은 무기물을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제17항에서,
    상기 무기막은 산화규소 또는 질화규소를 포함하는 박막 트랜지스터표시판의 제조 방법.
  19. 제9항에서,
    상기 제2 절연막을 형성하는 단계에서는 상기 유기막을 도포하기 전에 무기막을 더 적층하는 박막 트랜지스터 표시판의 제조 방법.
  20. 제19항에서,
    상기 유기막의 두께는 2m 이상인 박막 트랜지스터 표시판의 제조 방법.
  21. 제9항에서,
    상기 연결 다리를 형성하는 단계는 ITO 또는 IZO를 적층하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020080080482A 2008-08-18 2008-08-18 박막 트랜지스터 표시판 및 그 제조 방법 KR20100021847A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080080482A KR20100021847A (ko) 2008-08-18 2008-08-18 박막 트랜지스터 표시판 및 그 제조 방법
US12/405,619 US20100038642A1 (en) 2008-08-18 2009-03-17 Thin film transistor array panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080080482A KR20100021847A (ko) 2008-08-18 2008-08-18 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20100021847A true KR20100021847A (ko) 2010-02-26

Family

ID=41680677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080080482A KR20100021847A (ko) 2008-08-18 2008-08-18 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20100038642A1 (ko)
KR (1) KR20100021847A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150019023A (ko) * 2013-08-12 2015-02-25 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829517B2 (en) * 2010-07-21 2014-09-09 Sharp Kabushiki Kaisha Substrate, method for fabricating the same, and display device
JP5384464B2 (ja) * 2010-11-01 2014-01-08 株式会社ジャパンディスプレイ 液晶表示装置
KR20120089505A (ko) * 2010-12-10 2012-08-13 삼성전자주식회사 표시 장치 및 그 제조 방법
TWI595621B (zh) 2012-07-03 2017-08-11 元太科技工業股份有限公司 畫素結構及其製造方法
KR102182428B1 (ko) * 2014-02-18 2020-11-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102569936B1 (ko) * 2018-02-06 2023-08-25 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102555412B1 (ko) * 2018-12-14 2023-07-13 엘지디스플레이 주식회사 발광 소자를 포함하는 디스플레이 장치
JP7052844B2 (ja) * 2020-09-14 2022-04-12 セイコーエプソン株式会社 電気光学装置および電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101326594B1 (ko) * 2006-12-15 2013-11-07 삼성디스플레이 주식회사 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150019023A (ko) * 2013-08-12 2015-02-25 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법

Also Published As

Publication number Publication date
US20100038642A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20100021847A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20100028367A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20070039274A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101090249B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060000639A (ko) 박막 표시판의 제조 방법
KR20080000788A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052823A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR100767357B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR101282404B1 (ko) 액정 표시 장치의 제조 방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR100878238B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20080030761A (ko) 박막 트랜지스터 표시판의 제조 방법
KR102390967B1 (ko) 표시 장치의 제조 방법
KR100878263B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20080053645A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070000637A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039275A (ko) 박막 트랜지스터 표시판
KR20070013804A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050093881A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid