KR20150143947A - 표시 기판 및 이의 제조 방법 - Google Patents

표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20150143947A
KR20150143947A KR1020140072204A KR20140072204A KR20150143947A KR 20150143947 A KR20150143947 A KR 20150143947A KR 1020140072204 A KR1020140072204 A KR 1020140072204A KR 20140072204 A KR20140072204 A KR 20140072204A KR 20150143947 A KR20150143947 A KR 20150143947A
Authority
KR
South Korea
Prior art keywords
data line
electrode
layer
floating electrode
gate
Prior art date
Application number
KR1020140072204A
Other languages
English (en)
Inventor
박재화
박도영
이준석
홍기표
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140072204A priority Critical patent/KR20150143947A/ko
Priority to US14/610,358 priority patent/US9620529B2/en
Publication of KR20150143947A publication Critical patent/KR20150143947A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Geometry (AREA)

Abstract

표시 기판은 제1 방향으로 연장되는 게이트 라인, 상기 게이트 라인과 동일한 층에 배치되고 상기 제1 방향과 교차하는 제2 방향으로 연장되는 플로팅 전극 및 상기 제2 방향으로 연장되며, 상기 게이트 라인과 인접하게 형성되는 리세스를 포함하고, 상기 플로팅 전극과 중첩하는 데이터 라인을 포함한다. 상기 플로팅 전극의 양단부는 상기 데이터 라인과 전기적으로 연결된다.

Description

표시 기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 기판 및 상기 표시 기판의 제조 방법에 관한 것으로, 보다 상세하게는 배선의 저항을 줄일 수 있는 표시 기판 및 상기 표시 기판의 제조 방법에 관한 것이다.
일반적으로 액정 표시(Liquid Crystal Display; LCD) 장치는 표시 기판(Thin Film Transistor substrate)과 대향 기판(counter substrate) 사이에 주입된 액정층을 포함한다. 상기 표시 기판에는 게이트 라인들 및 게이트 라인들과 교차하는 데이터 라인들이 형성되며, 게이트 라인과 데이터 라인에 연결된 스위칭 소자와, 스위칭 소자에 연결된 화소 전극이 형성된다. 상기 스위칭 소자는 상기 게이트 라인으로부터 연장된 게이트 전극, 상기 데이터 라인으로부터 연장되어 반도체 패턴을 통해 게이트 전극과 전기적으로 연결된 소스 전극 및 소스 전극과 이격되며 채널과 전기적으로 연결된 드레인 전극을 포함한다.
이러한 일반적인 액정 표시 장치에서는 패널의 대형화에 따라 충전률 저하 문제가 발생한다. 이러한 충전률 저하를 개선하기 위해 배선의 두께를 증가시키고 있다. 배선의 두께가 증가하는 경우 저항이 감소되어 배선의 선폭을 줄일 수 있다. 그러나, 배선의 두께가 증가할 경우 기판과 배선의 팽창계수의 차이로 인해 기판이 휘어지는 문제점이 발생된다. 또한 기판이 휘어지는 경우 얼룩 등의 불량이 발생할 수 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 공정을 변경하지 않고 저항을 감소시킬 수 있는 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 제1 방향으로 연장되는 게이트 라인, 상기 게이트 라인과 동일한 층에 배치되고 상기 제1 방향과 교차하는 제2 방향으로 연장되는 플로팅 전극 및 상기 제2 방향으로 연장되며, 상기 게이트 라인과 인접하게 형성되는 리세스를 포함하고, 상기 플로팅 전극과 중첩하는 데이터 라인을 포함한다. 상기 플로팅 전극의 양단부는 상기 데이터 라인과 전기적으로 연결된다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 데이터 라인상에 배치되는 유기막 및 상기 유기막 상에 배치되는 화소 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 데이터 라인 및 상기 플로팅 전극을 전기적으로 연결하는 연결 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 연결 전극과 상기 화소 전극은 동일한 층으로부터 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 라인과 상기 플로팅 전극은 동일한 폭을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 데이터 라인의 하부에 배치되는 액티브 패턴을 더 포함할 수 있다. 상기 플로팅 전극은 상기 게이트 라인과 분리될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 제1 방향으로 연장되는 게이트 라인, 상기 게이트 라인과 동일한 층에 배치되고 상기 제1 방향과 교차하는 제2 방향으로 연장되는 플로팅 전극, 상기 게이트 라인 및 상기 플로팅 전극 상에 배치되며, 상기 플로팅 전극을 노출시키는 절연층 및 상기 절연층 상에 배치되며, 상기 노출된 플로팅 전극과 전기적으로 연결되고, 상기 제2 방향으로 연장되는 데이터 라인을 포함한다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 데이터 라인상에 배치되는 유기막 및 상기 유기막 상에 배치되는 화소 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 라인과 상기 플로팅 전극은 동일한 폭을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 라인의 하면과 상기 플로팅 전극의 상면은 직접 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 플로팅 전극은 상기 게이트 라인과 분리될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 기판의 제조 방법은 베이스 기판 상에 게이트 금속층을 형성하는 단계, 상기 게이트 금속층을 패터닝하여 제1 방향으로 연장되는 게이트 라인 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 플로팅 전극을 형성하는 단계, 상기 게이트 라인 및 상기 플로팅 전극 상에 액티브층 및 상기 액티층 상에 배치되는 데이터 금속층을 형성하는 단계, 상기 액티브층 및 상기 데이터 금속층을 패터닝하여, 상기 제2 방향으로 연장되며, 상기 게이트 라인과 인접하게 형성되는 리세스를 포함하고, 상기 플로팅 전극과 중첩하는 데이터 라인을 형성하는 단계 및 상기 플로팅 전극과 상기 데이터 라인을 전기적으로 연결하는 연결 전극을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 표시 기판의 제조 방법은 상기 데이터 라인 상에 배치되는 유기막을 형성하는 단계 및 상기 유기막 상에 배치되는 화소 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 연결 전극과 상기 화소 전극은 동일한 층으로부터 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 라인과 상기 플로팅 전극은 동일한 폭을 가질 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 기판의 제조 방법은 베이스 기판 상에 게이트 금속층을 형성하는 단계, 상기 게이트 금속층을 패터닝하여 제1 방향으로 연장되는 게이트 라인 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 플로팅 전극을 형성하는 단계, 상기 게이트 라인 및 상기 플로팅 전극 상에 절연층 및 액티브 층을 형성하는 단계, 상기 절연층 및 상기 액티브층을 패터닝하여, 액티브 패턴 및 상기 플로팅 전극을 노출하는 컨택홀을 형성하는 단계, 상기 액티브 패턴이 형성된 베이스 기판 상에 데이터 금속층을 형성하는 단계 및 상기 데이터 금속층을 패터닝하여 상기 플로팅 전극과 전기적으로 연결되며, 상기 제2 방향으로 연장되는 데이터 라인을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 표시 기판의 제조 방법은 상기 데이터 라인상에 배치되는 유기막을 형성하는 단계 및 상기 유기막 상에 배치되는 화소 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 라인과 상기 플로팅 전극은 동일한 폭을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 라인의 하면과 상기 플로팅 전극의 상면은 직접 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 플로팅 전극은 상기 게이트 라인과 분리될 수 있다.
본 발명의 실시예들에 따르면, 게이트 라인과 전기적으로 연결되는 플로팅 전극을 형성하여 배선의 저항을 감소시킬 수 있다. 따라서, 배선의 폭을 증가시키지 않고도 배선의 저항을 증가시킬 수 있으므로 표시 장치의 개구율을 높일 수 있다.
또한, 데이터 라인의 두께가 증가되는 경우 데이터 라인과 기판의 팽창계수 차이로 기판의 휨 등과 같은 불량이 발생할 수 있다. 그러나, 본 발명의 일 실시예에 따른 상기 데이터 라인은 두께를 증가시키지 않고 저항을 감소시킬 수 있으므로, 데이터 라인의 두께 증가로 인해 발생되는 불량을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다.
도 2는 도 1의 I-I'선 및 II-II'선을 따라 절단한 단면도이다.
도 3 내지 도 8은 도 2의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 9는 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다.
도 10은 도 9의 III-III'선 및 IV-IV'선을 따라 절단한 단면도이다.
도 11 내지 도 18은 도 9의 표시 기판의 제조 방법을 나타낸 단면도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다. 도 2는 도 1의 I-I'선 및 II-II'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 기판(100)은 베이스 기판(110), 게이트 라인(GL), 데이터 라인(DL), 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE), 액티브 패턴(AP), 화소 전극(PE), 플로팅 전극(FE), 제1 절연층(120), 제2 절연층(130), 유기막(140) 및 연결 전극(CE)을 포함한다.
상기 베이스 기판(110)은 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 라인(GL)은 상기 베이스 기판(110) 상에 배치된다. 상기 게이트 라인(GL)은 제1 방향(D1)으로 연장될 수 있다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 라인(GL)은 티타늄(Ti)을 포함하는 하부층 및 상기 하부층의 상부에 형성되며, 구리(Cu)를 포함하는 상부층을 포함할 수 있다.
상기 플로팅 전극(FE)은 상기 베이스 기판(110) 상에 배치된다. 상기 플로팅 전극(FE)은 상기 게이트 라인(GE)과 동일한 층으로 형성될 수 있다. 상기 플로팅 전극(FE)은 상기 게이트 라인(GE)과 이격되어 배치된다. 상기 플로팅 전극(FE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 플로팅 전극(FE)은 티타늄(Ti)을 포함하는 하부층 및 상기 하부층의 상부에 형성되며, 구리(Cu)를 포함하는 상부층을 포함할 수 있다. 상기 플로팅 전극(FE)은 6000Å의 두께를 가질 수 있다.
상기 게이트 전극(GE)은 상기 베이스 기판(110) 상에 배치된다. 상기 게이트 전극(GE)은 상기 게이트 라인(GE)과 전기적으로 연결된다. 상기 게이트전극(GE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 전극(GE)은 티타늄(Ti)을 포함하는 하부층 및 상기 하부층의 상부에 형성되며, 구리(Cu)를 포함하는 상부층을 포함할 수 있다.
상기 게이트 전극(GE) 상에는 상기 제1 절연층(120)이 형성된다. 상기 제1 절연층(120)은 상기 베이스 기판(110) 및 상기 게이트 전극(GE)을 포함하는 제1 도전 패턴을 커버한다. 상기 제1 절연층(120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면 상기 제1 절연층(120)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 절연층(120) 상에는 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 상기 게이트 전극(GE)이 형성된 영역의 상기 제1 절연층(120) 상에 형성된다. 상기 액티브 패턴은 상기 게이트 전극(GE)과 중첩되고, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 각각과 부분적으로 중첩된다. 상기 액티브 패턴(AP)은 상기 게이트 전극(GE)과 상기 소스 전극(SE) 사이에 개재되고, 상기 게이트 전극(GE)과 상기 드레인 전극(DE) 사이에 개재될 수 있다.
상기 액티브 패턴(AP) 상에는 상기 데이터 라인(DL)이 형성된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다. 상기 데이터 라인(DL)은 상기 플로팅 전극(FE)과 중첩할 수 있다. 상기 데이터 라인(DL)은 상기 게이트 라인(GL)과 인접하게 형성되는 리세스(DR)를 포함할 수 있다. 상기 리세스(DR)는 평면도 상에서 상기 플로팅 전극(FE)을 노출시킬 수 있다. 상기 데이터 라인(DL)은 상기 플로팅 전극(FE)과 동일한 폭을 가질 수 있다. 상기 데이터 라인(DL)은 상기 플로팅 전극(FE)과 전기적으로 연결될 수 있다. 상기 데이터 라인(DL)은 상기 플로팅 전극(FE)과 상기 플로팅 전극(FE)의 양 단부에서 전기적으로 연결될 수 있다. 상기 데이터 라인(DL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 데이터 라인(DL)은 구리(Cu)층 및 상기 구리(Cu)층의 상부 및/또는 하부에 형성된 티타늄(Ti)층을 포함할 수 있다. 상기 데이터 라인(DL)은 6000Å의 두께를 가질 수 있다.
상기 액티브 패턴(AP) 상에는 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 액티브 패턴(AP) 위에 서로 이격되어 배치된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 데이터 라인(DL)과 동일한 층으로 형성될 수 있다.
상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu)층 및 상기 구리(Cu)층의 상부 및/또는 하부에 형성된 티타늄(Ti)층을 포함할 수 있다.
상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 데이터 라인(DL) 상에는 제2 절연층(130)이 형성된다. 상기 제2 절연층(130)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx)을 포함할 수 있다.
상기 제2 절연층(130)상에는 유기막(140)이 형성된다. 상기 유기막(140)은 상기 표시 기판(100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(140)은 유기 물질을 포함하는 절연층일 수 있다. 상기 유기막(140)은 컬러 필터일 수 있다.
상기 화소 전극(PE)은 상기 유기막(140) 상에 배치되며, 상기 제1 콘택홀(CNT1)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(PE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 화소 전극(PE)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 화소 전극(PE)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 연결 전극(CE)은 상기 유기막(140) 상에 배치된다. 상기 연결 전극(CE)은 상기 데이터 라인(DL)과 상기 플로팅 전극(FE)을 전기적으로 연결한다. 상기 연결 전극(CE)은 상기 화소 전극(PE)과 동일한 층으로 형성될 수 있다. 상기 연결 전극(CE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 연결 전극(CE)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 연결 전극(CE)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 연결 전극(CE)은 상기 플로팅 전극(FE)의 양 단부에 배치될 수 있다.
본 실시예에 따르면, 상기 데이터 라인(DL)과 상기 플로팅 전극(FE)은 상기 플로팅 전극(FE)의 양 단부에서 전기적으로 연결된다. 따라서, 상기 데이터 라인(DL)의 저항이 감소될 수 있다. 데이터 라인(DL)의 두께가 증가되는 경우 기판과 상기 데이터 라인(DL)의 팽창 계수 차이로 인해 기판의 휨 등과 같은 불량이 발생할 수 있다. 그러나, 본 발명의 일 실시예에 따른 상기 데이터 라인(DL)은 두께를 증가시키지 않고 저항을 감소시킬 수 있으므로, 데이터 라인(DL)의 두께 증가로 인해 발생되는 불량을 방지할 수 있다.
도 3 내지 도 7은 도 2의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 3을 참조하면, 베이스 기판(110) 상에 게이트 전극(GE) 및 플로팅 전극(FE)을 형성한다. 이후, 상기 게이트 전극(GE) 및 상기 플로팅 전극(FE)이 형성된 베이스 기판(110) 상에 제1 절연층(120)을 형성한다.
상기 게이트 전극(GE) 및 상기 플로팅 전극(FE)은 제1 도전층을 패터닝하여 형성할 수 있다. 상기 제1 도전층은 스푸터링법 등에 의해 형성될 수 있다. 상기 제1 도전층은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 제1 도전층은 게이트 금속층일 수 있다. 또한 상기 게이트 전극(GE) 및 상기 플로팅 전극(FE)은 게이트 금속 패턴일 수 있다. 상기 플로팅 전극(FE)은 상기 게이트 전극(GE)과 동일한 층으로 형성될 수 있다. 또한, 상기 플로팅 전극(FE)은 상기 게이트 전극(GE)과 동일한 물질을 포함할 수 있다. 상기 플로팅 전극(FE)은 상기 게이트 전극(GE)과 이격되어 형성될 수 있다.
상기 제1 절연층(120)은 상기 게이트 전극(GE) 및 상기 플로팅 전극(FE)이 형성된 베이스 기판(110) 상에 형성된다. 상기 제1 절연층(120)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)을 포함하는 물질로 형성될 수 있다. 또한, 상기 제1 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 4를 참조하면, 상기 제1 절연층(120)이 형성된 베이스 기판(110) 상에 제2 도전층(125)이 형성된다. 상기 제2 도전층(125)은 데이터 금속층(125a) 및 반도체층(125b)을 포함한다. 상기 제2 도전층(125)을 패터닝하여 소스 전극(SE), 드레인 전극(DE) 및 데이터 라인(DL)을 형성할 수 있다.
상기 데이터 금속층(125a)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 데이터 금속층(125a)은 티타늄(Ti)을 포함하는 하부층 및 상기 하부층의 상부에 형성되며, 구리(Cu)를 포함하는 상부층을 포함할 수 있다.
상기 반도체층(125b)은 산화물 반도체를 포함한다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
도 5를 참조하면, 상기 제2 도전층(125)을 패터닝하여 소스 전극(SE), 드레인 전극(DE) 및 데이터 라인(DL)을 형성한다.
이후, 상기 소스 전극(SE), 드레인 전극(DE) 및 데이터 라인(DL)이 형성된 베이스 기판(110) 상에 제2 절연층(130)을 형성한다.
상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu)층 및 상기 구리(Cu)층의 상부 및/또는 하부에 형성된 티타늄(Ti)층을 포함할 수 있다.
도 1 및 도 5를 참조하면, 상기 데이터 라인(DL)은 상기 플로팅 전극(FE)과 중첩할 수 있다. 상기 데이터 라인(DL)은 상기 게이트 라인(GL)과 인접하게 형성되는 리세스(DR)를 포함할 수 있다. 상기 리세스(DR)는 평면도 상에서 상기 플로팅 전극(FE)을 노출시킬 수 있다. 상기 데이터 라인(DL)은 상기 플로팅 전극(FE)과 동일한 폭을 가질 수 있다. 상기 데이터 라인(DL)은 상기 플로팅 전극(FE)과 전기적으로 연결될 수 있다. 상기 데이터 라인(DL)은 상기 플로팅 전극(FE)과 상기 플로팅 전극(FE)의 양 단부에서 전기적으로 연결될 수 있다. 상기 데이터 라인(DL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 데이터 라인(DL)은 구리(Cu)층 및 상기 구리(Cu)층의 상부 및/또는 하부에 형성된 티타늄(Ti)층을 포함할 수 있다. 상기 데이터 라인(DL)은 6000Å의 두께를 가질 수 있다.
상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 데이터 라인(DL) 상에는 제2 절연층(130)이 형성된다. 상기 제2 절연층(130)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx)을 포함할 수 있다.
도 6을 참조하면, 상기 제2 절연층(130)이 형성된 베이스 기판(110) 상에 유기막(140)을 형성한다. 상기 유기막(140)은 상기 표시 기판(100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(140)은 유기 물질을 포함하는 절연층일 수 있다. 또한 상기 유기막(140)은 컬러 필터 일 수 있다.
도 7을 참조하면, 상기 제1 절연층(120), 상기 제2 절연층(130) 및 상기 유기막(140)을 패터닝한다. 이에 따라, 상기 플로팅 전극(FE), 상기 데이터 라인(DL) 및 상기 드레인 전극(DE)이 부분적으로 노출된다.
제1 콘택홀(CNT1)은 상기 유기막(140) 및 상기 제2 절연층(130)을 통해 형성되며, 상기 드레인 전극(DE)의 일부를 노출한다. 제2 콘택홀(CNT2)은 상기 유기막(140), 상기 제2 절연층(130) 및 상기 제1 절연층(120)을 통해 형성되며, 상기 플로팅 전극(FE) 및 상기 데이터 라인(DL)의 일부를 노출한다.
도 1을 참조하면, 상기 리세스(DR)는 상기 플로팅 전극(FE)의 양 끝단과 중첩하도록 형성될 수 있다. 따라서, 하나의 단위 픽셀 내에서 상기 데이터 라인(DL)은 두 개의 리세스(DR)를 가질 수 있다. 상기 리세스(DR)는 평면도 상에서 상기 플로팅 전극(FE)을 노출시킬 수 있다. 상기 노출된 플로팅 전극(FE)은 상기 데이터 라인(DL)과 전기적으로 연결될 수 있다. 따라서, 부분적으로 노출된 상기 플로팅 전극(FE)과 상기 데이터 라인(DL)의 리세스(DR)가 형성된 부분이 노출될 수 있도록 컨택홀을 형성할 수 있다.
도 8을 참조하면, 상기 패터닝된 유기막(140)상에 투명 전극층(150)을 형성한다. 상기 투명 전극층(150)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 투명 전극층(150)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 투명 전극층(150)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
도 2를 참조하면, 상기 투명 전극층(150)을 패터닝하여 화소 전극(PE) 및 연결 전극(CE)을 형성한다.
상기 화소 전극(PE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 화소 전극(PE)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 화소 전극(PE)은 제1 콘택홀(CNT1)을 통하여 드레인 전극(DE)과 전기적으로 연결될 수 있다.
상기 연결 전극(CE)은 제2 콘택홀(CNT2)을 통해 상기 데이터 라인(DL)과 상기 플로팅 전극(FE)을 전기적으로 연결한다. 상기 연결 전극(CE)은 상기 화소 전극(PE)과 동일한 층으로 형성될 수 있다. 또한, 상기 연결 전극(CE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 연결 전극(CE)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 연결 전극(CE)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
본 실시예에 따르면, 상기 데이터 라인(DL)과 상기 플로팅 전극(FE)은 상기 플로팅 전극(FE)의 양 단부에서 전기적으로 연결된다. 따라서, 상기 데이터 라인(DL)의 저항이 감소될 수 있다. 데이터 라인(DL)의 두께가 증가되는 경우 기판과 상기 데이터 라인(DL)의 팽창 계수 차이로 인해 기판의 휨 등과 같은 불량이 발생할 수 있다. 그러나, 본 발명의 일 실시예에 따른 상기 데이터 라인(DL)은 두께를 증가시키지 않고 저항을 감소시킬 수 있으므로, 데이터 라인(DL)의 두께 증가로 인해 발생되는 불량을 방지할 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다. 도 10은 도 9의 III-III'선 및 IV-IV'선을 따라 절단한 단면도이다.
도 9 및 도 10을 참조하면, 본 발명의 일 실시예에 따른 표시 기판(100)은 베이스 기판(110), 게이트 라인(GL), 데이터 라인(DL), 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE), 액티브 패턴(AP), 화소 전극(PE), 플로팅 전극(FE), 제1 절연층(120), 제2 절연층(130) 및 유기막(140)을 포함한다.
상기 베이스 기판(110)은 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 라인(GL)은 상기 베이스 기판(110) 상에 배치된다. 상기 게이트 라인(GL)은 제1 방향(D1)으로 연장될 수 있다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 라인(GL)은 티타늄(Ti)을 포함하는 하부층 및 상기 하부층의 상부에 형성되며, 구리(Cu)를 포함하는 상부층을 포함할 수 있다.
상기 플로팅 전극(FE)은 상기 베이스 기판(110) 상에 배치된다. 상기 플로팅 전극(FE)은 상기 게이트 라인(GE)과 동일한 층으로 형성될 수 있다. 상기 플로팅 전극(FE)은 상기 게이트 라인(GE)과 이격되어 배치된다. 상기 플로팅 전극(FE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 플로팅 전극(FE)은 티타늄(Ti)을 포함하는 하부층 및 상기 하부층의 상부에 형성되며, 구리(Cu)를 포함하는 상부층을 포함할 수 있다. 상기 플로팅 전극(FE)은 6000Å의 두께를 가질 수 있다.
상기 게이트 전극(GE)은 상기 베이스 기판(110) 상에 배치된다. 상기 게이트 전극(GE)은 상기 게이트 라인(GE)과 전기적으로 연결된다. 상기 게이트전극(GE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 전극(GE)은 티타늄(Ti)을 포함하는 하부층 및 상기 하부층의 상부에 형성되며, 구리(Cu)를 포함하는 상부층을 포함할 수 있다.
상기 게이트 전극(GE) 상에는 상기 제1 절연층(120)이 형성된다. 상기 제1 절연층(120)은 상기 베이스 기판(110) 및 상기 게이트 전극(GE)을 포함하는 제1 도전 패턴을 커버한다. 상기 제1 절연층(120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면 상기 제1 절연층(120)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 절연층(120) 상에는 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 상기 게이트 전극(GE)이 형성된 영역의 상기 제1 절연층(120) 상에 형성된다. 상기 액티브 패턴은 상기 게이트 전극(GE)과 중첩되고, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 각각과 부분적으로 중첩된다. 상기 액티브 패턴(AP)은 상기 게이트 전극(GE)과 상기 소스 전극(SE) 사이에 개재되고, 상기 게이트 전극(GE)과 상기 드레인 전극(DE) 사이에 개재될 수 있다. 상기 액티브 패턴(AP)은 데이터 라인(DL)이 형성되는 영역에는 형성되지 않는다. 따라서, 본 실시예에 따른 데이터 라인(DL)의 하부에는 상기 액티브 패턴(AP)이 배치되지 않는다.
상기 액티브 패턴(AP)을 형성하는 과정에서 상기 플로팅 전극(FE) 상의 상기 제1 절연층(120)이 제거된다. 따라서, 상기 플로팅 전극(FE) 상에 제2 컨택홀(CNT2)이 형성된다.
상기 액티브 패턴(AP)이 형성된 상기 베이스 기판(110)상에는 상기 데이터 라인(DL)이 형성된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다. 상기 데이터 라인(DL)은 상기 플로팅 전극(FE)과 중첩할 수 있다. 상기 데이터 라인(DL)은 상기 제2 컨택홀(CNT2)을 통해 상기 플로팅 전극(FE)과 전기적으로 연결될 수 있다. 상기 데이터 라인(DL)은 상기 플로팅 전극(FE)과 동일한 폭을 가질 수 있다. 상기 데이터 라인(DL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 데이터 라인(DL)은 구리(Cu)층 및 상기 구리(Cu)층의 상부 및/또는 하부에 형성된 티타늄(Ti)층을 포함할 수 있다. 상기 데이터 라인(DL)은 6000Å의 두께를 가질 수 있다.
상기 액티브 패턴(AP) 상에는 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 액티브 패턴(AP) 위에 서로 이격되어 배치된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 데이터 라인(DL)과 동일한 층으로 형성될 수 있다.
상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu)층 및 상기 구리(Cu)층의 상부 및/또는 하부에 형성된 티타늄(Ti)층을 포함할 수 있다.
상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 데이터 라인(DL) 상에는 제2 절연층(130)이 형성된다. 상기 제2 절연층(130)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx)을 포함할 수 있다.
상기 제2 절연층(130)상에는 유기막(140)이 형성된다. 상기 유기막(140)은 상기 표시 기판(100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(140)은 유기 물질을 포함하는 절연층일 수 있다. 상기 유기막(140)은 컬러 필터일 수 있다.
상기 화소 전극(PE)은 상기 유기막(140) 상에 배치되며, 상기 제1 콘택홀(CNT1)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(PE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 화소 전극(PE)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 화소 전극(PE)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
본 실시예에 따르면, 상기 데이터 라인(DL)과 상기 플로팅 전극(FE)은 상기 제2 컨택홀(CNT2)을 통해 전기적으로 연결된다. 또한, 데이터 라인(DL)의 하면과 상기 플로팅 전극(FE)의 상면은 직접 접촉한다. 따라서, 상기 데이터 라인(DL)의 저항이 감소될 수 있다. 데이터 라인(DL)의 두께가 증가되는 경우 기판과 상기 데이터 라인(DL)의 팽창 계수 차이로 인해 기판의 휨 등과 같은 불량이 발생할 수 있다. 그러나, 본 발명의 일 실시예에 따른 상기 데이터 라인(DL)은 두께를 증가시키지 않고 저항을 감소시킬 수 있으므로, 데이터 라인(DL)의 두께 증가로 인해 발생되는 불량을 방지할 수 있다.
도 11 내지 도 18은 도 9의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 11을 참조하면, 베이스 기판(110) 상에 게이트 전극(GE) 및 플로팅 전극(FE)을 형성한다. 이후, 상기 게이트 전극(GE) 및 상기 플로팅 전극(FE)이 형성된 베이스 기판(110) 상에 제1 절연층(120)을 형성한다.
상기 게이트 전극(GE) 및 상기 플로팅 전극(FE)은 제1 도전층을 패터닝하여 형성할 수 있다. 상기 제1 도전층은 스푸터링법 등에 의해 형성될 수 있다. 상기 제1 도전층은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 제1 도전층은 게이트 금속층일 수 있다. 또한 상기 게이트 전극(GE) 및 상기 플로팅 전극(FE)은 게이트 금속 패턴일 수 있다. 상기 플로팅 전극(FE)은 상기 게이트 전극(GE)과 동일한 층으로 형성될 수 있다. 또한, 상기 플로팅 전극(FE)은 상기 게이트 전극(GE)과 동일한 물질을 포함할 수 있다. 상기 플로팅 전극(FE)은 상기 게이트 전극(GE)과 이격되어 형성될 수 있다.
상기 제1 절연층(120)은 상기 게이트 전극(GE) 및 상기 플로팅 전극(FE)이 형성된 베이스 기판(110) 상에 형성된다. 상기 제1 절연층(120)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)을 포함하는 물질로 형성될 수 있다. 또한, 상기 제1 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 12를 참조하면, 상기 제1 절연층(120)이 형성된 베이스 기판(110) 상에 반도체층(125b)이 형성된다. 상기 반도체층(125b)을 패터닝하여 액티브 패턴(AP)을 형성할 수 있다.
상기 반도체층(125b)은 산화물 반도체를 포함한다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
도 13을 참조하면, 상기 반도체층(125b)을 패터닝하여 액티브 패턴(AP)을 형성한다.
상기 제1 절연층(120) 상에는 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 상기 게이트 전극(GE)이 형성된 영역의 상기 제1 절연층(120) 상에 형성된다. 상기 액티브 패턴은 상기 게이트 전극(GE)과 중첩된다. 상기 액티브 패턴(AP)은 데이터 라인(DL)이 형성되는 영역에는 형성되지 않는다.
상기 액티브 패턴(AP)을 형성하는 과정에서 상기 플로팅 전극(FE) 상의 상기 제1 절연층(120)이 제거된다. 따라서, 상기 플로팅 전극(FE) 상에 제2 컨택홀(CNT2)이 형성된다.
도 14를 참조하면, 상기 액티브 패턴(AP)이 형성된 상기 베이스 기판(110) 상에 데이터 금속층(125a)이 형성된다.
상기 데이터 금속층(125a)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 데이터 금속층(125a)은 티타늄(Ti)을 포함하는 하부층 및 상기 하부층의 상부에 형성되며, 구리(Cu)를 포함하는 상부층을 포함할 수 있다.
도 15를 참조하면, 상기 데이터 금속층(125a)을 패터닝하여 소스 전극(SE), 드레인 전극(DE) 및 데이터 라인(DL)을 형성한다.
이후, 상기 소스 전극(SE), 드레인 전극(DE) 및 데이터 라인(DL)이 형성된 베이스 기판(110) 상에 제2 절연층(130)을 형성한다.
상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu)층 및 상기 구리(Cu)층의 상부 및/또는 하부에 형성된 티타늄(Ti)층을 포함할 수 있다. 본 실시예에서는 상기 액티브 패턴(AP)과 상기 소스 전극(SE) 및 상기드레인 전극(DE)은 각각 다른 마스크를 이용하여 형성된다. 따라서, 상기 액티브 패턴(AP)과 상기 소스 전극(SE) 및 상기드레인 전극(DE)의 단부는 일치되지 않는다.
도 9 및 도 15를 참조하면, 상기 액티브 패턴(AP)이 형성된 상기 베이스 기판(110)상에는 상기 데이터 라인(DL)이 형성된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다. 상기 데이터 라인(DL)은 상기 플로팅 전극(FE)과 중첩할 수 있다. 상기 데이터 라인(DL)은 상기 제2 컨택홀(CNT2)을 통해 상기 플로팅 전극(FE)과 전기적으로 연결될 수 있다. 상기 데이터 라인(DL)은 상기 플로팅 전극(FE)과 동일한 폭을 가질 수 있다. 상기 데이터 라인(DL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 데이터 라인(DL)은 구리(Cu)층 및 상기 구리(Cu)층의 상부 및/또는 하부에 형성된 티타늄(Ti)층을 포함할 수 있다. 상기 데이터 라인(DL)은 6000Å의 두께를 가질 수 있다.
상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 데이터 라인(DL) 상에는 제2 절연층(130)이 형성된다. 상기 제2 절연층(130)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx)을 포함할 수 있다.
도 16을 참조하면, 상기 제2 절연층(130)이 형성된 베이스 기판(110) 상에 유기막(140)을 형성한다. 상기 유기막(140)은 상기 표시 기판(100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(140)은 유기 물질을 포함하는 절연층일 수 있다. 또한 상기 유기막(140)은 컬러 필터 일 수 있다.
도 7을 참조하면, 상기 제2 절연층(130) 및 상기 유기막(140)을 패터닝한다. 이에 따라, 상기 드레인 전극(DE)이 부분적으로 노출된다.
상기 제2 절연층(130) 및 상기 유기막(140)을 패터닝하여 제1 콘택홀(CNT1)을 형성한다. 상기 제1 콘택홀(CNT1)은 상기 유기막(140) 및 상기 제2 절연층(130)을 통해 형성되며, 상기 드레인 전극(DE)의 일부를 노출한다.
도 18을 참조하면, 상기 패터닝된 유기막(140)상에 투명 전극층(150)을 형성한다. 상기 투명 전극층(150)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 투명 전극층(150)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 투명 전극층(150)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
도 10을 참조하면, 상기 투명 전극층(150)을 패터닝하여 화소 전극(PE)을 형성한다.
상기 화소 전극(PE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 화소 전극(PE)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 화소 전극(PE)은 제1 콘택홀(CNT1)을 통하여 드레인 전극(DE)과 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 데이터 라인(DL)과 상기 플로팅 전극(FE)은 상기 제2 컨택홀(CNT2)을 통해 전기적으로 연결된다. 또한, 데이터 라인(DL)의 하면과 상기 플로팅 전극(FE)의 상면은 직접 접촉한다. 따라서, 상기 데이터 라인(DL)의 저항이 감소될 수 있다. 데이터 라인(DL)의 두께가 증가되는 경우 기판과 상기 데이터 라인(DL)의 팽창 계수 차이로 인해 기판의 휨 등과 같은 불량이 발생할 수 있다. 그러나, 본 발명의 일 실시예에 따른 상기 데이터 라인(DL)은 두께를 증가시키지 않고 저항을 감소시킬 수 있으므로, 데이터 라인(DL)의 두께 증가로 인해 발생되는 불량을 방지할 수 있다.
본 발명의 실시예들에 따르면, 게이트 라인과 전기적으로 연결되는 플로팅 전극을 형성하여 배선의 저항을 감소시킬 수 있다. 따라서, 배선의 폭을 증가시키지 않고도 배선의 저항을 증가시킬 수 있으므로 표시 장치의 개구율을 높일 수 있다.
또한, 데이터 라인의 두께가 증가되는 경우 데이터 라인과 기판의 팽창계수 차이로 기판의 휨 등과 같은 불량이 발생할 수 있다. 그러나, 본 발명의 일 실시예에 따른 상기 데이터 라인은 두께를 증가시키지 않고 저항을 감소시킬 수 있으므로, 데이터 라인의 두께 증가로 인해 발생되는 불량을 방지할 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 베이스 기판 120: 제1 절연층
125: 제2 도전층 130: 제2 절연층
140: 유기막 150: 투명 도전층
DE: 드레인 전극 SE: 소스 전극
GE: 게이트 전극 DL: 데이터 라인
GL: 게이트 라인 FE: 플로팅 전극

Claims (19)

  1. 제1 방향으로 연장되는 게이트 라인;
    상기 게이트 라인과 동일한 층에 배치되고 상기 제1 방향과 교차하는 제2 방향으로 연장되는 플로팅 전극; 및
    상기 제2 방향으로 연장되며, 상기 게이트 라인과 인접하게 형성되는 리세스를 포함하고, 상기 플로팅 전극과 중첩하는 데이터 라인을 포함하며,
    상기 플로팅 전극의 양단부는 상기 데이터 라인과 전기적으로 연결되는 것을 특징으로 하는 표시 기판.
  2. 제1항에 있어서,
    상기 데이터 라인상에 배치되는 유기막; 및
    상기 유기막 상에 배치되는 화소 전극을 더 포함하는 것을 특징으로 하는 표시 기판.
  3. 제2항에 있어서,
    상기 데이터 라인 및 상기 플로팅 전극을 전기적으로 연결하는 연결 전극을 더 포함하는 것을 특징으로 하는 표시 기판.
  4. 제3항에 있어서, 상기 연결 전극과 상기 화소 전극은 동일한 층으로부터 형성되는 것을 특징으로 하는 표시 기판.
  5. 제3항에 있어서, 상기 데이터 라인과 상기 플로팅 전극은 동일한 폭을 갖는 것을 특징으로 하는 표시 기판.
  6. 제1 항에 있어서, 상기 데이터 라인의 하부에 배치되는 액티브 패턴을 더 포함하며,
    상기 플로팅 전극은 상기 게이트 라인과 분리되어 있는 것을 특징으로 하는 표시 기판.
  7. 제1 방향으로 연장되는 게이트 라인;
    상기 게이트 라인과 동일한 층에 배치되고 상기 제1 방향과 교차하는 제2 방향으로 연장되는 플로팅 전극;
    상기 게이트 라인 및 상기 플로팅 전극 상에 배치되며, 상기 플로팅 전극을 노출시키는 절연층; 및
    상기 절연층 상에 배치되며, 상기 노출된 플로팅 전극과 전기적으로 연결되고, 상기 제2 방향으로 연장되는 데이터 라인을 포함하는 표시 기판.
  8. 제7항에 있어서,
    상기 데이터 라인상에 배치되는 유기막; 및
    상기 유기막 상에 배치되는 화소 전극을 더 포함하는 것을 특징으로 하는 표시 기판.
  9. 제7항에 있어서, 상기 데이터 라인과 상기 플로팅 전극은 동일한 폭을 갖는 것을 특징으로 하는 표시 기판.
  10. 제7항에 있어서, 상기 데이터 라인의 하면과 상기 플로팅 전극의 상면은 직접 접촉하는 것을 특징으로 하는 표시 기판.
  11. 베이스 기판 상에 게이트 금속층을 형성하는 단계;
    상기 게이트 금속층을 패터닝하여 제1 방향으로 연장되는 게이트 라인 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 플로팅 전극을 형성하는 단계;
    상기 게이트 라인 및 상기 플로팅 전극 상에 액티브층 및 상기 액티층 상에배치되는 데이터 금속층을 형성하는 단계;
    상기 액티브층 및 상기 데이터 금속층을 패터닝하여, 상기 제2 방향으로 연장되며, 상기 게이트 라인과 인접하게 형성되는 리세스를 포함하고, 상기 플로팅 전극과 중첩하는 데이터 라인을 형성하는 단계; 및
    상기 플로팅 전극과 상기 데이터 라인을 전기적으로 연결하는 연결 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 데이터 라인상에 배치되는 유기막을 형성하는 단계; 및
    상기 유기막 상에 배치되는 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판.
  13. 제12항에 있어서, 상기 연결 전극과 상기 화소 전극은 동일한 층으로부터 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제13항에 있어서, 상기 데이터 라인과 상기 플로팅 전극은 동일한 폭을 갖는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 베이스 기판 상에 게이트 금속층을 형성하는 단계;
    상기 게이트 금속층을 패터닝하여 제1 방향으로 연장되는 게이트 라인 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 플로팅 전극을 형성하는 단계;
    상기 게이트 라인 및 상기 플로팅 전극 상에 절연층 및 액티브 층을 형성하는 단계;
    상기 절연층 및 상기 액티브층을 패터닝하여, 액티브 패턴 및 상기 플로팅 전극을 노출하는 컨택홀을 형성하는 단계;
    상기 액티브 패턴이 형성된 베이스 기판 상에 데이터 금속층을 형성하는 단계; 및
    상기 데이터 금속층을 패터닝하여 상기 플로팅 전극과 전기적으로 연결되며, 상기 제2 방향으로 연장되는 데이터 라인을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  16. 제15항에 있어서,
    상기 데이터 라인 상에 배치되는 유기막을 형성하는 단계; 및
    상기 유기막 상에 배치되는 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판.
  17. 제15항에 있어서, 상기 데이터 라인과 상기 플로팅 전극은 동일한 폭을 갖는 것을 특징으로 하는 표시 기판의 제조 방법.
  18. 제15항에 있어서, 상기 데이터 라인의 하면과 상기 플로팅 전극의 상면은 직접 접촉하는 것을 특징으로 하는 표시 기판의 제조 방법.
  19. 제15항에 있어서, 상기 플로팅 전극은 상기 게이트 라인과 분리되어 있는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020140072204A 2014-06-13 2014-06-13 표시 기판 및 이의 제조 방법 KR20150143947A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140072204A KR20150143947A (ko) 2014-06-13 2014-06-13 표시 기판 및 이의 제조 방법
US14/610,358 US9620529B2 (en) 2014-06-13 2015-01-30 Display substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140072204A KR20150143947A (ko) 2014-06-13 2014-06-13 표시 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150143947A true KR20150143947A (ko) 2015-12-24

Family

ID=54836826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140072204A KR20150143947A (ko) 2014-06-13 2014-06-13 표시 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US9620529B2 (ko)
KR (1) KR20150143947A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101023323B1 (ko) 2003-12-30 2011-03-18 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치 제조방법
CN102544027B (zh) 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
KR101298408B1 (ko) 2005-07-28 2013-08-20 엘지디스플레이 주식회사 액정패널 및 이를 구비한 액정표시장치
KR101226444B1 (ko) * 2005-12-21 2013-01-28 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
KR20080007813A (ko) * 2006-07-18 2008-01-23 삼성전자주식회사 박막 트랜지스터 어레이 기판
KR20080040505A (ko) 2006-11-03 2008-05-08 삼성전자주식회사 표시 장치
KR101916949B1 (ko) * 2011-11-03 2018-11-09 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US20150364495A1 (en) 2015-12-17
US9620529B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
KR102089074B1 (ko) 표시패널용 어레이 기판 및 그 제조방법
KR101749757B1 (ko) 고 투과 수평 전계형 액정표시장치 및 그 제조 방법
US9164613B2 (en) Touch display substrate and touch display panel having the same
US9280026B2 (en) Pixel structure and display panel
US9647243B2 (en) Display apparatus and method of manufacturing the same
US20120176561A1 (en) Liquid crystal display
JP2016519847A (ja) 薄膜トランジスタ及びその製造方法、アレイ基板、並びにディスプレイ
EP3018704B1 (en) Array substrate, display device, and method for manufacturing array substrate
TWI691089B (zh) 薄膜電晶體、製造該薄膜電晶體的方法及包含該薄膜電晶體的顯示裝置
KR102659970B1 (ko) 표시 기판 및 이의 제조 방법
KR20160053262A (ko) 표시 기판 및 이의 제조 방법
KR101992341B1 (ko) 액정 표시 장치
KR20160128518A (ko) 표시장치 및 그 제조방법
WO2014042058A1 (ja) 回路基板、その製造方法及び表示装置
KR20150005053A (ko) 어레이 기판 및 이를 포함하는 액정표시패널
CN105938839B (zh) 薄膜晶体管基板及其制造方法
KR102469790B1 (ko) 표시 기판 및 이의 제조 방법
KR102596074B1 (ko) 표시 기판 및 이의 제조 방법
US20170162609A1 (en) Display panel and manufacturing method thereof
KR20150143947A (ko) 표시 기판 및 이의 제조 방법
KR102602162B1 (ko) 표시 장치 및 그 제조 방법
KR102370474B1 (ko) 표시 장치 및 이의 제조 방법
KR102412069B1 (ko) 박막 트랜지스터
KR102212167B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
TWM471031U (zh) 氧化物半導體薄膜電晶體基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment