KR20150005053A - 어레이 기판 및 이를 포함하는 액정표시패널 - Google Patents

어레이 기판 및 이를 포함하는 액정표시패널 Download PDF

Info

Publication number
KR20150005053A
KR20150005053A KR20130078283A KR20130078283A KR20150005053A KR 20150005053 A KR20150005053 A KR 20150005053A KR 20130078283 A KR20130078283 A KR 20130078283A KR 20130078283 A KR20130078283 A KR 20130078283A KR 20150005053 A KR20150005053 A KR 20150005053A
Authority
KR
South Korea
Prior art keywords
pattern
disposed
film transistor
thin film
liquid crystal
Prior art date
Application number
KR20130078283A
Other languages
English (en)
Inventor
장대환
이대영
남중건
조국래
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20130078283A priority Critical patent/KR20150005053A/ko
Priority to US14/107,167 priority patent/US20150009460A1/en
Publication of KR20150005053A publication Critical patent/KR20150005053A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

어레이 기판은, 기판 상에 배치되는 반사 패턴, 상기 반사 패턴 상에 배치되며 상기 반사 패턴에 중첩하는 보호 패턴, 상기 기판 및 상기 보호 패턴을 커버하는 제1 보호층 및 상기 제1 보호층 상에 배치되며 상기 반사 패턴에 중첩하는 박막 트랜지스터를 포함한다. 상기 제1 보호층은 실리콘 옥시카바이드(SiOC)를 포함한다.

Description

어레이 기판 및 이를 포함하는 액정표시패널{ARRAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY PANEL HAVING THE SAME}
본 발명은 어레이 기판 및 이를 포함하는 액정표시패널에 관한 것으로, 보다 상세하게는 표시 영상의 휘도를 향상시킬 수 있는 어레이 기판 및 이를 포함하는 액정표시패널에 관한 것이다.
일반적으로, 액정표시장치에서는, 어레이 기판 및 대향 기판 사이에 배치되는 액정의 배향에 따라 상기 기판들을 투과하는 광량이 조절됨으로써, 원하는 영상이 표시된다. 이를 위해 상기 액정표시장치는 표시 패널에 광을 제공하기 위한 광원을 필요로 한다. 상기 광원은 상기 액정표시장치의 백라이트 유닛에 포함된다. 상기 광원으로부터 출사된 광은 상기 어레이 기판, 대향 기판 및 액정층을 포함하는 표시 패널에 제공된다.
최근에는 표시 품질을 향상시키기 위하여, 일정한 면적을 갖는 표시 패널에서 해상도 및 화소 집적도를 높이기 위한 기술들이 개발되고 있다. 예를 들어, 표시 패널은 단위 인치(inch)당 500 화소 이상 집적되어, 4096x3072 의 해상도를 갖는 영상을 표시할 수 있다.
그러나, 표시 품질을 증가시키기 위해 화소 집적도를 높이는 경우, 백라이트 광이 차단되는 화소 경계부의 면적 또한 증가함에 따라, 백라이트 유닛으로부터 제공되는 광의 투과율이 감소하는 문제점이 있다.
또한, 표시 패널의 전체적인 휘도를 증가시키기 위해 백라이트 유닛의 개수를 증가시키는 경우에는, 액정표시장치의 제조비용이 증가하는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 백라이트 광원의 증가 없이도, 높은 화소 집적도를 갖는 액정표시패널에서 영상의 휘도를 증가시킬 수 있는 어레이 기판 및 이를 포함하는 액정표시패널을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 어레이 기판은, 기판 상에 배치되는 반사 패턴; 상기 반사 패턴 상에 배치되며, 상기 반사 패턴에 중첩하는 보호 패턴; 상기 기판 및 상기 보호 패턴을 커버하는 제1 보호층; 및 상기 실리콘 옥시카바이드층 상에 배치되며, 상기 반사 패턴에 중첩하는 박막 트랜지스터를 포함한다. 상기 제1 보호층은 실리콘 옥시카바이드(SiOC)를 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 보호층 및 상기 박막 트랜지스터 사이에 배치되는 제2 보호층을 더 포함할 수 있다. 상기 제2 보호층은 무기 실리콘을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 무기 실리콘은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 보호층의 두께는 1 μm 이상일 수 있다.
본 발명의 일 실시예에 있어서, 상기 반사 패턴은 알루미늄, 금, 은, 구리, 크롬, 철, 니켈 또는 이들의 합금을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 보호 패턴은 티타늄을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터는, 게이트 전극; 상기 게이트 전극에 중첩하는 반도체 패턴; 상기 반도체 패턴의 제1 단부에 중첩하는 소스 전극; 및 상기 소스 전극으로부터 이격되며, 상기 반도체 패턴의 제2 단부에 중첩하는 드레인 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터의 경계는 상기 반사 패턴의 경계에 대응할 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터가 배치된 기판 상에 형성되는 컬러필터 패턴을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터가 배치된 기판 상에 형성되는 유기 절연막; 및 상기 유기 절연막 상에 형성되는 화소 전극을 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 액정표시패널은, 박막 트랜지스터를 포함하는 어레이 기판; 상기 어레이 기판에 마주하는 대향 기판; 및 상기 어레이 기판 및 대향 기판의 사이에 배치되는 액정층을 포함하고, 상기 어레이 기판은, 베이스 기판 상에 배치되며, 상기 박막 트랜지스터에 중첩하는 반사 패턴; 상기 반사 패턴 상에 배치되며, 상기 반사 패턴에 중첩하는 보호 패턴; 및 상기 베이스 기판 및 상기 보호 패턴을 커버하는 제1 보호층을 포함하고, 상기 박막 트랜지스터는 상기 제1 보호층 상에 배치된다. 상기 제1 보호층은 실리콘 옥시카바이드(SiOC)를 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 보호층 및 상기 박막 트랜지스터 사이에 배치되는 제2 보호층을 더 포함할 수 있다. 상기 제2 보호층은 무기 실리콘을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 무기 실리콘은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 반사 패턴은 알루미늄, 금, 은, 구리, 크롬, 철, 니켈 또는 이들의 합금을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 보호 패턴은 티타늄을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 대향 기판은, 상기 반사 패턴에 대응하는 차광 패턴을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 대향 기판은, 상기 차광 패턴 상에 배치되는 컬러필터 패턴을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 대향 기판은, 상기 차광 패턴 상에 배치되는 공통 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 어레이 기판은, 상기 박막 트랜지스터가 배치된 기판 상에 형성되는 컬러필터 패턴을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 보호층의 두께는, 상기 반사 패턴의 두께보다 두꺼울 수 있다.
본 발명의 실시예들에 따른 어레이 기판 및 이를 포함하는 액정표시패널에 따르면, 백라이트 광을 차단하는 비개구 영역에, 어레이 기판이 상기 백라이트 광을 반사시키는 반사 패턴을 포함함으로써, 상기 비개구 영역에 대해 출사되는 광이 재사용(recycle)될 수 있고, 그에 따라 표시 영상의 휘도가 증가할 수 있다.
또한, 어레이 기판은 반사 패턴을 소정의 두께로 커버하는 패시베이션층을 더 포함함으로써, 상기 반사 패턴으로 인한 박막 트랜지스터의 전기적 영향을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 단면도이다.
도 2는 도 1의 액정표시장치에서 재사용되는 광을 도시한 단면도이다.
도 3a 내지 도 3h는 도 1의 액정표시장치에 포함되는 어레이 기판의 제조방법을 도시한 단면도들이다.
도 4는 본 발명의 다른 실시예에 따른 액정표시장치의 단면도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 단면도이다.
도 1을 참조하면, 본 실시예에 따른 액정표시장치는 액정표시패널(500) 및 백라이트 유닛(700)을 포함한다. 상기 액정표시패널(500)은 어레이 기판(100), 대향 기판(200) 및 액정층(300)을 포함한다. 상기 액정표시패널(500)은 상기 백라이트 유닛(700)으로부터 제공되는 광이 투과되는 개구 영역(OA) 및 상기 광이 차단되는 비개구 영역(NOA)을 갖는다. 상기 개구 영역(OA)은 매트릭스 형상으로 배치되는 복수 개의 화소 영역(미도시)에 대응할 수 있다. 상기 비개구 영역(NOA)은 상기 화소 영역의 경계부에 대응할 수 있다.
상기 어레이 기판(100)은 박막 트랜지스터 및 상기 박막 트랜지스터에 전기적으로 연결되는 화소 전극(150)을 포함하는 기판이다. 상기 대향 기판(200)은 상기 어레이 기판(100)에 마주하는 기판이다. 상기 액정층(300)은 상기 어레이 기판(100) 및 대향 기판(200)의 사이에 배치된다.
본 실시예에서는, 상기 어레이 기판(100)이 액정층(300)의 하부에 배치되고, 상기 백라이트 유닛(700)이 상기 어레이 기판(100)을 향하여 광을 제공하는 것으로 도시되었으나, 이는 예시적인 것으로서, 본 발명의 실시예들에 따른 액정표시패널의 배치는 이에 한정되지 않는다. 예를 들어, 다른 실시예에서, 어레이 기판이 액정층의 상부에 배치되고, 대향 기판이 액정층의 하부에 배치되며, 상기 대향 기판을 향하여 광이 제공되도록 상기 백라이트 유닛이 배치될 수 있다.
상기 어레이 기판(100)은 제1 베이스 기판(110), 반사 패턴(111), 보호 패턴(113), 패시베이션층, 박막 트랜지스터, 게이트 절연층(125), 무기 절연층(135), 유기 절연층(140) 및 화소 전극(150)을 포함한다. 상기 박막 트랜지스터는 상기 비개구 영역(NOA)에 대응하며, 게이트 전극(120), 반도체 패턴(130), 소스 전극(131) 및 드레인 전극(133)을 포함한다.
상기 제1 베이스 기판(110)은 투명한 절연 물질을 포함한다. 예를 들어, 상기 제1 베이스 기판(110)은 유리(glass), 석영(quartz), 플라스틱(plastic), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 수지, 폴리에틸린(polyethylene) 수지, 또는 폴리카보네이트(polycarbonate) 수지를 포함할 수 있다.
상기 반사 패턴(111)은 상기 비개구 영역(NOA)에 대응하며, 상기 제1 베이스 기판(110) 상에 배치된다. 상기 반사 패턴(111)은 반사율이 높은 금속, 예를 들어, 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 크롬(Cr), 철(Fe), 니켈(Ni) 또는 이들의 합금을 포함할 수 있다.
상기 보호 패턴(113)은 상기 반사 패턴(111) 상에 배치되며, 상기 반사 패턴(111)에 중첩한다. 상기 보호 패턴(113)은 예를 들어, 티타늄(Ti)을 포함할 수 있다. 이 경우, 상기 보호 패턴(113)은 액정표시장치의 제조 과정에서 제공될 수 있는 고온의 열 또는 압력으로부터 상기 반사 패턴(111)이 손상되는 것을 방지할 수 있다.
상기 패시베이션층은 적어도 2개의 층이 적층된 다층 구조를 가질 수 있다. 예를 들어, 상기 패시베이션층은 하부에 배치되는 제1 보호층(115) 및 상부에 배치되는 제2 보호층(117)을 포함할 수 있다.
상기 제1 보호층(115)은 상기 보호 패턴(113)이 형성된 기판 상에 배치되며, 상기 개구 영역(OA) 및 비개구 영역(NOA)을 전체적으로 커버한다. 예를 들어, 상기 제1 보호층(115)은 실리콘 옥시카바이드(silicon oxycarbide; SiOC)를 포함할 수 있다. 상기 제1 보호층(115)은 상기 보호 패턴(113) 상에서 소정의 두께(TH)를 갖는다. 상기 제1 보호층(115)의 상기 두께(TH)는 상기 반사 패턴(111)의 두께보다 두꺼울 수 있다. 예를 들어, 상기 두께는(TH)는 약 1 μm 이상 10 μm 이하일 수 있다. 상기 제1 보호층(115)의 상기 두께(TH)는, 상기 박막 트랜지스터와 상기 반사 패턴(111) 간에 원치 않은 커패시턴스(capacitance)가 형성되지 않도록 적절하게 설정될 수 있다.
상기 제2 보호층(117)은 상기 제1 보호층(115) 상에 배치된다. 예를 들어, 상기 제2 보호층(117)은 무기 실리콘을 포함할 수 있다. 상기 제2 보호층(117)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들어, 상기 제2 보호층(117)은 실리콘 옥시나이트라이드(silicon oxynitride)(SiON)를 포함할 수 있다. 상기 제2 보호층(117)은 상기 박막 트랜지스터의 게이트 금속(120) 또는 반도체 패턴(130)이 부착될 수 있도록 실질적으로 평탄한 표면을 제공한다.
상기 게이트 전극(120)은 상기 비개구 영역(NOA)에 대응하며, 상기 무기 실리콘층(117) 상에 배치된다. 상기 게이트 전극(120)은 상기 반사 패턴(111)에 중첩한다. 상기 게이트 전극(120)은 게이트 라인(미도시)에 전기적으로 연결되며, 게이트 구동부(미도시)로부터 상기 박막 트랜지스터를 구동하기 위한 게이트 신호를 인가받는다. 상기 게이트 전극(120)은 구리(Cu) 또는 구리 산화물(CuOx)을 포함할 수 있다. 또는, 상기 게이트 전극(120)은 갈륨 도핑된 아연 산화물(gallium doped zinc oxide; GZO), 인듐 도핑된 아연 산화물(indium doped zinc oxide; IZO) 또는 구리-망간 합금(CuMn)을 포함할 수 있다.
상기 게이트 절연층(125)은 상기 게이트 전극(120)이 형성된 무기 실리콘층(117) 상에 배치된다. 상기 게이트 절연층(125)은 투명한 절연 물질, 예컨대, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다.
상기 반도체 패턴(130)은 상기 게이트 전극(120) 및 반사 패턴(111)에 중첩하도록 상기 게이트 절연층(125) 상에 배치된다. 상기 반도체 패턴(130)은 인듐(indium; In), 아연(zinc; Zn), 갈륨(gallium; Ga), 주석(tin; Sn) 또는 하프늄(hafnium; Hf)을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(130)은 인듐 갈륨 아연 산화물(indium gallium zinc oxide; IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide; ITZO) 또는 하프늄 인듐 아연 산화물(hafnium indium zinc oxide; HIZO)을 포함하는 산화물 반도체 패턴일 수 있다.
상기 소스 전극(131)은 상기 반도체 패턴(130)의 제1 단부와 중첩되도록 상기 게이트 절연층(125) 상에 배치된다. 상기 드레인 전극(133)은 상기 소스 전극(131)과 이격되며, 상기 반도체 패턴(130)의 제2 단부와 중첩되도록 상기 게이트 절연층(125) 상에 배치된다. 본 실시예에서, 상기 박막 트랜지스터는 게이트 전극이 반도체 패턴의 하부에 배치되는 바텀-게이트 구조를 갖는 것으로 도시되었으나, 이는 예시적인 것으로서, 본 발명의 실시예에 따른 어레이 기판의 박막 트랜지스터는 이에 한정되지 않는다. 예를 들어, 상기 박막 트랜지스터는 게이트 전극이 반도체 패턴의 상부에 배치되는 탑-게이트 구조를 가질 수 있다. 실시예에 따라, 상기 박막 트랜지스터의 경계는 상기 반사 패턴의 경계에 대응할 수 있다.
상기 무기 절연층(135)은 상기 소스 전극(131) 및 드레인 전극(133)이 형성된 제1 베이스 기판(110) 상에 배치된다. 상기 무기 절연층(135)는 상기 게이트 절연층(125)과 실질적으로 동일한 재질을 포함할 수 있다.
상기 유기 절연층(140)은 상기 박막 트랜지스터가 형성된 상기 제1 베이스 기판(110) 상에 배치된다. 상기 유기 절연층(140)은 실질적으로 평탄한 상면을 가질 수 있다. 상기 유기 절연층(140)은 유기 절연 물질, 예컨대 아크릴(acryl) 수지 또는 페놀(phenol) 수지를 포함할 수 있다.
상기 화소 전극(150)은 상기 개구부(OP)에 중첩하며, 상기 유기 절연층(140)및 무기 절연층(135)을 관통하는 콘택홀(CNT)을 통해 상기 드레인 전극(133)에 전기적으로 연결된다. 상기 화소 전극(150)의 단부는 부분적으로 상기 비개구 영역(NOA)에 중첩할 수 있다. 상기 화소 전극(150)은 투명한 도전성 물질을 포함한다. 예를 들어, 상기 화소 전극(150)은 인듐 아연 산화물(indium zinc oxide; IZO), 인듐 주석 산화물(indium tin oxide; ITO), 주석 산화물(SnOx) 또는 아연 산화물(ZnOx)을 포함할 수 있다.
상기 대향 기판(200)은 제2 베이스 기판(210), 차광 패턴(220), 컬러필터 패턴(230) 및 공통 전극(240)을 포함한다.
상기 제2 베이스 기판(210)은 투명한 절연 물질을 포함한다. 상기 제2 베이스 기판(210)은 상기 제1 베이스 기판(110)과 실질적으로 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제2 베이스 기판(210)은 유리(glass), 석영(quartz), 플라스틱(plastic), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 수지, 폴리에틸린(polyethylene) 수지, 또는 폴리카보네이트(polycarbonate) 수지를 포함할 수 있다.
상기 차광 패턴(220)은 상기 비개구 영역(NOA)에 대응하여 상기 제2 베이스기판(210) 상에 배치된다. 상기 차광 패턴(220)은 화소 영역의 경계에서 누설되는 광을 차단한다. 예를 들어, 상기 차광 패턴(220)은 데이터 라인, 게이트 라인 및 상기 박막 트랜지스터에 중첩할 수 있다. 실시예에 따라, 상기 차광 패턴(220)의 경계는, 상기 반사 패턴(111)의 경계와 실질적으로 일치할 수 있다.
상기 컬러필터 패턴(230)은 상기 개구 영역(OA)에 대응하며 상기 차광 패턴(220)이 형성된 상기 제2 베이스 기판(210) 상에 배치된다. 또한, 상기 컬러필터 패턴(230)은 상기 차광 패턴(220)과 부분적으로 중첩할 수 있다. 상기 컬러필터 패턴(230)은 소정의 색 필터들을 포함할 수 있다. 예를 들어, 상기 컬러필터 패턴(230)은 적색 필터, 녹색 필터 또는 청색 필터를 포함할 수 있다.
상기 공통 전극(240)은 상기 컬러필터 패턴(230)이 형성된 상기 제2 베이스 기판(210) 상에 배치된다. 상기 공통 전극(240)은 투명한 도전성 물질을 포함한다. 예를 들어, 상기 공통 전극(240)은 인듐 아연 산화물(indium zinc oxide; IZO), 인듐 주석 산화물(indium tin oxide; ITO), 주석 산화물(SnOx) 또는 아연 산화물(ZnOx)을 포함할 수 있다.
상기 백라이트 유닛(700)은 상기 액정표시패널(500)의 하부에 배치된다. 상기 백라이트 유닛(700)은 상기 어레이 기판(100)을 향하여 광을 제공한다.
도 2는 도 1의 액정표시장치에서 재사용되는 광을 도시한 단면도이다.
도 2를 참조하면, 상기 백라이트 유닛(700)에서 출사된 광은 상기 제1 베이스 기판(110)을 투과하여 상기 반사 패턴(111)에 제공된다. 상기 반사 패턴(111)은 상기 입사되는 광의 일부를 하향 반사시킨다.
이때, 상기 반사 패턴(111)에 의해 하향 반사된 광은 상기 제1 베이스 기판(110) 또는 백라이트 유닛(700)에 의해 다시 상향 반사되어, 상기 액정표시패널(500)에 제공될 수 있다.
이와 같이, 본 실시예에 따른 어레이 기판 및 이를 포함하는 액정표시패널에 따르면, 백라이트 유닛(700)으로부터 제공된 광이 반사 패턴(111)에 의해 반사됨으로써, 상기 광의 이용 효율이 향상될 수 있다. 또한, 상기 반사 패턴(111)이 제1 보호층(115)에 의해 박막 트랜지스터로부터 이격됨으로써, 상기 반사 패턴(111)으로 인한 박막 트랜지스터의 전기적 영향을 감소시킬 수 있다.
도 3a 내지 도 3h는 도 1의 액정표시장치에 포함되는 어레이 기판의 제조방법을 도시한 단면도들이다.
도 3a를 참조하면, 제1 베이스 기판(110) 상에 반사 금속층을 형성하고, 상기 반사 금속층을 패터닝하여 반사 패턴(111)을 형성한다. 상기 반사 패턴(111)은 복수 개의 개구 영역(OA)을 정의하는 비개구 영역(NOA)에 대응할 수 있다. 상기 반사 패턴(111)은 반사율이 높은 금속, 예를 들어, 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 크롬(Cr), 철(Fe), 니켈(Ni) 또는 이들의 합금을 포함할 수 있다.
도 3b를 참조하면, 상기 반사 패턴(111)이 형성된 제1 베이스 기판(110) 상에 보호 금속층을 형성하고, 상기 보호 금속층을 패터닝하여 보호 패턴(113)을 형성한다. 상기 보호 패턴(113)은 상기 반사 패턴(111)에 중첩한다. 상기 보호 패턴(113)은 예를 들어, 티타늄(Ti)을 포함할 수 있다.
도 3c를 참조하면, 상기 보호 패턴(113)이 형성된 제1 베이스 기판(110) 상에 패시베이션층을 형성한다. 상기 패시베이션층은 적어도 2개의 층이 적층된 다층 구조를 가질 수 있다. 예를 들어, 상기 패시베이션층은 제1 보호층(115) 및 제2 보호층(117)을 포함할 수 있다. 상기 제1 보호층(115)은 상기 보호 패턴(113)이 형성된 기판 상에 배치되며, 상기 개구 영역(OA) 및 비개구 영역(NOA)을 전체적으로 커버한다. 상기 제1 보호층(115)은 예를 들어, 실리콘 옥시카바이드를 포함할 수 있다. 상기 제1 보호층(115)은 상기 보호 패턴(113) 상에서 소정의 두께(TH)를 갖는다. 상기 제1 보호층(115)의 상기 두께(TH)는 상기 반사 패턴(111)의 두께보다 두꺼울 수 있다. 예를 들어, 상기 두께는(TH)는 약 1 μm 이상 10 μm 이하일 수 있다. 상기 제1 보호층(115)의 상기 두께(TH)는, 후술할 박막 트랜지스터와 상기 반사 패턴(111) 간에 원치 않은 커패시턴스(capacitance)가 형성되지 않도록 적절하게 설정될 수 있다.
상기 제2 보호층(117)은 상기 제1 보호층(115) 상에 형성된다. 상기 제2 보호층(117)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들어, 상기 제2 보호층(117)은 실리콘 옥시나이트라이드(silicon oxynitride)(SiON)을 포함할 수 있다. 상기 제2 보호층(117)은 후술할 박막 트랜지스터의 게이트 금속(120) 또는 반도체 패턴(130)이 부착될 수 있도록 실질적으로 평탄한 표면을 제공한다.
도 3d를 참조하면, 상기 제2 보호층(117)이 형성된 제1 베이스 기판(110) 상에 게이트 금속층을 형성하고, 상기 게이트 금속층을 패터닝하여 게이트 전극(120)을 형성한다. 상기 게이트 전극(120)은 구리(Cu) 또는 구리 산화물(CuOx)을 포함할 수 있다. 또는, 상기 게이트 전극(120)은 갈륨 도핑된 아연 산화물(gallium doped zinc oxide; GZO), 인듐 도핑된 아연 산화물(indium doped zinc oxide; IZO) 또는 구리-망간 합금(CuMn)을 포함할 수 있다.
도 3e를 참조하면, 상기 게이트 전극(120)이 형성된 제1 베이스 기판(110) 상에 게이트 절연층(125) 및 반도체 패턴(130)을 형성한다. 상기 게이트 절연층(125)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기막 또는 투명한 재질의 유기막으로 형성될 수 있다. 또한, 상기 게이트 절연층(125)은 화학 기상 증착(CVD) 공정 또는 유기막 코팅 공정에 의해 형성할 수 있다.
상기 반도체 패턴(130)은 상기 게이트 전극(120) 및 반사 패턴(111)에 중첩하도록 상기 게이트 절연층(125) 상에 형성된다. 상기 반도체 패턴(130)은 인듐(indium; In), 아연(zinc; Zn), 갈륨(gallium; Ga), 주석(tin; Sn) 또는 하프늄(hafnium; Hf)을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(130)은 인듐 갈륨 아연 산화물(indium gallium zinc oxide; IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide; ITZO) 또는 하프늄 인듐 아연 산화물(hafnium indium zinc oxide; HIZO)을 포함하는 산화물 반도체 패턴일 수 있다.
도 3f를 참조하면, 상기 반도체 패턴(130)이 형성된 게이트 절연층(125) 상에, 소스 전극(131) 및 드레인 전극(133)을 형성하고, 상기 소스 전극(131) 및 드레인 전극(133)을 커버하는 무기 절연층(135)을 형성한다. 상기 소스 전극(131) 및 드레인 전극(133)은, 동일한 금속층으로부터 형성될 수 있다. 예를 들어, 상기 소스 전극(131) 및 드레인 전극(133)은 상기 반도체 패턴(130)이 배치된 게이트 절연층(125) 상에, 신호 금속층을 형성한 다음, 상기 신호 금속층을 식각하여 형성될 수 있다. 상기 신호 금속층은 복수 개의 금속층이 적층된 구조를 가질 수 있다. 예를 들어, 상기 신호 금속층은 알루미늄(Al), 티타늄(Ti), 구리(Cu), 몰리브덴(Mo), 탄탈륨(Ta), 텅스텐(W), 네오디뮴(Nd), 크롬(Cr) 또는 은(Ag)을 포함할 수 있다.
도 3g를 참조하면, 상기 무기 절연층(135) 상에 유기 절연층(140)을 형성하고, 상기 드레인 전극(133)의 일부를 노출시키는 콘택홀(CNT)을 형성한다. 상기 유기 절연층(140)은 실질적으로 평탄한 상면을 가질 수 있다. 상기 유기 절연층(140)은 유기 절연 물질, 예컨대 아크릴(acryl) 수지 또는 페놀(phenol) 수지를 포함할 수 있다.
도 3h를 참조하면, 상기 유기 절연층(140) 상에, 상기 콘택홀(CNT)을 통해 상기 드레인 전극(133)에 접촉하는 화소 전극(150)을 형성한다. 상기 화소 전극(150)은 투명한 도전성 물질을 포함할 수 있다. 예를 들어, 상기 화소 전극(150)은 인듐 아연 산화물(indium zinc oxide; IZO), 인듐 주석 산화물(indium tin oxide; ITO), 주석 산화물(SnOx) 또는 아연 산화물(ZnOx)을 포함할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 액정표시장치의 단면도이다.
도 4를 참조하면, 본 실시예에 따른 액정표시장치는 액정표시패널(500) 및 백라이트 유닛(700)을 포함한다. 상기 액정표시패널(500)은 어레이 기판(100), 대향 기판(200) 및 액정층(300)을 포함한다. 상기 액정표시패널(500)은 상기 백라이트 유닛(700)으로부터 제공되는 광이 투과되는 개구 영역(OA) 및 상기 광이 차단되는 비개구 영역(NOA)를 갖는다. 본 실시예에 따른 액정표시장치는 어레이 기판(100)이 컬러필터 패턴(160)을 포함하는 점을 제외하면, 도 1에 도시된 액정표시장치와 실질적으로 동일하다. 이하, 동일한 구성에 대한 설명은 생략하거나 간략히 한다.
상기 어레이 기판(100)은 제1 베이스 기판(110), 반사 패턴(111), 보호 패턴(113), 패시베이션층, 박막 트랜지스터, 게이트 절연층(125), 무기 절연층(135), 컬러필터 패턴(160), 유기 절연층(140) 및 화소 전극(150)을 포함한다. 상기 박막 트랜지스터는 상기 비개구 영역(NOA)에 대응하며, 게이트 전극(120), 반도체 패턴(130), 소스 전극(131) 및 드레인 전극(133)을 포함한다.
상기 제1 베이스 기판(110)은 투명한 절연 물질을 포함한다.
상기 반사 패턴(111)은 상기 비개구 영역(NOA)에 대응하며, 상기 제1 베이스 기판(110) 상에 배치된다. 상기 반사 패턴(111)은 반사율이 높은 금속, 예를 들어, 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 크롬(Cr), 철(Fe), 니켈(Ni) 또는 이들의 합금을 포함할 수 있다.
상기 보호 패턴(113)은 상기 반사 패턴(111) 상에 배치되며, 상기 반사 패턴(111)에 중첩한다. 상기 보호 패턴(113)은 예를 들어, 티타늄(Ti)을 포함할 수 있다.
상기 패시베이션층은 적어도 2개의 층이 적층된 다층 구조를 가질 수 있다. 예를 들어, 상기 패시베이션층은 하부에 배치되는 제1 보호층(115) 및 상부에 배치되는 제2 보호층(117)을 포함할 수 있다.
상기 제1 보호층(115)은 상기 보호 패턴(113)이 형성된 기판 상에 배치되며, 상기 개구 영역(OA) 및 비개구 영역(NOA)을 전체적으로 커버한다. 상기 제1 보호층(115)은 예를 들어, 실리콘 옥시카바이드(silicon oxycarbide; SiOC)를 포함할 수 있다. 상기 제1 보호층(115)의 두께는, 상기 박막 트랜지스터와 상기 반사 패턴(111) 간에 원치 않은 커패시턴스(capacitance)가 형성되지 않도록 적절하게 설정될 수 있다.
상기 제2 보호층(117)은 상기 제1 보호층(115) 상에 배치된다. 상기 제2 보호층은 예를 들어, 무기 실리콘층을 포함할 수 있다. 상기 제2 보호층(117)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다.
상기 게이트 전극(120)은 상기 비개구 영역(NOA)에 대응하며, 상기 무기 실리콘층(117) 상에 배치된다. 상기 게이트 전극(120)은 상기 반사 패턴(111)에 중첩한다.
상기 게이트 절연층(125)은 상기 게이트 전극(120)이 형성된 제2 보호층(117) 상에 배치된다.
상기 반도체 패턴(130)은 상기 게이트 전극(120) 및 반사 패턴(111)에 중첩하도록 상기 게이트 절연층(125) 상에 배치된다.
상기 소스 전극(131)은 상기 반도체 패턴(130)의 제1 단부와 중첩되도록 상기 게이트 절연층(125) 상에 배치된다. 상기 드레인 전극(133)은 상기 소스 전극(131)과 이격되며, 상기 반도체 패턴(130)의 제2 단부와 중첩되도록 상기 게이트 절연층(125) 상에 배치된다. 본 실시예에서, 상기 박막 트랜지스터는 게이트 전극이 하부에 배치되는 바텀-게이트 구조를 갖는 것으로 도시되었으나, 이는 예시적인 것으로서, 본 발명의 실시예에 따른 어레이 기판의 박막 트랜지스터는 이에 한정되지 않는다.
상기 무기 절연층(135)은 상기 소스 전극(131) 및 드레인 전극(133)이 형성된 제1 베이스 기판(110) 상에 배치된다. 상기 무기 절연층(135)는 상기 게이트 절연층(125)과 실질적으로 동일한 재질을 포함할 수 있다.
상기 컬러필터 패턴(160)은 상기 무기 절연층(135) 상에 배치된다. 상기 컬러필터 패턴(160)은 상기 개구 영역(OA)에 중첩할 수 있다. 또한, 상기 컬러필터 패턴(160)은 상기 비개구 영역(NOA)에 부분적으로 중첩할 수 있다. 상기 컬러필터 패턴(160)은 예를 들어, 적색 필터, 청색 필터, 또는 녹색 필터를 포함할 수 있다.
상기 유기 절연층(140)은 상기 컬러필터 패턴(160)이 형성된 제1 베이스 기판(110) 상에 배치된다. 상기 유기 절연층(140)은 실질적으로 평탄한 상면을 가질 수 있다.
상기 화소 전극(150)은 상기 개구부(OP)에 중첩하며, 상기 유기 절연층(140)및 무기 절연층(135)을 관통하는 콘택홀(CNT)을 통해 상기 드레인 전극(133)에 전기적으로 연결된다. 상기 화소 전극(150)의 단부는 부분적으로 상기 비개구 영역(NOA)에 중첩할 수 있다.
상기 대향 기판(200)은 제2 베이스 기판(210), 차광 패턴(220) 및 공통 전극(240)을 포함한다.
상기 제2 베이스 기판(210)은 투명한 절연 물질을 포함한다.
상기 차광 패턴(220)은 상기 비개구 영역(NOA)에 대응하여 상기 제2 베이스기판(210) 상에 배치된다. 상기 차광 패턴(220)은 화소 영역의 경계에서 누설되는 광을 차단한다. 예를 들어, 상기 차광 패턴(220)은 데이터 라인, 게이트 라인 및 상기 박막 트랜지스터에 중첩할 수 있다.
상기 공통 전극(240)은 상기 차광 패턴(240)이 형성된 상기 제2 베이스 기판(210) 상에 배치된다. 상기 공통 전극(240)은 투명한 도전성 물질을 포함한다.
상기 백라이트 유닛(700)은 상기 액정표시패널(500)의 어레이 기판(100)을 향하여 광을 제공한다.
이와 같이, 본 실시예에 따른 어레이 기판 및 이를 포함하는 액정표시패널에 따르면, 백라이트 유닛(700)으로부터 제공된 광이 반사 패턴(111)에 의해 반사됨으로써, 상기 광의 이용 효율이 향상될 수 있다. 또한, 상기 반사 패턴(111)이 제1 보호층(115)에 의해 박막 트랜지스터로부터 이격됨으로써, 상기 반사 패턴(111)로 인한 박막 트랜지스터의 전기적 영향을 감소시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 어레이 기판 110: 제1 베이스 기판
111: 반사 패턴 113: 보호 패턴
115: 제1 보호층 117: 제2 보호층
120: 게이트 전극 125: 게이트 절연층
130: 반도체 패턴 131: 소스 전극
133: 드레인 전극 135: 무기 절연층
140: 유기 절연층 150: 화소 전극
160, 230: 컬러필터 패턴
200: 대향 기판 210: 제2 베이스 기판
220: 차광 패턴 240: 공통 전극
300: 액정층 500: 액정표시패널
700: 백라이트 유닛
NOA: 비개구 영역 OA: 개구 영역
CNT: 콘택홀

Claims (20)

  1. 기판 상에 배치되는 반사 패턴;
    상기 반사 패턴 상에 배치되며, 상기 반사 패턴에 중첩하는 보호 패턴;
    상기 기판 및 상기 보호 패턴을 커버하는 제1 보호층; 및
    상기 제1 보호층 상에 배치되며, 상기 반사 패턴에 중첩하는 박막 트랜지스터를 포함하고,
    상기 제1 보호층은 실리콘 옥시카바이드(SiOC)를 포함하는 어레이 기판.
  2. 제1항에 있어서, 상기 제1 보호층 및 상기 박막 트랜지스터 사이에 배치되는 제2 보호층을 더 포함하고,
    상기 제2 보호층은 무기 실리콘을 포함하는 것을 특징으로 하는 어레이 기판.
  3. 제2항에 있어서, 상기 무기 실리콘은 실리콘 산화물 또는 실리콘 질화물을 포함하는 것을 특징으로 하는 어레이 기판.
  4. 제1항에 있어서, 상기 제1 보호층의 두께는 1 μm 이상인 것을 특징으로 하는 어레이 기판.
  5. 제1항에 있어서, 상기 반사 패턴은 알루미늄, 금, 은, 구리, 크롬, 철, 니켈 또는 이들의 합금을 포함하는 것을 특징으로 하는 어레이 기판.
  6. 제1항에 있어서, 상기 보호 패턴은 티타늄을 포함하는 것을 특징으로 하는 어레이 기판.
  7. 제1항에 있어서, 상기 박막 트랜지스터는
    게이트 전극;
    상기 게이트 전극에 중첩하는 반도체 패턴;
    상기 반도체 패턴의 제1 단부에 중첩하는 소스 전극; 및
    상기 소스 전극으로부터 이격되며, 상기 반도체 패턴의 제2 단부에 중첩하는 드레인 전극을 포함하는 것을 특징으로 하는 어레이 기판.
  8. 제1항에 있어서, 상기 박막 트랜지스터의 경계는 상기 반사 패턴의 경계에 대응하는 것을 특징으로 하는 어레이 기판.
  9. 제1항에 있어서, 상기 박막 트랜지스터가 배치된 기판 상에 형성되는 컬러필터 패턴을 더 포함하는 것을 특징으로 하는 어레이 기판.
  10. 제1항에 있어서,
    상기 박막 트랜지스터가 배치된 기판 상에 형성되는 유기 절연막; 및
    상기 유기 절연막 상에 형성되는 화소 전극을 더 포함하는 것을 특징으로 하는 어레이 기판.
  11. 박막 트랜지스터를 포함하는 어레이 기판;
    상기 어레이 기판에 마주하는 대향 기판; 및
    상기 어레이 기판 및 대향 기판의 사이에 배치되는 액정층을 포함하고,
    상기 어레이 기판은,
    베이스 기판 상에 배치되며, 상기 박막 트랜지스터에 중첩하는 반사 패턴;
    상기 반사 패턴 상에 배치되며, 상기 반사 패턴에 중첩하는 보호 패턴; 및
    상기 베이스 기판 및 상기 보호 패턴을 커버하는 제1 보호층을 포함하며,
    상기 박막 트랜지스터는 상기 제1 보호층 상에 배치되고,
    상기 제1 보호층은 실리콘 옥시카바이드(SiOC)를 포함하는 액정표시패널.
  12. 제11항에 있어서, 상기 제1 보호층 및 상기 박막 트랜지스터 사이에 배치되는 제2 보호층을 더 포함하고,
    상기 제2 보호층은 무기 실리콘을 포함하는 것을 특징으로 하는 액정표시패널.
  13. 제12항에 있어서, 상기 무기 실리콘은 실리콘 산화물 또는 실리콘 질화물을 포함하는 것을 특징으로 하는 액정표시패널.
  14. 제11항에 있어서, 상기 반사 패턴은 알루미늄, 금, 은, 구리, 크롬, 철, 니켈 또는 이들의 합금을 포함하는 것을 특징으로 하는 액정표시패널.
  15. 제11항에 있어서, 상기 보호 패턴은 티타늄을 포함하는 것을 특징으로 하는 액정표시패널.
  16. 제11항에 있어서, 상기 대향 기판은, 상기 반사 패턴에 대응하는 차광 패턴을 포함하는 것을 특징으로 하는 액정표시패널.
  17. 제16항에 있어서, 상기 대향 기판은, 상기 차광 패턴 상에 배치되는 컬러필터 패턴을 더 포함하는 것을 특징으로 하는 액정표시패널.
  18. 제16항에 있어서, 상기 대향 기판은, 상기 차광 패턴 상에 배치되는 공통 전극을 더 포함하는 것을 특징으로 하는 액정표시패널.
  19. 제11항에 있어서, 상기 어레이 기판은, 상기 박막 트랜지스터가 배치된 기판 상에 형성되는 컬러필터 패턴을 더 포함하는 것을 특징으로 하는 액정표시패널.
  20. 제11항에 있어서, 상기 제1 보호층의 두께는, 상기 반사 패턴의 두께보다 두꺼운 것을 특징으로 하는 액정표시패널.
KR20130078283A 2013-07-04 2013-07-04 어레이 기판 및 이를 포함하는 액정표시패널 KR20150005053A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130078283A KR20150005053A (ko) 2013-07-04 2013-07-04 어레이 기판 및 이를 포함하는 액정표시패널
US14/107,167 US20150009460A1 (en) 2013-07-04 2013-12-16 Array substrate and liquid crystal display panel having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130078283A KR20150005053A (ko) 2013-07-04 2013-07-04 어레이 기판 및 이를 포함하는 액정표시패널

Publications (1)

Publication Number Publication Date
KR20150005053A true KR20150005053A (ko) 2015-01-14

Family

ID=52132611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130078283A KR20150005053A (ko) 2013-07-04 2013-07-04 어레이 기판 및 이를 포함하는 액정표시패널

Country Status (2)

Country Link
US (1) US20150009460A1 (ko)
KR (1) KR20150005053A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017111275A1 (ko) * 2015-12-22 2017-06-29 엘지이노텍 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10492843B2 (en) 2014-06-04 2019-12-03 Csa Medical, Inc. Method and system for consistent, repeatable, and safe cryospray treatment of airway tissue
KR102267126B1 (ko) * 2014-12-19 2021-06-21 삼성디스플레이 주식회사 디스플레이 패널 및 이의 제조 방법
KR20160116121A (ko) * 2015-03-25 2016-10-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
WO2020055511A1 (en) 2018-09-14 2020-03-19 Gopro, Inc. Electrical connectivity between detachable components

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661825B1 (ko) * 1999-12-28 2006-12-27 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시장치의 어레이 기판 및 그의 제조방법
JP2004170554A (ja) * 2002-11-18 2004-06-17 Victor Co Of Japan Ltd 反射型液晶表示装置
KR101244895B1 (ko) * 2006-04-06 2013-03-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
JP4241777B2 (ja) * 2006-07-25 2009-03-18 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101544847B1 (ko) * 2008-07-03 2015-08-18 삼성디스플레이 주식회사 액정 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017111275A1 (ko) * 2015-12-22 2017-06-29 엘지이노텍 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치
US10541254B2 (en) 2015-12-22 2020-01-21 Lg Innotek Co., Ltd. Thin film transistor substrate, and display panel and display device including same

Also Published As

Publication number Publication date
US20150009460A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
US9618793B2 (en) Liquid crystal display device
US9515028B2 (en) Array substrate, method of manufacturing the same and display device
US10608052B2 (en) Display substrate and method of manufacturing the same
US20120154308A1 (en) Touch display substrate and touch display panel having the same
US8907343B2 (en) Display panel and method for manufacturing the same
CN107290904B (zh) 显示装置
US10877339B2 (en) TFT substrate and liquid crystal display panel
KR20150132610A (ko) 표시 기판 및 이의 제조 방법
US10303020B2 (en) Display device and manufacturing method of the same
TWI691089B (zh) 薄膜電晶體、製造該薄膜電晶體的方法及包含該薄膜電晶體的顯示裝置
KR20150005053A (ko) 어레이 기판 및 이를 포함하는 액정표시패널
KR20160028587A (ko) 박막 트랜지스터 어레이 기판과 이의 제조 방법 및 이를 포함하는 액정 표시 장치
KR20170052801A (ko) 표시 장치 및 그 제조 방법
KR102553976B1 (ko) 표시 패널 및 이의 제조 방법
KR102484136B1 (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
KR20160128518A (ko) 표시장치 및 그 제조방법
KR20150051351A (ko) 박막 트랜지스터 기판과 디스플레이 장치 및 그들의 제조방법
US8946716B2 (en) Capacitor structure of gate driver in panel
KR20160125598A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
KR102163008B1 (ko) 반사형 표시패널용 어레이 기판 및 그 제조방법
US9018623B2 (en) Array substrate, display panel having the same and method of manufacturing the array substrate
KR102602162B1 (ko) 표시 장치 및 그 제조 방법
US10444580B2 (en) Array substrate, display panel, display apparatus, and fabricating method thereof
KR20220111762A (ko) 표시 장치
KR20080062422A (ko) 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 패널

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid