TWI691089B - 薄膜電晶體、製造該薄膜電晶體的方法及包含該薄膜電晶體的顯示裝置 - Google Patents

薄膜電晶體、製造該薄膜電晶體的方法及包含該薄膜電晶體的顯示裝置 Download PDF

Info

Publication number
TWI691089B
TWI691089B TW107140077A TW107140077A TWI691089B TW I691089 B TWI691089 B TW I691089B TW 107140077 A TW107140077 A TW 107140077A TW 107140077 A TW107140077 A TW 107140077A TW I691089 B TWI691089 B TW I691089B
Authority
TW
Taiwan
Prior art keywords
channel
thickness
oxide semiconductor
thin film
channel connection
Prior art date
Application number
TW107140077A
Other languages
English (en)
Other versions
TW201929237A (zh
Inventor
張宰滿
Original Assignee
南韓商Ｌｇ顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｌｇ顯示器股份有限公司 filed Critical 南韓商Ｌｇ顯示器股份有限公司
Publication of TW201929237A publication Critical patent/TW201929237A/zh
Application granted granted Critical
Publication of TWI691089B publication Critical patent/TWI691089B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Abstract

一種薄膜電晶體，包括在一基板上的一氧化物半導體層。該氧化物半導體層包括：一通道部；一第一通道連接部，連接到該通道部的一第一端；以及一第二通道連接部，連接到該通道部的一第二端。該第二通道連接部的厚度不同於該第一通道連接部的厚度。該通道部的該第一端具有與該第一通道連接部的厚度相同的厚度，並且該通道部的該第二端具有與該第二通道連接部的厚度相同的厚度。

Description

薄膜電晶體、製造該薄膜電晶體的方法及包含該薄膜電晶體的顯示裝置
本發明涉及一種薄膜電晶體(Thin Film Transistor,TFT)、製造該薄膜電晶體的方法及包含該薄膜電晶體的顯示裝置。
電晶體已廣泛用於電子裝置領域，作為開關裝置或驅動裝置。特別是，由於薄膜電晶體可以在玻璃基板或塑膠基板上製造，因此其已被廣泛用作諸如液晶顯示裝置或有機發光顯示裝置的顯示裝置的開關裝置。
基於構成主動層的材料，薄膜電晶體可分為：非晶矽薄膜電晶體，非晶矽在其中用作主動層；多晶矽薄膜電晶體，多晶矽在其中用作主動層；以及氧化物半導體薄膜電晶體，氧化物半導體在其中用作主動層。
對於氧化物半導體薄膜電晶體(氧化物半導體TFT)而言，構成主動層的氧化物可以在相對低的溫度下沉積；氧化物半導體薄膜電晶體的遷移率高；以及根據含在氧化物半導體層中的氧含量，氧化物的電阻變化很大，從而可以容易地獲得氧化物半導體薄膜電晶體所期望的物理性質。另外，因為氧化物半導體層由於氧化物的性質而是透明的，所以氧化物半導體薄膜電晶體在透明顯示器的實現上是有優勢的。
因此，氧化物半導體薄膜電晶體可用作顯示裝置的開關裝置或驅動裝置。然而，當薄膜電晶體被驅動時，在氧化物半導體層的汲極電極連接部附近發生電場累積。由於這種電場累積，發生諸如氧化物半導體層之不對稱劣化和遷移率增加的異常行為，從而劣化了薄膜電晶體的可靠度。
本發明鑒於上述問題而完成，並且本發明的目的是提供一種薄膜電晶體，可以藉由在薄膜電晶體驅動時衰減在氧化物半導體層中發生的電場的累積，防止氧化物半導體層的部分劣化發生。
本發明的另一個目的是提供一種薄膜電晶體，包括具有厚度階梯差的氧化物半導體層，防止由電場累積引起的氧化物半導體層的劣化發生。
本發明的另一個目的是提供一種用於製造如上所述之薄膜電晶體的方法。
本發明的又一個目的是提供一種包括如上所述的薄膜電晶體的顯示裝置。
根據本發明一個實施例的一個態樣，上述和其他目的可以通過薄膜電晶體來實現，該薄膜電晶體包括在一基板上的一氧化物半導體層，該氧化物半導體層包含：一通道部；一第一通道連接部，連接到該通道部的一第一端；以及一第二通道連接部，連接到該通道部的一第二端，該通道部的該第二端與該通道部的該第一端相對。一閘極絕緣膜位於該氧化物半導體層的該通道部上，並且一閘極電極位於該閘極絕緣膜上。一源極電極與該第一通道連接部連接。一汲極電極與該源極電極間隔開，並且該汲極電極與該第二通道連接部連接，其中，該第二通道連接部的厚度與該第一通道連接部的厚度不同，並且該通道部的該第二端具有與該第二通道連接部的厚度相同的厚度。
在一些實施例中，該第二通道連接部的厚度是該通道部的該第一端的厚度的1.3倍至1.7倍。
在一些實施例中，該通道部的該第二端的至少一部分具有與該第二通道連接部的厚度相同的厚度。
在一些實施例中，具有與該第二通道連接部的厚度相同的厚度的該通道部的該第二端的該部分的長度為該通道部的全長的5%至20%。
在一些實施例中，該通道部的該第一端具有與該第一通道連接部的厚度相同的厚度。
在一些實施例中，該第一通道連接部的厚度小於該第二通道連接部的厚度。
在一些實施例中，在該通道部的該第一端與該通道部的該第二端之間的該通道部的一部分具有比該第一通道連接部的厚度大且比該第二通道連接部的厚度小的厚度。
在一些實施例中，該第一通道連接部的厚度是在該通道部的該第一端與該通道部的該第二端之間的該通道部的該部分的厚度的0.3倍至0.9倍。
在一些實施例中，具有與該第一通道連接部相同厚度的該通道部的該第一端的長度為該通道部的全長的5%至15%。
根據本發明一個實施例的一個態樣，上述和其他目的可以通過一種用於製造薄膜電晶體的方法來實現，該方法包括在一基板上形成一氧化物半導體層，該氧化物半導體層形成為包含：一通道部；一第一通道連接部，連接到該通道部的一第一端；以及一第二通道連接部，連接到該通道部的一第二端，該通道部的該第二端與該通道部的該第一端相對。在該氧化物半導體層的該通道部上形成一閘極絕緣膜。在該閘極絕緣膜上形成一閘極電極。形成一源極電極，並且該源極電極與該第一通道連接部連接。形成與該源極電極間隔開的一汲極電極，並且該汲極電極與該第二通道連接部連接，其中，該第二通道連接部的厚度形成為與該第一通道連接部的厚度不同，並且該通道部的該第二端形成為具有與該第二通道連接部的厚度相同的厚度。
根據本發明一個實施例的一個態樣，上述和其他目的可以透過一種顯示裝置來實現，該顯示裝置包括：一基板；一顯示面板，包含複數個像素，每個像素包含設置在該基板上的一薄膜電晶體。至少一個薄膜電晶體包括在該基板上的一氧化物半導體層，該氧化物半導體層包含：一通道部；一第一通道連接部，連接到該通道部的一第一端；以及一第二通道連接部，連接到該通道部的一第二端，該通道部的該第二端與該通道部的該第一端相對。一閘極絕緣膜位於該氧化物半導體層的該通道部上。一閘極電極位於該閘極絕緣膜上。一源極電極與該第一通道連接部連接。一汲極電極與該源極電極間隔開，且與該第二通道連接部連接，其中，該第二通道連接部的厚度與該第一通道連接部的厚度不同，並且該通道部的該第二端具有與該第二通道連接部的厚度相同的厚度。
100‧‧‧薄膜電晶體
110‧‧‧基板
120‧‧‧閘極絕緣膜
121‧‧‧緩衝層
130‧‧‧氧化物半導體層
130a‧‧‧氧化物半導體材料層
131‧‧‧通道部
131A‧‧‧第一端
131B‧‧‧第二端
132‧‧‧第一通道連接部
133‧‧‧第二通道連接部
140‧‧‧閘極電極
150‧‧‧源極電極
160‧‧‧汲極電極
170‧‧‧層間絕緣膜
175‧‧‧光阻層
176‧‧‧光阻圖案
180‧‧‧遮光層
190‧‧‧平坦化膜
200‧‧‧薄膜電晶體
210‧‧‧半色調光罩
211‧‧‧遮光部
212‧‧‧半透射部
213‧‧‧透射部
250‧‧‧堤岸層
270‧‧‧有機發光二極體
271‧‧‧第一電極
272‧‧‧有機層
273‧‧‧第二電極
300‧‧‧薄膜電晶體
310‧‧‧對向基板
320‧‧‧阻障層
341‧‧‧彩色濾光片
342‧‧‧彩色濾光片
350‧‧‧遮光部
381‧‧‧第一電極
382‧‧‧液晶層
383‧‧‧第二電極
400‧‧‧薄膜電晶體
500‧‧‧顯示裝置
600‧‧‧顯示裝置
CH4‧‧‧接觸孔
CH5‧‧‧接觸孔
L‧‧‧光
L1‧‧‧長度、全長
L2‧‧‧長度
L3‧‧‧長度
LD‧‧‧長度
Leff‧‧‧有效通道長度
Lideal‧‧‧長度
LS‧‧‧長度
t1‧‧‧第一厚度
t2‧‧‧第二厚度
t3‧‧‧第三厚度
ΔLD‧‧‧導體化滲透長度
ΔLS‧‧‧導體化滲透長度
θ‧‧‧傾斜角度
VG‧‧‧閘極電壓
Vth‧‧‧臨界電壓
透過以下結合附圖的詳細描述，將更清楚地理解本發明的上述和其他目的、特徵和其他優點，其中：圖1為說明根據本發明一個實施例之薄膜電晶體的剖面圖；圖2為說明根據本發明一個實施例之氧化物半導體層的導體化(conductorization)滲透長度的示意圖；圖3為說明根據本發明一個實施例在氧化物半導體層中的載子濃度的曲線圖；圖4為說明根據本發明另一個實施例之薄膜電晶體的剖面圖；圖5為說明根據本發明又一個實施例之薄膜電晶體的剖面圖；圖6為說明根據本發明再另一個實施例之薄膜電晶體的剖面圖；圖7A至圖7H為說明根據本發明另一個實施例之製造薄膜電晶體的過程的示意圖；圖8為說明根據本發明又一個實施例之顯示裝置的示意剖面圖；圖9為說明根據本發明再另一個實施例之顯示裝置的示意剖面圖；圖10為說明根據對照示例1之薄膜電晶體的剖面圖；圖11為說明根據本發明一個實施例之依據氧化物半導體層的厚度的ΔL的曲線圖；以及圖12為說明根據本發明一個實施例之依據氧化物半導體層的位置的電場分佈的曲線圖。
透過參考附圖描述的以下實施例，將闡明本發明的優點和特徵及其實現方法。然而，本發明能夠以不同的形式實施，並且不應該被解釋為限於本文所闡述的實施例。相反地，提供這些實施例使得本發明將是徹底且完整的，並且將充分地傳達本發明的範疇給所屬領域的通常知識者。此外，本發明僅由申請專利範圍的範疇界定。
用於描述本發明的實施例的圖式中所揭露的形狀、尺寸、比例、角度和數量僅僅是示例，因此本發明不限於所說明的細節。相同的元件符號通篇表示相同的元件。在以下描述中，當相關已知功能或配置的詳細描述被判定為不必要地模糊本發明的重點時，將省略詳細描述。
在使用本說明書中所描述的「包括」、「具有」和「包含」的情況下，除非使用「僅」，否則也可以存在另一部分。除非另有說明，否則單數形式的術語可以包括複數形式。
在解釋元件時，該元件被解釋為包括誤差範圍，儘管其沒有明確的描述。
在描述位置關係時，例如，當位置順序被描述為「上」、「上方」、「下方」和「鄰接」時，除非使用「僅」或「直接」，否則可以包括其之間沒有接觸的情況。如果提到第一元件位於第二元件「上」，並不意味著在圖中第一元件基本上位於第二元件的上方。
空間相對術語「下方」、「之下」、「低於」、「上方」和「之上」可用於容易地描述所表示的一個裝置或元件與另一個裝置或元件之間的關係。除了圖中所示的方向之外，空間相對術語應當理解為包括在使用或操作期間裝置的不同方向的術語。例如，如果圖中所示的裝置是反向的，則設置在「下方」或「之下」的裝置可以佈置在另一裝置「上方」。因此，術語「下方」可以包括與「下方」和「上方」相關的方向。
在描述時間關係時，例如，當時間順序被描述為「之後」、「後續」、「接著」和「之前」時，除非使用「僅」或「直接」，否則可以包括不連續的情況。
應當理解，儘管本文可以使用術語「第一」、「第二」等來描述各種元件，但是這些元件不應受這些術語的限制。這些術語僅用於區分一個元件與另一個元件。例如，第一元件可以被稱為第二元件，並且類似地，第二元件可以被稱為第一元件，而不脫離本發明的範疇。
應當理解，術語「至少一個」包括與任何一個項目相關的所有組合。例如，「第一元件、第二元件和第三元件中的至少一個」可以包括從第一、第二和第三元件以及第一、第二和第三元件中的每個元件中選出的兩個以上的元件的所有組合。
本發明各種實施例的特徵可以部分地或整體地彼此結合或組合，並且可以彼此不同地相互操作並且技術上被驅動，如所屬領域的通常知識者可以充分理解的。本發明的實施例能夠彼此獨立地執行，或者能夠以相互依賴的關係一起執行。在本發明中，術語「使導體化(conductorize)」表示「使層的 一部分(即半導體層)具導電性」，並且術語「導體化(conductorization)」表示「使層的一部分(即半導體層)具導電性」。
在下文中，將參照附圖詳細描述根據本發明一個實施例的薄膜電晶體的較佳實施例、其製造方法以及包含該薄膜電晶體的顯示裝置。盡可能地，在通篇附圖中將使用相同的元件符號來表示相同或相似的部件。
圖1為說明根據本發明一個實施例之薄膜電晶體100的剖面圖。
參照圖1，根據本發明一個實施例的薄膜電晶體100包括：氧化物半導體層130，位於基板110上；閘極絕緣膜120，位於氧化物半導體層130上；閘極電極140，位於閘極絕緣膜120上；源極電極150，與氧化物半導體層130連接；以及汲極電極160，與源極電極150間隔開並且與氧化物半導體層130連接。在這種情況下，層間絕緣膜170設置在閘極電極140上，並且源極電極150和汲極電極160設置在層間絕緣膜170上。
可以使用玻璃或塑膠作為基板110。可以使用具有可撓性的透明塑膠，例如聚醯亞胺作為塑膠。
雖然圖中未顯示，但是可以在基板110上設置緩衝層。緩衝層可以包括氧化矽和氮化矽中的至少一種。緩衝層保護氧化物半導體層130，並且可以將基板110的上部平坦化。
氧化物半導體層130設置在基板110上。氧化物半導體層130包括氧化物半導體材料。例如，氧化物半導體層130可以包括IZO(InZnO)-、IGO(InGaO)-、ITO(InSnO)-、IGZO(InGaZnO)-、IGZTO(InGaZnSnO)-、GZTO(GaZnSnO)-、GZO(GaZnO)-和ITZO(InSnZnO)-基的氧化物半導體材料中的至少一種。然而，本發明的一個實施例不限於該示例，並且氧化物半導體層130可以由所屬領域中已知的其他氧化物半導體材料製成。
閘極絕緣膜120設置在氧化物半導體層130上。閘極絕緣膜120可以包括氧化矽和氮化矽中的至少一種，或者可以包括金屬氧化物或金屬氮化物。閘極絕緣膜120可以具有單層結構或多層結構。
根據本發明的一個實施例，閘極絕緣膜120與氧化物半導體層130部分地重疊。
閘極電極140設置在閘極絕緣膜120上。閘極電極140與氧化物半導體層130絕緣並且與氧化物半導體層130的至少一部分重疊。
閘極電極140可以包括以下至少一種：鋁(Al)基金屬，如Al或Al合金；銀(Ag)基金屬，如Ag或Ag合金；銅(Cu)基金屬，如Cu或Cu合金；鉬(Mo)基金屬，如Mo或Mo合金；鉻(Cr)；鉭(Ta)；釹(Nd)；以及鈦(Ti)。閘極電極140可以具有多層膜的結構，該多層膜包括至少兩個具有彼此不同物理性質的導電膜。
層間絕緣膜170設置在閘極電極140上。層間絕緣膜170由絕緣材料製成。詳言之，層間絕緣膜170可以由有機材料、無機材料或有機層和無機層的疊層製成。
源極電極150和汲極電極160設置在層間絕緣膜170上。源極電極150和汲極電極160中的每一個與氧化物半導體層130連接，同時源極電極150與汲極電極160彼此間隔開。源極電極150和汲極電極160中的每一個經由形成在層間絕緣膜170中的接觸孔與氧化物半導體層130連接。
源極電極150和汲極電極160可以包括Mo、Al、Cr、Au、Ti、Ni、Nd、Cu及其合金中的至少一種。源極電極150和汲極電極160中的每一個可以由金屬或金屬合金製成的單層形成，或者可以由具有兩層以上的多層形成。
在下文中，將更詳細地描述氧化物半導體層130。
參照圖1，氧化物半導體層130包括：通道部131，與閘極絕緣膜120重疊；第一通道連接部132，設置在通道部131的一側；以及第二通道連接部133，設置在通道部131的另一側。也就是說，第一通道連接部132連接到通道部131的第一端131A，並且第二通道連接部133連接到通道部131的第二端131B，其與通道部131的第一端131A相對。在一個實施例中，通道部131的第一端131A是通道部131的左端，而通道部131的第二端131B是通道部131的右端。
氧化物半導體層130的通道在通道部131中形成。通道部131與閘極電極140重疊。
參照圖1，第一通道連接部132和第二通道連接部133是氧化物半導體層130之不與閘極絕緣膜120重疊的部分。第一通道連接部132和第二通道連接部133可以透過氧化物半導體層130的選擇性導體化來形成。關於導體化，可以對第一通道連接部132和第二通道連接部133進行電漿處理或氫氣處理。然 而，本發明的一個實施例不限於這種情況，並且第一通道連接部132和第二通道連接部133可以透過所屬領域的其他方法導體化來形成。
根據本發明的一個實施例，第一通道連接部132與源極電極150連接，而第二通道連接部133與汲極電極160連接。氧化物半導體層130可以經由第一通道連接部132和第二通道連接部133與源極電極150和汲極電極160中的每一個電性連接。
根據本發明的一個實施例，第一通道連接部132和第二通道連接部133被稱為通道連接部132和133。而且，與源極電極150連接的第一通道連接部132被稱為「源極連接部」，而與汲極電極160連接的第二通道連接部133被稱為「汲極連接部」。
氧化物半導體層130具有第一厚度t1和第二厚度t2。在這種情況下，第二厚度t2大於第一厚度t1(t2>t1)。
參照圖1，通道部131的第一端131A與第一通道連接部132接觸並且具有第一厚度t1。與第一端131A相對的通道部131的第二端131B與第二通道連接部133接觸並且具有第二厚度t2。詳細地說，從第一端131A與第一通道連接部132之間的邊界延伸到第二端131B的起點的通道部131的第一長度具有第一厚度t1。通道部131的第二長度具有第二厚度t2。第二長度從第二端131B與第二通道連接部133之間的邊界延伸到具有第一厚度t1的通道部131的部分。通道部131的第一長度與通道部131的第二長度彼此直接相鄰，並且通道部131在第一長度與第二長度之間的邊界具有一厚度階梯差。
參照圖1，第二通道連接部133具有第二厚度t2。
在根據本發明一個實施例的薄膜電晶體100中，施加到與汲極電極160連接的第二通道連接部133的電壓高於施加到與源極電極150連接的第一通道連接部132的電壓。當以將閘極電壓VG施加到閘極電極140的方式操作薄膜電晶體100時，電場累積在施加相對高電壓的第二通道連接部133上。更詳細地說，電場累積在具有相對低載子濃度的通道部131與具有相對高載子濃度的第二通道連接部133之間的邊界部分上，其中高電壓施加到第二通道連接部133上。在通道部131與第二通道連接部133之間的邊界部分中可能發生物理或電性劣化，其中電場累積在該邊界部分上。
根據本發明的一個實施例，在通道部131與第二通道連接部133之間的邊界具有比通道部131的其他區域的厚度大的厚度(例如，t2)，從而可以減弱電場累積。
在下文中，將參考圖1、圖2和圖3描述電場累積的減弱。
通常，氧化物半導體層130的通道形成在通道部131中，但不使用通道部131的整個區域作為通道。由於相鄰於通道連接部132和133的通道部131的一些區域在通道連接部132和133的導體化過程期間被導體化，因此通道的長度短於通道部131的長度L1。
圖2為說明根據本發明一個實施例之氧化物半導體層的導體化滲透長度ΔLS和ΔLD的示意圖。參照圖2，氧化物半導體層130的通道部131的長度由「Lideal」表示，而第一通道連接部132的長度和第二通道連接部133的長度分別由「LS」和「LD」表示。
在通道連接部132和133的導體化過程中，通道部131的一些區域被導體化，並且不使用導體化的區域作為通道。在圖2中，通道部131之導體化的區域的長度被稱為導體化滲透長度「ΔLS」和「ΔLD」。而且，可有效地用作通道的通道部131的一部分的長度被稱為有效通道長度Leff。導體化滲透長度ΔLS和ΔLD越長，則有效通道長度Leff越短。
圖3為說明根據本發明一個實施例在氧化物半導體層中的載子濃度的曲線圖。圖3的水平軸對應於從圖2中所示之氧化物半導體層的左端測量的長度。
通常，用於將通道連接部132和133導體化的電漿處理或氫氣處理在氧化物半導體層130的表面上進行，並且如果氧化物半導體層130變厚，則諸如氫氣之導體化成分的擴散範圍變寬，從而增加導體化滲透長度ΔLS和ΔLD(見實驗示例1和圖11)。因此，根據本發明的一個實施例，在第二通道連接部133的導體化滲透長度ΔLD比在第一通道連接部132的導體化滲透長度ΔLS長。
同時，由於載子濃度的差異，載子濃度梯度在有效通道區域與通道連接部132和133之間發生。詳細地說，載子的濃度梯度發生在通道部131的導體化的區域(ΔLS區域和ΔLD區域)中。此時，圖3所示，如果導體化滲透長度ΔLS和ΔLD增加，則每單位長度的載子濃度的變化減少，並且發生緩慢的濃 度梯度。如圖3所示，由於在第二通道連接部133的該側的導體化滲透長度ΔLD較長，當在對應於ΔLD的區域中的載子濃度變化減少時，減弱了電場累積。
以此方式，如果在第二通道連接部133與通道部131之間的部分附近的厚度增加，其中發生電場累積，則可以減弱電場累積。
然而，如果增加氧化物半導體層130的整個厚度以減弱電場累積，導體化滲透長度ΔLS和ΔLD均在第一通道連接部132和第二通道連接部133增加，從而發生有效通道長度Leff減小的問題。因此，根據本發明的一個實施例，第二通道連接部133的厚度被選擇性地增加，從而減弱電場累積並且最小化有效通道長度Leff的減小。
根據本發明的一個實施例，第二厚度t2為第一厚度t1的1.3倍至1.7倍(1.3
Figure 107140077-A0202-12-0010-20
t2/t1
Figure 107140077-A0202-12-0010-21
1.7)。如果第二厚度t2小於第一厚度t1的1.3倍，則在第二通道連接部133中的導體化滲透長度ΔLD未充分地增加，從而未充分地減弱電場累積。相反地，如果第二厚度t2超過第一厚度t1的1.7倍，則由於氧化物半導體層130中巨大的厚度差異，閘極絕緣膜120可能無法將閘極電極140與氧化物半導體層130充分地絕緣。由於在第二通道連接部133的導體化滲透長度ΔLD的過度增加，減小了有效通道長度Leff，從而薄膜電晶體的臨界電壓Vth的特性可能劣化。
根據本發明的一個實施例，氧化物半導體層130的第一厚度t1可以調節在10nm至40nm的範圍內，並且其第二厚度t2可以調節在13nm至68nm的範圍內。氧化物半導體層130的第二厚度t2可以根據氧化物半導體層130的尺寸和用途而變化。
而且，如果通道部131中具有第二厚度t2的區域的長度L2超過通道部131的全長L1的20%，則可能增加在第二通道連接部133的導體化滲透長度ΔLD，從而可能減小有效通道長度Leff。另一方面，如果通道部131中具有第二厚度t2的區域的長度L2小於通道部131的全長L1的5%，則在第二通道連接部133的導體化滲透長度ΔLD幾乎沒有增加，從而電場累積的減弱效果可能不足。因此，在通道部131中具有第二厚度t2的區域的長度L2可以調節在通道部131的全長L1的5%至20%的範圍內。
圖4為說明根據本發明另一個實施例之薄膜電晶體200的剖面圖。在下文中，將省略已經在前文描述的元件描述，以避免重複描述。
參照圖4，在通道部131中具有第二厚度t2的區域與具有第一厚度t1的區域之間形成傾斜。傾斜角度θ可以是但不限於45°或更大。
在通道部131中具有第二厚度t2的區域與具有第一厚度t1的區域之間的傾斜可以在製造通道部131的過程中形成。在氧化物半導體層130中，通道部131的長度L1為數μm至數十μm，而第一厚度t1和第二厚度t2在非常薄的數十nm的範圍內。因此，根據傾斜角度θ而對電場累積的減弱效果沒有很大的差異。
圖5為說明根據本發明又一個實施例之薄膜電晶體300的剖面圖。
與圖4中的薄膜電晶體200相比，圖5的薄膜電晶體300進一步包括在基板110上的遮光層180和在遮光層180上的緩衝層121。
遮光層180與氧化物半導體層130重疊。遮光層180屏蔽從外部進入氧化物半導體層130的入射光，以防止由於外部入射光而導致氧化物半導體層130損壞。遮光層180可以由諸如金屬的導電材料製成。
緩衝層121設置在遮光層180上。緩衝層121可以包括氧化矽和氮化矽中的至少一種。緩衝層121可以由單層膜形成，或者可以由沉積結構形成，其中沉積有兩層以上的膜。緩衝層121具有優異的絕緣性能和平坦化性質，並且可以保護氧化物半導體層130。
圖6為說明根據本發明再另一個實施例之薄膜電晶體400的剖面圖。
與圖1的薄膜電晶體100相比，在圖6的薄膜電晶體400中，氧化物半導體層130具有第一厚度t1、第二厚度t2和第三厚度t3以及兩個厚度階梯差。
詳言之，圖6所示的氧化物半導體層130具有小於第一厚度t1的第三厚度t3。第一通道連接部132具有第三厚度t3，並且通道部131的至少一部分也具有第三厚度t3。在通道部中具有第三厚度t3的區域與第一通道連接部132連接。
與第一通道連接部132具有第一厚度t1的情況相比，如果第一通道連接部132具有第三厚度t3，則減小了在第一通道連接部132的導體化滲透長度ΔLS，從而可以增加有效通道長度Leff。而且，如果在第一通道連接部13 的導體化滲透長度ΔLS減小，則由於在使用大尺寸母玻璃的薄膜電晶體400的大量生產中，也減少了在第一通道連接部132的導體化滲透長度ΔLS的偏差，所以可以減小薄膜電晶體400的臨界電壓Vth的偏差。因此，可以改善薄膜電晶體400的臨界電壓Vth的均勻性。
如果第三厚度t3小於第一厚度t1的0.3倍，則通過第一通道連接部132的電荷供應效率可能劣化。另一方面，如果第三厚度t3超過第一厚度t1的0.9倍，則幾乎不產生厚度減小的效果。因此，第三厚度t3可以調節在第一厚度t1的0.3倍至0.9倍的範圍內(0.3
Figure 107140077-A0202-12-0012-22
t3/t1
Figure 107140077-A0202-12-0012-23
0.9)。
如果在通道部131中具有第三厚度t3的區域的長度L3小於通道部131的全長L1的5%，則沒有極大地減小在第一通道連接部132的導體化滲透長度ΔLS，因此可能幾乎不發生厚度減小的效果。另一方面，如果通道部131中具有第三厚度t3的區域的長度L3超過通道部131的全長L1的15%，則由於通道部131的厚度減小，可能導致薄膜電晶體400的電流特性劣化。因此，通道部131中具有第三厚度t3的區域的長度L3可以調節在通道部131的全長L1的5%至15%的範圍內。
在下文中，將參考圖7A至圖7H描述用於製造薄膜電晶體300的方法。圖7A至圖7H為說明根據本發明另一個實施例之製造薄膜電晶體的過程的示意圖。
參照圖7A，遮光層180形成在基板110上。
可以使用玻璃作為基板110，也可以使用可以彎折或彎曲的塑膠。 用作基板110的塑膠的示例包括聚醯亞胺。當使用聚醯亞胺作為基板110時，考慮到在基板110上執行的高熱製程，可以使用能夠耐受高溫的耐熱聚醯亞胺。
當使用塑膠作為基板110時，可以在塑膠基板設置在由諸如玻璃的高耐用性材料製成的載子基板上的狀態下進行沉積、蝕刻等製程。
遮光層180可以由反射或吸收光的材料製成，例如，諸如金屬的導電材料。
參照圖7B，緩衝層121形成在包含遮光層180的基板110上。 緩衝層121可以由氧化矽或氮化矽形成。緩衝層121可以具有單層結構或多層結構。
參照圖7C，氧化物半導體材料層130a形成在緩衝層121上。氧化物半導體材料層130a由氧化物半導體材料製成。例如，氧化物半導體材料層130a可以包括IZO(InZnO)-、IGO(InGaO)-、ITO(InSnO)-、IGZO(InGaZnO)-、IGZTO(InGaZnSnO)-、GZTO(GaZnSnO)-、GZO(GaZnO)-和ITZO(InSnZnO)-基的氧化物半導體材料中的至少一種。氧化物半導體材料層130a可以透過沉積或濺射形成。
在氧化物半導體材料層130a上形成光阻層175。例如，光阻層175可以由負光阻製成。
在於光阻層175上設置半色調光罩210之後，進行曝光。半色調光罩210包括遮光部211、半透射部212和透射部213。當經由半色調光罩210照射光L時，進行選擇性曝光。可以照射紫外線以進行曝光。以此方式，形成氧化物半導體層130的步驟包括使用半色調光罩210的選擇性曝光步驟。
參照圖7D，透過使用半色調光罩210的選擇性曝光和顯影來形成光阻圖案176。使用光阻圖案176作為光罩進行蝕刻。乾式蝕刻(D/E)可以用作蝕刻方法。
參照圖7E，氧化物半導體層130形成為乾式蝕刻(D/E)的結果。如圖7E所示，透過選擇性曝光和蝕刻所形成的氧化物半導體層130可以具有第一厚度t1和第二厚度t2。
參照圖7F，閘極絕緣膜120和閘極電極140形成在氧化物半導體層130上。閘極絕緣膜120和閘極電極140覆蓋氧化物半導體層130的一部分。閘極絕緣膜120和閘極電極140可以具有對應於氧化物半導體層130的高度階梯差的高度階梯差。
而且，在形成閘極絕緣膜120和閘極電極140之後，氧化物半導體層130的暴露區域被導體化。因此，形成第一通道連接部132和第二通道連接部133。
參照圖7G，層間絕緣膜170形成在閘極電極140上。層間絕緣膜170可以由有機材料、無機材料或有機層和無機層的沉積層形成。
參照圖7H，源極電極150和汲極電極160形成在層間絕緣膜170上。源極電極150和汲極電極160中的每一個與氧化物半導體層130連接，同時源極電極150與汲極電極160彼此間隔開。
更詳細地說，在部分地蝕刻層間絕緣膜170以形成用於部分地暴露氧化物半導體層130的接觸孔之後，形成源極電極150和汲極電極160中的每一個，從而，源極電極150和汲極電極160中的每一個可以與氧化物半導體層130連接。
源極電極150在第一通道連接部132與氧化物半導體層130連接，汲極電極160在第二通道連接部133與氧化物半導體層130連接。因此，如圖7H所示地製造薄膜電晶體300。
圖8為說明根據本發明又一個實施例之顯示裝置500的示意剖面圖。
根據本發明的又一個實施例，顯示裝置500包括：基板110；薄膜電晶體300；以及有機發光二極體270，與薄膜電晶體300連接。
包含圖5的薄膜電晶體300的顯示裝置500顯示在圖8中。然而，本發明的又一個實施例不限於這種情況，並且圖1、圖4和圖6所示的薄膜電晶體100、200和400可以應用於圖8的顯示裝置500。
參照圖8，顯示裝置500包括：基板110；薄膜電晶體300，設置在基板110上；以及第一電極271，與薄膜電晶體300連接。而且，顯示裝置500包括：有機層272，設置在第一電極271上；以及第二電極273，設置在有機層272上。
詳細地說，基板110可以由玻璃或塑膠製成。緩衝層121設置在基板110上。而且，遮光層180設置在基板110與緩衝層121之間。
薄膜電晶體300設置在緩衝層121上。由於已經描述了薄膜電晶體300，因此將省略其詳細描述。
平坦化膜190設置在薄膜電晶體300上，以平坦化基板110的上部。平坦化膜190可以由但不限於有機絕緣材料製成，例如具有感光性的丙烯酸樹脂。
第一電極271設置在平坦化膜190上。第一電極271經由設置在平坦化膜190中的接觸孔CH4與薄膜電晶體300的汲極電極160連接。
堤岸層250設置在第一電極271和平坦化膜190上，從而界定像素區域或發光區域。例如，堤岸層250可以設置在矩陣佈置中複數個像素之間的邊界區域中，從而可以界定像素區域。
有機層272設置在第一電極271上。有機層272甚至可以設置在堤岸層250上。也就是說，有機層272可以在相鄰的像素之間連接而不是在每個像素間分開。
有機層272包括有機發光層。有機層272可以包括單層有機發光層，或者可以包括上下沉積的兩層有機發光層或多於兩層的有機發光層。可以從有機層272發射具有紅色、綠色或藍色中的一種光，並且可以從其發射白光。
第二電極273設置在有機層272上。
藉由沉積第一電極271、有機層272和第二電極273製造有機發光二極體270。有機發光二極體270可以用作顯示裝置500中的光量控制層。
儘管未顯示，但是如果有機層272發射白光，則單個像素可以包括彩色濾光片，用於以每波長的方式過濾從有機層272發射的白光。彩色濾光片設置在光的移動路徑上。在從有機層272發射的光在下部移動到基板110的底部發光方法的情況下，彩色濾光片設置在有機層272下方，而在從有機層272發射的光在上部移動到第二電極273的頂部發光方法的情況下，彩色濾光片設置在有機層272上方。
圖9為說明根據本發明再另一個實施例之顯示裝置600的示意剖面圖。
參照圖9，根據本發明的再另一個實施例，顯示裝置600包括：基板110；薄膜電晶體300，設置在基板110上；以及第一電極381，與薄膜電晶體300連接。此外，顯示裝置600包括：液晶層382，位於第一電極381上；以及第二電極383，位於液晶層382上。
液晶層382用作光量控制層。如此，圖9所示的顯示裝置600是包括液晶層382的液晶顯示裝置。
更詳言之，圖9的顯示裝置600包括：基板110；薄膜電晶體300；平坦化膜190；第一電極381；液晶層382；第二電極383；阻障層320；彩色濾光片341和342；遮光部350；以及對向基板310。
基板110可以由玻璃或塑膠製成。緩衝層121設置在基板110上。而且，遮光層180設置在基板110與緩衝層121之間。
參照圖9，薄膜電晶體300設置在基板110上的緩衝層121上。以下將省略薄膜電晶體300的詳細描述。
平坦化膜190設置在薄膜電晶體300上，以平坦化基板110的上部。
第一電極381設置在平坦化膜190上。第一電極381經由設置在平坦化膜190中的接觸孔CH5與薄膜電晶體300的汲極電極160連接。
對向基板310設置為面向基板110。
遮光部350設置在對向基板310上。遮光部350具有複數個開口。該複數個開口設置為對應於作為像素電極的第一電極381。遮光部350屏蔽在除了開口之外的區域上的光。遮光部350不是必需的，並且可以省略。
彩色濾光片341和342設置在對向基板310上，並且選擇性地屏蔽來自背光單元(未表示)的入射光的波長。更詳細地說，彩色濾光片341和342可以設置在由遮光部350界定的複數個開口上。彩色濾光片341和342中的每一個可以呈現紅色、綠色和藍色中的任何一種。彩色濾光片341和342中的每一個可以呈現除紅色、綠色和藍色之外的顏色。
阻障層320可以設置在彩色濾光片341和342以及遮光部350上。阻障層320可以省略。
第二電極383設置在阻障層320上。例如，第二電極383可以位於對向基板310的整個表面上。第二電極383可以由諸如ITO或IZO的透明導電材料製成。
第一電極381和第二電極383設置為面向彼此，且液晶層382設置在第一電極381與第二電極383之間。第二電極383與第一電極381一起向液晶層382施加電場。
當將面向基板110與對向基板310之間的表面界定為相對基板的上表面，並且將定位為與上表面相對的表面界定為相對基板的下表面時，偏光板可以設置在基板110的下表面和對向基板310的下表面中的每一個上。
[對照示例1]
對照示例1的薄膜電晶體以圖10所示的形式製造。詳細地說，在由玻璃製成的基板110上，形成厚度為15nm且長度為12μm的氧化物半導體層130。氧化物半導體層130包括基於原子數的比例為1：1：1的In、Ga和Zn。然後，在氧化物半導體層130上形成由氮化矽製成的閘極絕緣膜120和由Mo/Ti合金製成的閘極電極140，其各自具有100nm的厚度，並且在閘極絕緣膜120 和閘極電極140上形成由氧化矽製成的層間絕緣膜170。然後，形成具有100nm厚度、由Mo/Ti合金製成的源極電極150和汲極電極160，從而製造對照示例1的薄膜電晶體。
在氧化物半導體層130中，與源極電極150連接的第一通道連接部132的長度、與汲極電極160連接的第二通道連接部133的長度、以及通道部131的長度L1分別被設定為3μm、3μm及6μm。
[對照示例2和3]
對照示例2和3與對照示例1相同，除了對照示例2的薄膜電晶體的氧化物半導體層130以30nm的厚度製造、以及對照示例3的薄膜電晶體的氧化物半導體層130以50nm的厚度製造之外。
[實驗示例1]ΔL的測量
對於對照示例1、2和3中的薄膜電晶體，測量在第一通道連接部132的導體化滲透長度ΔLS、以及在第二通道連接部133的導體化滲透長度ΔLD，並且其總和表示為「ΔL」(ΔL=ΔLS+ΔLD)。導體化滲透長度ΔLS和ΔLD由所屬領域已知的傳輸線測量(TLM)方法進行測定。測量結果如圖11所示。
圖11為說明根據本發明一個實施例之依據氧化物半導體層130的厚度的ΔL的曲線圖。在圖11中，C1、C2和C3是對於對照示例1、2和3的薄膜電晶體測量的ΔL。參照圖11，如果氧化物半導體層130的厚度增加，則值得注意的是ΔL增加。因此，如果增加氧化物半導體層130的厚度以解決氧化物半導體層130中的電場累積，值得注意的是ΔL增加，並且因此有效通道長度Leff減小。參照圖11，在增加氧化物半導體層130的厚度方面存在限制，以避免氧化物半導體層130中的電場累積。
[實施例1]
以與對照示例1相同的方式製造薄膜電晶體，其中，形成氧化物半導體層130的厚度階梯差。詳言之，製造具有圖1中所揭露的形狀的氧化物半導體層130的薄膜電晶體。此情況稱為實施例1。在實施例1的薄膜電晶體中，第一厚度t1設定為15nm，第二厚度t2設定為22nm，通道部131的長度L1設定為6μm，並且L2設定為1μm。而且，與源極電極150連接的第一通道連接部132的長度設定為3μm，並且與汲極電極160連接的第二通道連接部133的長度設定為3μm。
[實驗示例2]電場測量
透過以思發(Silvaco)技術電腦輔助設計(Technology Computer Aided Design,TCAD)為基礎的模擬方法，對於具有對照示例1的形狀的薄膜電晶體模型和具有實施例1的形狀的薄膜電晶體模型，測量氧化物半導體層130的每區域電場。測量結果如圖12所示。
圖12為說明根據本發明一個實施例之依據氧化物半導體層130的位置的電場分佈的曲線圖。在圖12中，「A」表示根據對照示例1的薄膜電晶體的電場分佈，「B」表示根據實施例1的薄膜電晶體的電場分佈。圖12的x軸表示根據從第一通道連接部132的一端(對應於圖1所示的氧化物半導體層130的左端，距離為0μm)到一端(對應於圖1所示的氧化物半導體層130的右端，距離為12μm)的方向的距離。
參照圖12，在根據對照示例1的薄膜電晶體(圖中的「A」)的情況下，值得注意的是，電場強烈地集中在通道部131與第二通道連接部133之間的邊界部分(接近9μm的距離)上。作為參考，在通道部131與第一通道連接部132之間的邊界部分(接近3μm的距離)中發生弱電場累積。
另一方面，在根據實施例1的薄膜電晶體(圖中的「B」)的情況下，值得注意的是，電場累積區域已從在通道部131與第二通道連接部133之間的邊界部分(接近9μm的距離)移動到通道部131(接近8.5μm的距離)，並且，與對照示例1相比，該區域的電場已減少了多達50%。
如上所述，根據本發明的一個實施例，在包含具有厚度階梯差的氧化物半導體層130的薄膜電晶體的情況下，值得注意的是，氧化物半導體層中的電場累積被減弱。因此，在根據本發明的一個實施例的薄膜電晶體中，可以避免或減少由電場累積引起的劣化。
如上所述，根據本發明，可以獲得以下效果和優點。
根據本發明的一個實施例，由於氧化物半導體層具有厚度階梯差，因此當驅動薄膜電晶體時，減弱或避免了在氧化物半導體層中的部分電場累積。因為減弱或避免了電場累積，可以避免氧化物半導體層的部分損壞和劣化，從而可以改善薄膜電晶體的可靠度。而且，根據本發明的另一個實施例，包含薄膜電晶體的顯示裝置可以具有優異的可靠度和顯示性能。
除了如上所述的本發明的效果之外，所屬技術領域中具有通常知識者將從本發明的以上描述中清楚地理解本發明的其他優點和特徵。
對於所屬技術領域中具有通常知識者來說顯而易見的是，上述的本發明不限於上述實施例和附圖，並且在不脫離本發明的精神和範疇的情況下，可以在本發明中進行各種替換、修改和變化。因此，本發明的範圍由所附申請專利範圍界定，並且其旨在從申請專利範圍的含義、範疇和均等概念衍生出的所有變型或修改均落入本發明的範疇內。
根據以上詳細描述，可以對實施例進行這些和其他變化。通常，在以下申請專利範圍中，所使用的術語不應被解釋為將申請專利範圍限制於說明書和申請專利範圍中揭露的特定實施例，而是應該被解釋為包括所有可能的實施例以及這些申請專利範圍所賦予的均等物的全部範疇。因此，申請專利範圍不受本發明的限制。
本申請案主張2017年12月15日提交的韓國專利申請第10-2017-0173298號的優先權，其全部內容透過引用整體併入本文中。
100‧‧‧薄膜電晶體
110‧‧‧基板
120‧‧‧閘極絕緣膜
130‧‧‧氧化物半導體層
131‧‧‧通道部
131A‧‧‧第一端
131B‧‧‧第二端
132‧‧‧第一通道連接部
133‧‧‧第二通道連接部
140‧‧‧閘極電極
150‧‧‧源極電極
160‧‧‧汲極電極
170‧‧‧層間絕緣膜
L1‧‧‧長度
L2‧‧‧長度
t1‧‧‧第一厚度
t2‧‧‧第二厚度

Claims (13)

  1. 一種薄膜電晶體，包括：一氧化物半導體層，位於一基板上，該氧化物半導體層包含：一通道部；一第一通道連接部，連接到該通道部的一第一端；以及一第二通道連接部，連接到該通道部的一第二端，該第二端與該通道部的該第一端相對；一閘極絕緣膜，位於該氧化物半導體層的該通道部上；一閘極電極，位於該閘極絕緣膜上；一源極電極，與該第一通道連接部連接；以及一汲極電極，與該源極電極間隔開，該汲極電極與該第二通道連接部連接，其中，該第二通道連接部的厚度不同於該第一通道連接部的厚度，以及該通道部的該第二端具有與該第二通道連接部的厚度相同的厚度，其中，該通道部的該第二端的至少一部分具有與該第二通道連接部的厚度相同的厚度，其中，該通道部的該第一端具有與該第一通道連接部的厚度相同的厚度，以及其中，該第一通道連接部的厚度小於該第二通道連接部的厚度。
  2. 根據申請專利範圍第1項所述之薄膜電晶體，其中，該第二通道連接部的厚度為該通道部的該第一端的厚度的1.3倍至1.7倍。
  3. 根據申請專利範圍第1項所述之薄膜電晶體，其中，具有與該第二通道連接部的厚度相同的厚度的該通道部的該第二端的該部分的長度為該通道部的全長的5%至20%。
  4. 根據申請專利範圍第1項所述之薄膜電晶體，其中，在該通道部的該第一端與該通道部的該第二端之間的該通道部的一部分具有比該第一通道連接部的厚度大且比該第二通道連接部的厚度小的厚度。
  5. 根據申請專利範圍第4項所述之薄膜電晶體，其中，該第一通道連接部的厚度為在該通道部的該第一端與該通道部的該第二端之間的該通道部的該部分的厚度的0.3倍至0.9倍。
  6. 根據申請專利範圍第1項所述之薄膜電晶體，其中，具有與該第一通道連接部相同厚度的該通道部的該第一端的長度為該通道部的全長的5%至15%。
  7. 一種製造薄膜電晶體的方法，該方法包括：在一基板上形成一氧化物半導體層，該氧化物半導體層形成以包含：一通道部；一第一通道連接部，連接到該通道部的一第一端；以及一第二通道連接部，連接到該通道部的一第二端，該第二端與該通道部的該第一端相對；在該氧化物半導體層的該通道部上形成一閘極絕緣膜；在該閘極絕緣膜上形成一閘極電極；形成一源極電極，該源極電極與該第一通道連接部連接；以及形成與該源極電極間隔開的一汲極電極，該汲極電極與該第二通道連接部連接，其中，該第二通道連接部的厚度形成為不同於該第一通道連接部的厚度，並且該通道部的該第二端形成為具有與該第二通道連接部的厚度相同的厚度，其中，該通道部的該第二端的至少一部分具有與該第二通道連接部的厚度相同的厚度，其中，該通道部的該第一端具有與該第一通道連接部的厚度相同的厚度，以及其中，該第一通道連接部的厚度小於該第二通道連接部的厚度。
  8. 一種顯示裝置，包括：一基板；一顯示面板，包括複數個子像素，每個子像素包含設置在該基板上的一薄膜電晶體，至少一個薄膜電晶體包括： 一氧化物半導體層，位於該基板上，該氧化物半導體層包含：一通道部；一第一通道連接部，連接到該通道部的一第一端；以及一第二通道連接部，連接到該通道部的一第二端，該第二端與該通道部的該第一端相對；一閘極絕緣膜，位於該氧化物半導體層的該通道部上；一閘極電極，位於該閘極絕緣膜上；一源極電極，與該第一通道連接部連接；以及一汲極電極，與該源極電極間隔開，該汲極電極與該第二通道連接部連接，其中，該第二通道連接部的厚度不同於該第一通道連接部的厚度，以及該通道部的該第二端具有與該第二通道連接部的厚度相同的厚度，其中，該通道部的該第二端的至少一部分具有與該第二通道連接部的厚度相同的厚度，其中，該通道部的該第一端具有與該第一通道連接部的厚度相同的厚度，以及其中，該第一通道連接部的厚度小於該第二通道連接部的厚度。
  9. 根據申請專利範圍第8項所述之顯示裝置，其中，該顯示面板包括一有機發光二極體(LED)顯示器或一液晶顯示器(LCD)。
  10. 根據申請專利範圍第8項所述之顯示裝置，其中，該第二通道連接部的厚度為該通道部的該第一端的厚度的1.3倍至1.7倍。
  11. 根據申請專利範圍第8項所述之顯示裝置，其中，具有與該第二通道連接部的厚度相同的厚度的該通道部的該第二端的長度為該通道部的全長的5%至20%。
  12. 根據申請專利範圍第8項所述之顯示裝置，其中，在該通道部的該第一端與該通道部的第二端之間的該通道部的一部分具有比該第一通道連接部的厚度大且比該第二通道連接部的厚度小的厚度。
  13. 根據申請專利範圍第12項所述之顯示裝置，其中，該第一通道連接部的厚度為在該通道部的該第一端與該通道部的該第二端之間的該通道部的該部分的厚度的0.3至0.9倍。
TW107140077A 2017-12-15 2018-11-12 薄膜電晶體、製造該薄膜電晶體的方法及包含該薄膜電晶體的顯示裝置 TWI691089B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170173298A KR102482856B1 (ko) 2017-12-15 2017-12-15 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
??10-2017-0173298 2017-12-15
KR10-2017-0173298 2017-12-15

Publications (2)

Publication Number Publication Date
TW201929237A TW201929237A (zh) 2019-07-16
TWI691089B true TWI691089B (zh) 2020-04-11

Family

ID=64604501

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107140077A TWI691089B (zh) 2017-12-15 2018-11-12 薄膜電晶體、製造該薄膜電晶體的方法及包含該薄膜電晶體的顯示裝置

Country Status (6)

Country Link
US (1) US10693015B2 (zh)
EP (1) EP3499582B1 (zh)
JP (1) JP6689355B2 (zh)
KR (1) KR102482856B1 (zh)
CN (1) CN110021669B (zh)
TW (1) TWI691089B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102546780B1 (ko) 2018-12-28 2023-06-21 엘지디스플레이 주식회사 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
CN112635571A (zh) * 2019-09-24 2021-04-09 乐金显示有限公司 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示设备
KR102625951B1 (ko) * 2019-12-23 2024-01-16 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW256940B (en) * 1994-09-12 1995-09-11 United Microelectronics Corp Thin film transistor and process thereof
US20010000074A1 (en) * 1995-12-26 2001-03-29 Sung Kge Park Thin film transistor and method of manufacturing the same
TW507381B (en) * 2001-11-14 2002-10-21 Ind Tech Res Inst Thin film transistor structure of liquid crystal display and the manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172199A (ja) * 1994-12-20 1996-07-02 Citizen Watch Co Ltd 半導体装置とその製造方法
TW312810B (en) 1997-03-17 1997-08-11 United Microelectronics Corp The manufacturing method for LDD forming in MOS device
JP4245158B2 (ja) * 2004-04-19 2009-03-25 パナソニック株式会社 Ｆｅｔ型強誘電体メモリセルおよびｆｅｔ型強誘電体メモリ
JP5017795B2 (ja) 2005-04-13 2012-09-05 日本電気株式会社 電界効果トランジスタの製造方法
TWI298536B (en) * 2006-05-29 2008-07-01 Au Optronics Corp Pixel structure and fabricating method thereof
JP2008071957A (ja) * 2006-09-14 2008-03-27 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7598128B2 (en) * 2007-05-22 2009-10-06 Sharp Laboratories Of America, Inc. Thin silicon-on-insulator double-diffused metal oxide semiconductor transistor
JP5554832B2 (ja) * 2010-04-06 2014-07-23 株式会社日立製作所 薄膜トランジスタおよびその製造方法
US8608376B2 (en) 2010-05-26 2013-12-17 Board Of Trustees Of The University Of Arkansas Method for modeling and parameter extraction of LDMOS devices
KR20180135118A (ko) * 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9082663B2 (en) * 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6016455B2 (ja) 2012-05-23 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
KR102046996B1 (ko) * 2012-10-16 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20140087693A (ko) * 2012-12-31 2014-07-09 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US8878275B2 (en) 2013-02-18 2014-11-04 Fairchild Semiconductor Corporation LDMOS device with double-sloped field plate
KR20180071452A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 트랜지스터 표시판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW256940B (en) * 1994-09-12 1995-09-11 United Microelectronics Corp Thin film transistor and process thereof
US20010000074A1 (en) * 1995-12-26 2001-03-29 Sung Kge Park Thin film transistor and method of manufacturing the same
TW507381B (en) * 2001-11-14 2002-10-21 Ind Tech Res Inst Thin film transistor structure of liquid crystal display and the manufacturing method thereof

Also Published As

Publication number Publication date
KR102482856B1 (ko) 2022-12-28
US10693015B2 (en) 2020-06-23
US20190189805A1 (en) 2019-06-20
EP3499582B1 (en) 2020-10-14
JP6689355B2 (ja) 2020-04-28
KR20190072164A (ko) 2019-06-25
CN110021669A (zh) 2019-07-16
CN110021669B (zh) 2022-05-10
TW201929237A (zh) 2019-07-16
JP2019110296A (ja) 2019-07-04
EP3499582A1 (en) 2019-06-19

Similar Documents

Publication Publication Date Title
TWI691089B (zh) 薄膜電晶體、製造該薄膜電晶體的方法及包含該薄膜電晶體的顯示裝置
KR101497425B1 (ko) 액정 표시 장치 및 그 제조 방법
US10276593B2 (en) Active matrix substrate and method for manufacturing same, display device using active matrix substrate
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR102592564B1 (ko) 트랜지스터 표시판
KR102130516B1 (ko) 산화물 박막트랜지스터 및 그 제조방법
WO2018149142A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板
KR102188690B1 (ko) 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
KR102380647B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR102312924B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
JP2011135086A (ja) 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板
KR20140095831A (ko) 박막 트랜지스터 및 이의 제조 방법
KR102567713B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US9117846B2 (en) Method of manufacturing oxide thin film transistor
KR102654115B1 (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20160128518A (ko) 표시장치 및 그 제조방법
CN113421886B (zh) 显示面板及其制备方法
KR20150005053A (ko) 어레이 기판 및 이를 포함하는 액정표시패널
KR102586429B1 (ko) 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102210602B1 (ko) 산화물 박막트랜지스터 및 그 제조 방법
KR20140081413A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2014154701A (ja) 薄膜トランジスタ及び画像表示装置
KR101496204B1 (ko) 액정 표시 장치 제조 방법
KR102351809B1 (ko) 산화물 박막트랜지스터 및 그 제조 방법
JP2012190978A (ja) 半導体装置