KR102351809B1 - 산화물 박막트랜지스터 및 그 제조 방법 - Google Patents
산화물 박막트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102351809B1 KR102351809B1 KR1020140170764A KR20140170764A KR102351809B1 KR 102351809 B1 KR102351809 B1 KR 102351809B1 KR 1020140170764 A KR1020140170764 A KR 1020140170764A KR 20140170764 A KR20140170764 A KR 20140170764A KR 102351809 B1 KR102351809 B1 KR 102351809B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light blocking
- blocking layer
- gate electrode
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 220
- 230000000903 blocking effect Effects 0.000 claims abstract description 82
- 239000011229 interlayer Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000010408 film Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910007541 Zn O Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910020923 Sn-O Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 229910007604 Zn—Sn—O Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- -1 or the like Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 229960001296 zinc oxide Drugs 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
Abstract
본 발명은 산화물 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 본 발명의 박막 트랜지스터는, 절연 기판 상에 배치되는 제1 광 차단층; 상기 제 1 광 차단층이 구비된 절연 기판의 전면에 배치되는 버퍼층; 상기 버퍼층 상에 배치되는 액티브층; 상기 액티브층 상에 배치되는 게이트 절연막; 상기 게이트 절연막 상에 배치되는 게이트 전극; 상기 게이트 전극이 구비된 절연 기판의 전면에 배치되며, 상기 액티브층의 일부 영역을 노출시키는 콘택홀과, 제 2 광 차단층을 형성하기 위한 트렌치를 포함하는 층간 절연막; 상기 콘택홀에 의해 액티브층과 전기적으로 연결되는 소스/드레인 전극; 및 상기 게이트 전극의 적어도 일 측면에 위치하며, 상기 트렌치를 통해 층간 절연막을 관통하도록 구비되는 제2광 차단층을 포함한다.
Description
본 발명의 산화물 박막트랜지스터 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 광 신뢰성이 개선된 산화물 박막트랜지스터 및 그 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정표시장치(LCD: liquid crystal display), 플라즈마표시장치(PDP: plasma display panel), 유기발광소자 (OLED: organic light emitting diode)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.
이들 평판표시장치들은 대부분 화소를 구현하기 위한 스위칭 소자로 박막트랜지스터를 구비한다. 종래에는 이러한 박막트랜지스터로 비정질실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor: a-Si TFT) 등이 주로 사용되었으나, 이와 같이 실리콘을 이용한 박막 트랜지스터의 경우 정전 특성이 좋지 않다는 단점이 있다. 따라서, 최근에는 아몰퍼스-산화인듐갈륨아연 (a-InGaZnO4: a-IGZO) 등과 같은 산화물 반도체 물질을 이용한 산화물 박막트랜지스터가 제안되고 있다. 산화물 박막 트랜지스터는 제조공정이 저온에서 이루어질 뿐만 아니라 높은 이동도와 낮은 오프 전류 특성을 가지고 있어, 평판 표시장치용 박막 트랜지스터 기판에 적용할 경우 저렴한 가격으로 우수한 특성의 스위칭 소자를 형성할 수 있다는 장점이 있다. 그러나, 산화물 반도체는 빛에 민감하여 장시간 동안 반복적으로 빛이 노출될 경우, 박막 트랜지스터의 특성이 변화되어 표시장치가 올바른 동작을 하는데 문제를 야기할 수 있다. 따라서, 최근에는 채널 영역에 빛이 유입되는 것을 방지하기 위한 광 차단층을 적용한 산화물 박막 트랜지스터 구조가 개발되고 있다.
도 1 및 도 2에는 광 차단층이 적용된 종래의 박막 트랜지스터가 도시되어 있다. 도 1은 종래의 광 차단막이 적용된 박막 트랜지스터의 평면도이고, 도 2는 도 1의 I-I'을 따라 절단한 단면을 도시한 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 종래의 광 차단막이 적용된 박막 트랜지스터는, 절연 기판(10) 상에 광 차단층(20) 및 버퍼층(30)이 순차적으로 적층되고, 상기 버퍼층(30) 상에 액티브층(40)이 형성된다. 상기 액티브층 상(40)에는 게이트 절연막(50)과 게이트 전극(60)이 순차적으로 적층되고, 상기 게이트 전극(60) 상부에 층간 절연막(70)이 형성된다. 이때, 상기 층간 절연막(70)에는 상기 액티브층(40)의 일부를 노출시키는 콘택홀(72)이 형성되고, 상기 콘택홀(72)을 통해 전기적으로 연결되는 소스/드레인 전극(80)이 형성된다.
이와 같은 구조를 갖는 종래의 박막 트랜지스터의 경우, 광 차단층(20)에 의해 소자의 배면에서 입사되는 빛을 차단하는데 어느 정도 효과가 있다. 그러나, 도 2에 도시된 바와 같이, 상부에서 유입되는 광(L3) 및 측면에서 유입되는 광(L2) 및 광 차단층과 액티브층 사이의 공간으로 유입된 광(L1) 등이 액티브층(40)에 도달하는 것을 방지하지 못하기 때문에, 이들에 의해 소자의 광 신뢰성이 떨어진다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 측면부에서 유입되는 광을 차단할 수 있도록 개발된 산화물 박막 트랜지스터 및 그 제조 방법을 제공하고자 한다.
일 구현예에 따르면, 본 발명의 산화물 박막 트랜지스터는, 절연 기판 상에 배치되는 제1 광 차단층; 상기 제 1 광 차단층이 구비된 절연 기판의 전면에 배치되는 버퍼층; 상기 버퍼층 상에 배치되는 액티브층; 상기 액티브층 상에 배치되는 게이트 절연막; 상기 게이트 절연막 상에 배치되는 게이트 전극; 상기 게이트 전극이 구비된 절연 기판의 전면에 배치되며, 상기 액티브층의 일부 영역을 노출시키는 적어도 하나 이상의 콘택홀과, 제 2 광 차단층을 형성하기 위한 트렌치(trench)를 포함하는 층간 절연막; 상기 콘택홀에 의해 액티브층과 전기적으로 연결되는 소스/드레인 전극; 및 상기 게이트 전극의 적어도 일 측면에 위치하며, 상기 트렌치를 통해 층간 절연막을 관통하도록 구비되는 제2광 차단층을 포함한다.
다른 구현예에 따르면, 본 발명의 산화물 박막 트랜지스터 제조 방법은, 절연 기판 상에 제1 광 차단층을 형성하는 단계; 상기 제 1 광 차단층이 형성된 절연 기판 상에 버퍼층을 형성하는 단계; 상기 버퍼층 상에 액티브층을 형성하는 단계; 상기 액티브층 상에 게이트 절연막 및 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 절연 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막을 식각하여 적어도 하나 이상의 콘택홀 및 트렌치(trench)를 형성하는 단계; 및 상기 콘택홀 및 트렌치가 형성된 층간 절연막 상에 소스/드레인 전극 및 제2광차단층을 형성하는 단계를 포함한다.
본 발명의 따른 박막 트랜지스터는 액티브층에 측면광이 유입되는 것을 차단함으로써 박막 트랜지스터 소자의 광 신뢰성을 향상시킬 수 있다.
본 발명에 따른 산화물 박막 트랜지스터의 제조 방법은 제 2 광 차단층을 형성하기 위해 별도의 공정이 요구되지 않으며, 종래의 설비를 그대로 사용할 수 있어 추가적인 공정 비용이 발생하지 않는다는 효과가 있다.
도 1은 광 차단층이 형성된 종래의 산화물 박막 트랜지스터의 구조를 설명하기 위한 평면도이며, 도 2는 상기 도 1의 I-I'선을 따라 절단한 단면을 보여주는 단면도이다.
도 3은 본 발명의 제1구현예에 따른 산화물 박막 트랜지스터의 구조를 설명하기 위한 평면도이며, 도 4는 도 3의 II-II'선을 따라 절단한 단면을 보여주는 단면도이다.
도 5는 본 발명의 제2구현예에 따른 산화물 박막 트랜지스터의 구조를 설명하기 위한 평면도이며, 도 6은 도 5의 III-III'선을 따라 절단한 단면을 보여주는 단면도이다.
도 7은 본 발명의 제3구현예에 따른 산화물 박막 트랜지스터의 구조를 설명하기 위한 평면도이며, 도 8은 도 7의 IV-IV'선을 따라 절단한 단면을 보여주는 단면도이다.
도 9는 본 발명의 제4구현예에 따른 산화물 박막 트랜지스터의 구조를 설명하기 위한 평면도이며, 도 10은 도 9의 V-V'선을 따라 절단한 단면을 보여주는 단면도이다.
도 11은 본 발명의 제5구현예에 따른 산화물 박막 트랜지스터의 구조를 설명하기 위한 평면도이며, 도 12는 도 11의 VI-VI'선을 따라 절단한 단면을 보여주는 단면도이다.
도 13은 본 발명의 제6구현예에 따른 산화물 박막 트랜지스터의 구조를 설명하기 위한 평면도이며, 도 14는 도 13의 VI-VI'선을 따라 절단한 단면을 보여주는 단면도이다.
도 15는 본 발명에 따른 산화물 박막 트랜지스터의 제조 방법의 일 구현예를 보여주는 도면이다.
도 16은 본 발명에 따른 산화물 박막 트랜지스터의 제조 방법의 다른 구현예를 보여주는 도면이다.
도 3은 본 발명의 제1구현예에 따른 산화물 박막 트랜지스터의 구조를 설명하기 위한 평면도이며, 도 4는 도 3의 II-II'선을 따라 절단한 단면을 보여주는 단면도이다.
도 5는 본 발명의 제2구현예에 따른 산화물 박막 트랜지스터의 구조를 설명하기 위한 평면도이며, 도 6은 도 5의 III-III'선을 따라 절단한 단면을 보여주는 단면도이다.
도 7은 본 발명의 제3구현예에 따른 산화물 박막 트랜지스터의 구조를 설명하기 위한 평면도이며, 도 8은 도 7의 IV-IV'선을 따라 절단한 단면을 보여주는 단면도이다.
도 9는 본 발명의 제4구현예에 따른 산화물 박막 트랜지스터의 구조를 설명하기 위한 평면도이며, 도 10은 도 9의 V-V'선을 따라 절단한 단면을 보여주는 단면도이다.
도 11은 본 발명의 제5구현예에 따른 산화물 박막 트랜지스터의 구조를 설명하기 위한 평면도이며, 도 12는 도 11의 VI-VI'선을 따라 절단한 단면을 보여주는 단면도이다.
도 13은 본 발명의 제6구현예에 따른 산화물 박막 트랜지스터의 구조를 설명하기 위한 평면도이며, 도 14는 도 13의 VI-VI'선을 따라 절단한 단면을 보여주는 단면도이다.
도 15는 본 발명에 따른 산화물 박막 트랜지스터의 제조 방법의 일 구현예를 보여주는 도면이다.
도 16은 본 발명에 따른 산화물 박막 트랜지스터의 제조 방법의 다른 구현예를 보여주는 도면이다.
이하, 도면을 참고하여 본 발명의 구현예들을 보다 상세하게 설명한다. 다음에 소개되는 구현예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 구현예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 또한, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
또한, 구현예의 설명에 있어서, 각 패턴, 층, 막, 영역 또는 기판 등이 각 패턴, 층, 막, 영역 또는 기판 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다.
또한, 각 구성요소의 상, 옆 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 3 내지 도 14에는 본 발명에 따른 박막 트랜지스터의 다양한 구현예들이 도시되어 있다.
도 3 내지 도 14에 도시된 바와 같이, 본 발명에 따른 박막 트랜지스터는 절연기판(110), 제 1 광 차단층(120), 버퍼층(130), 액티브층(140), 게이트 절연막 (150), 게이트 전극(160), 층간 절연막(170), 소스/드레인 전극(180) 및 제 2 광 차단층(190)을 포함한다. 이하, 본 발명의 박막 트랜지스터의 각 구성요소들에 대해 보다 자세히 설명한다.
먼저, 상기 제 1 광 차단층(120)은 절연 기판(110)의 하부에서 입사되는 광으로부터 액티브층(140)을 보호하기 위한 것으로, 절연 기판(110) 상에 배치된다. 이때, 상기 제 1 광 차단층(120)은 광을 흡수하거나 반사하는 재질로 이루어질 수 있으며, 예를 들면, 금속, 비정질 실리콘(α-Si)과 같은 반도체 물질 또는 블랙 수지 등으로 이루어질 수 있다. 한편, 상기 제 1 광 차단층(120)은, 최소한 액티브층(140)을 가릴 수 있는 크기로 형성되는 것이 바람직하다.
다음으로, 상기 제 1 광 차단층(120) 상부에 버퍼층(130)이 배치된다. 상기 버퍼층(130)은 절연 기판(100) 내에 존재하는 불순물이 공정 중에 액티브층(140)으로 침투하는 것을 방지하기 위한 것으로, 절연 기판(110)의 전면적에 걸쳐 형성된다. 상기 버퍼층(130)을 형성하는 재료는, 이로써 한정되는 것은 아니나, 예를 들면, 실리콘 산화물이나 실리콘 질화물 등일 수 있다.
다음으로, 상기 버퍼층(130) 상에 액티브층(140), 게이트 절연막(150) 및 게이트 전극(160)이 순차적으로 배치된다. 이때, 상기 액티브층(140)은 Zn, Cd, In, Ga 또는 Sn 에서 선택된 적어도 하나 이상의 물질을 포함하는 산화물로 이루어질 수 있으며, 예를 들면, In-Zn-O, In-Ga-O, In-Sn-O, Zn-Sn-O, Ga-Sn-O, Ga-Zn-O, In-Ga-Zn-O(IGZO)와 같은 산화물 반도체로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상기와 같이 산화물 반도체로 액티브층을 형성할 경우, 저온 공정이 가능하고, 정전 특성이 우수한 박막 트랜지스터 소자를 형성할 수 있다는 장점이 있다.
한편, 도시되지는 않았으나, 상기 액티브층(140)은 소스/드레인 전극(180)과 콘택하기 위한 도체화 영역을 포함할 수 있다. 상기 도체화 영역은 산소 플라즈마 처리와 같은 표면처리나, 이온주입 공정 등을 통해 반도체층 내의 캐리어 농도를 조절하는 방식으로 형성될 수 있다.
한편, 상기 액티브층(140) 상에는 게이트 절연막(150)이 배치된다. 상기 게이트 절연막(150)은 후술할 게이트 전극(160)의 하부 영역에 형성되며, 이로써 한정되는 것은 아니나, 예를 들면, 실리콘 질화막(SiNx), 실리콘 산화막(SiO2)와 같은 무기 절연막 또는 하프늄 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어질 수 있다.
상기 게이트 절연막(150)의 상부에는 게이트 전극(160)이 배치된다. 상기 게이트 전극(160)은 액티브층(140) 내의 전자 이동을 제어하는 것으로, 이로써 제한되는 것은 아니나, 예를 들면, 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.
한편, 본 발명의 게이트 전극(160)은 도 3, 5 및 7에 도시된 바와 같이, U자 형상이거나, 또는 도 9, 11 및 13에 도시된 바와 같이, 바(bar) 형상일 수 있다. 게이트 전극(160)을 U자형으로 형성할 경우, 액티브층(140)과 게이트 전극(160)의 접촉 면적이 넓어져 접촉 저항이 적어지게 되고, 그 결과 소자의 전기적 특성을 보다 향상시킬 수 있다. 한편, 게이트 전극(160)을 바(bar) 형태로 형성할 경우에는 게이트 전극의 일 측면에 소스/드레인 전극(180)이 형성되기 때문에 후술할 제 2 광차단층(190)을 게이트 전극(160)의 일측에만 형성해도 된다는 장점이 있다.
다음으로, 상기 게이트 전극(160)의 상부에는 층간 절연막(170)이 구비된다. 상기 층간 절연막(170)은 절연 기판(110)의 전면에 배치되며, 액티브층(140)과 소스/드레인 전극(180)을 전기적으로 연결하기 위한 콘택홀(174)을 포함한다. 상기 콘택홀(174)은 층간 절연막(170)의 일부를 제거하여 액티브층(140)의 일부 영역을 노출시키는 방법으로 형성된다. 한편, 도면 상에는 상기 층간 절연막(170)에 콘택홀이 하나 형성된 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 즉, 도면에 도시되지 않은 하부 영역의 층간 절연막을 식각하여 적어도 하나 이상의 콘택홀을 더 형성할 수 있으며, 상기 콘택홀을 통해 소스/드레인 전극이 액티브층과 전기적으로 연결될 수 있다.
또한, 본 발명에 있어서, 상기 층간 절연막(170)은 후술한 제 2 광차단층(190)을 형성하기 위한 트렌치(Trench)(176)를 포함한다. 이때, 상기 트렌치(Trench)(176)는 도 4 및 도 10에 도시된 바와 같이, 액티브층(140)이 노출되도록 형성될 수도 있고, 도 6, 8, 12 및 14에 도시된 바와 같이, 층간 절연막(170) 및 버퍼층(130)을 관통하여 제 1 광 차단층(120)이 노출되도록 형성될 수도 있다.
한편, 상기와 같은 콘택홀(174) 및 트렌치(176)가 형성된 층간 절연막(160) 상에는 소스/드레인 전극(180) 및 제 2 광 차단층(190)이 형성된다.
이때, 상기 소스/드레인 전극(180)은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 금속 물질 또는 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 도전 물질 등을 이용하여 형성될 수 있으며, 상기 도전 물질이 두 가지 이상 적층된 다층 구조로 형성될 수도 있다.
한편, 상기 제 2 광 차단층(190)은 소자의 측면 및/또는 상면으로 유입되는 광으로부터 액티브층(140)을 보호하기 위한 것으로, 상기 트렌치(176)를 통해 층간 절연막(170)을 관통하도록 형성된다. 상기 제 2 광 차단층(190)은 소스/드레인 전극과 동일한 물질로 형성될 수 있으며, 이로써 한정되는 것은 아니나, 예를 들면, 알루미늄, 알루미늄 합금, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 금속 물질로 형성되는 것이 바람직하다.
상기 제 2 광 차단층(190)은 게이트 전극(160)의 일측 또는 양측에 배치되는 것이 바람직하다. 보다 구체적으로는, 도 3 내지 도 8에 도시된 바와 같이, 게이트 전극(160)이 U자 형상인 경우에는, 측면 광의 효과적인 차단을 위해 게이트 전극(160)의 양측에 제 2 광 차단층(190)을 구비하는 것이 바람직하다.
한편, 게이트 전극(160)이 바(Bar) 형상인 경우에는, 도 9 내지 도 14에 도시된 바와 같이, 게이트 전극(160)의 일측에만 제2 광 차단층(190)을 구비하여도 무방하다. 이 경우, 상기 게이트 전극(160)의 타측에는 드레인 전극(180b)이 형성될 수 있으며, 상기 드레인 전극(180b)에 의해 제 2 광 차단층(190)이 형성되지 않은 측면에서 유입되는 광을 차단할 수 있다.
한편, 상기 제 2 광 차단층(190)은, 도 4 및 도 10에 도시된 바와 같이, 층간 절연막(190)을 관통하여 액티브층(140)과 연결되도록 구성될 수 있다. 이 경우, 상기 제 2 광 차단층(190)에 의해 소자의 측면에서 광이 유입되는 것을 방지함으로써, 측면 유입 광에 의해 액티브층(140)이 손상되는 것을 방지할 수 있다.
또는, 상기 제 2 광 차단층(190)은 도 6 및 도 11에 도시된 바와 같이, 층간 절연막(190) 및 버퍼층(130)을 관통하여 제 1 광 차단층과 연결되도록 구성될 수도 있다. 이 경우, 상기 제 2 광 차단층(190)에 의해 측면 유입광뿐 아니라, 제 1 광 차단층과 액티브층 사이의 공간으로 유입되는 광까지 차단할 수 있어, 소자의 광 신뢰성을 더욱 향상시킬 수 있다.
또는, 상기 제2광 차단층(190)은 도 8 및 도 14에 도시된 바와 같이, 게이트 전극이 형성되지 않은 액티브층(140)의 상부 영역을 커버할 수 있도록, 층간 절연막(170)의 상부에서 연장되어 형성될 수 있다. 제 2 광 차단층(190)이 이와 같이 형성될 경우, 측면 광과 상부 광을 모두 차단할 수 있다는 장점이 있다. 한편, 도 8 및 도 14에는 제2광 차단층(190)이 제 1 광 차단층(120)과 연결되어 있는 것으로 도시되어 있으나, 이에 한정되는 것은 아니며, 상기 제 2 광 차단층(190)이 액티브층(140)과 연결되어 있어도 무방하다. 즉, 상기 제 2 광 차단층(190)의 하면이 액티브층(140)과 연결되고, 상면이 층간 절연막(170) 상부에서 연장되어 액티브층(140)의 상부 영역을 커버할 수 있도록 형성될 수도 있다.
상기와 같은 본 발명의 산화물 박막 트랜지스터는 게이트 전극의 측면에 층간 절연막을 관통하여 형성된 제 2 광차단층을 구비하여, 액티브층에 측면광이 유입되는 것을 차단함으로써 소자의 광 신뢰성이 개선되고, 이로 인해 제품의 수명이 향상되고, 잔상이 개선되는 효과를 얻을 수 있다. 본 발명자들의 연구에 따르면, 상기와 같은 제2 광 차단층이 존재할 경우, 종래의 산화물 박막 트랜지스터에 비해 광 신뢰성이 20% 이상 개선되는 것으로 확인되었다.
다음으로, 본 발명에 따른 박막 트랜지스터의 제조 방법에 대해 설명한다.
도 15 및 도 16에는 본 발명의 박막 트랜지스터의 제조 방법의 구현예들이 도시되어 있다. 도 15는 U자형 게이트 전극을 갖는 박막 트랜지스터의 제조 방법을 도시한 도면이고, 도 16은 바(bar)형 게이트 전극을 갖는 박막 트랜지스터의 제조 방법을 도시한 도면이다.
이하에서는 도 15 및 도 16을 참고하여, 본 발명의 박막 트랜지스터의 제조 방법에 대해 설명한다. 다만, 각 구성의 재료 및 구조 등에 있어서 반복되는 부분에 대한 중복 설명은 생략하기로 한다.
우선, 도 15a 및 도 16a에 도시된 바와 같이, 절연 기판(110) 상에 제 1 광 차단층(120)을 형성한다. 이때, 상기 제 1 광 차단층(120)의 형성은 사용되는 재질에 따라 적절한 방법을 이용하여 수행될 수 있다. 예를 들면, 제 1 광 차단층(120)으로 금속이나 반도체 물질을 사용하는 경우에는 증착 공정을 통해 제 1 광 차단층(120)을 형성할 수 있으며, 수지 종류를 사용하는 경우에는 코팅법을 통해 제 1 광 차단층(120)을 형성할 수 있다.
그런 다음, 도 15b 및 도 16b에 도시된 바와 같이, 상기 제 1 광 차단층(120)이 형성된 기판의 전체 면 상에 버퍼층(130)을 형성한다. 상기 버퍼층(130)은 이로써 한정되는 것은 아니나, PECVD(Plasma Enhanced Chemical Vapor Deposition)을 이용하여 형성할 수 있다.
그런 다음, 도 15c 및 도 16c에 도시된 바와 같이, 상기 버퍼층(130) 상에 액티브층(140)을 형성한다. 상기 액티브층(140)은 상기 버퍼층(130) 상에 a-IGZO와 같은 비정질 산화물 반도체를 스퍼터링법(Sputtering) 또는 MOCVD(Metal Organic Chemical Vapor Deposition) 등의 방법을 이용하여 증착하고, 노(furnace) 또는 급속열처리(Rapid Thermal Process:RTP)를 통해서 약 650℃ 이상의 고온 열처리 공정을 수행하여 상기 비정질 산화물 반도체를 결정화한 다음, 결정화된 산화물 반도체를 마스크 공정으로 패터닝하여 형성할 수 있다. 한편, 도면에 도시되지는 않았으나, 필요에 따라, 상기 액티브층(140)에 도체화 영역을 형성하기 위한 공정을 추가로 실시할 수도 있다.
다음으로, 도 15d 및 도 16d에 도시된 바와 같이, 상기 액티브층(140) 상에 게이트 절연막(150) 및 게이트 전극(160)을 형성한다. 이때, 상기 게이트 절연막(150) 및 게이트 전극(160)은 상기 액티브층(140) 상에 PECVD법으로 게이트 절연막층을 증착하고 이어서 스퍼터링법(Sputtering)으로 게이트 전극층을 증착하고, 그 후 마스크 공정으로 상기 게이트 절연막층 및 게이트 전극층을 함께 패터닝하여 형성할 수 있다. 이와 같이, 게이트 절연막(150)과 게이트 전극(160)을 하나의 마스크 공정으로 형성할 경우 상기 게이트 절연막(150)과 게이트 전극(160)은 동일한 패턴으로 형성된다. 이때, 상기 게이트 전극(160)은 도 15 (d)에 도시된 바와 같이, U자형으로 형성될 수도 있고, 도 16(d)에 도시된 바와 같이, 바(bar)형으로 형성될 수도 있다.
다음으로, 도 15e 및 도 16e에 도시된 바와 같이, 상기 게이트 전극(160) 상에 층간 절연막(170)을 도포한다.
그런 다음, 도 15f 및 도 16f에 도시된 바와 같이, 마스크 공정으로 층간 절연막(170)을 선택적으로 제거하여 트렌치(176) 및 콘택홀(174)을 형성한다. 보다 구체적으로는, 상기 트렌치(176) 및 콘택홀(174)은, 층간 절연막(170) 상부에 포토레지스트 공정을 통해 콘택홀 및 트렌치가 형성되어야 하는 영역을 제외한 부분에 감광막 패턴을 형성하고, 상기 감광막 패턴을 마스크로 층간 절연막(170)을 식각하는 방법으로 형성될 수 있다. 상기와 같은 방법을 통해 상기 콘택홀(174) 및 트렌치(176)를 하나의 공정으로 형성할 수 있다.
이때, 상기 콘택홀(174)은 액티브층(140)이 노출되도록 형성된다. 상기 트렌치(176)는 도 15의 (f)에 도시된 바와 같이, 층간 절연막(170)만을 식각하여 액티브층(140)이 노출되도록 형성될 수도 있고, 도 16의 (f)에 도시된 바와 같이, 층간 절연막(170)과 버퍼층(130)을 함께 식각하여 제 1 광 차단층(120)이 노출되도록 형성될 수도 있다.
또한, 상기 트렌치(176)는 도 15의 (f)에 도시된 바와 같이, 게이트 전극(160)의 양 측면에 형성될 수도 있고, 도 16의 (f)에 도시된 바와 같이, 게이트 전극(160)의 일 측면에 형성될 수도 있다.
상기와 같은 과정을 거쳐 콘택홀(174) 및 트렌치(176)가 형성되면, 상기 층간 절연막(170) 상에 금속층을 증착한 다음 마스크 공정을 이용하여 패터닝하여, 도 15의 (g) 및 도 16의 (g)에 도시된 바와 같이, 소스/드레인 전극(180) 및 제 2 광 차단층(190)을 형성한다. 보다 구체적으로는, 상기 소스/드레인 전극 및 제 2 광 차단층은 층간 절연막 상부에 금속층을 증착한 다음, 상기 금속층 상부에 감광성 수지를 도포하고, 포토 마스크를 이용하여 상기 감광성 수지를 선택적으로 노광한 후 현상함으로써 감광막 패턴을 형성하고, 상기 감광막 패턴을 마스크로 금속층을 식각하는 방법으로 형성할 수 있다.
이때, 상기 제 2 광 차단층(190)은 트렌치의 형성 구조에 따라 도 15의 (g)에 도시된 바와 같이, 액티브층(140)과 연결되도록 형성될 수도 있고, 도 16의 (g)에 도시된 바와 같이, 제 1광 차단층(190)과 연결되도록 형성될 수도 있다.
또한, 상기 제 2 광 차단층(190)은, 도 15의 (g)에 도시된 바와 같이, 층간 절연막(170)의 상부에서 연장되어 액티브층(140)의 상부 영역을 커버(cover)할 수 있도록 형성될 수도 있고, 도 16의 (g)에 도시된 바와 같이, 트렌치 영역에만 형성될 수도 있다. 상기 제 2 광 차단층(190)의 수평 방향 형상은 마스크 공정에서 감광막 패턴의 형태를 조절하여 원하는 영역까지 금속층이 식각되도록 하는 방법으로 적절하게 변형할 수 있다.
상기와 같은 본 발명의 제조 방법은 소스/드레인 전극 형성 시에 제 2 광 차단층을 함께 형성하기 때문에 제 2 광 차단층을 형성하기 위한 별도의 공정이 요구되지 않으며, 종래의 설비를 그대로 사용할 수 있다는 장점이 있다.
10, 110 : 절연 기판
20, 120 : 제 1 광 차단층
30, 130 : 버퍼층
40, 140 : 액티브층
50, 150 : 게이트 절연막
60, 160 : 게이트 전극
70, 170 : 층간 절연막
72, 174 : 콘택홀
176 : 트렌치
80, 180 : 소스/드레인 전극
190 : 제 2 광 차단층
20, 120 : 제 1 광 차단층
30, 130 : 버퍼층
40, 140 : 액티브층
50, 150 : 게이트 절연막
60, 160 : 게이트 전극
70, 170 : 층간 절연막
72, 174 : 콘택홀
176 : 트렌치
80, 180 : 소스/드레인 전극
190 : 제 2 광 차단층
Claims (12)
- 절연 기판 상에 배치되는 제1광 차단층;
상기 제1광 차단층이 구비된 절연 기판의 전면에 배치되는 버퍼층;
상기 버퍼층 상에 배치되는 액티브층;
상기 액티브층 상에 배치되는 게이트 절연막;
상기 게이트 절연막 상에 배치되는 게이트 전극;
상기 게이트 전극이 구비된 절연 기판의 전면에 배치되며, 상기 액티브층의 일부 영역을 노출시키는 콘택홀과, 제2광 차단층을 형성하기 위한 트렌치를 포함하는 층간 절연막;
상기 콘택홀에 의해 액티브층과 전기적으로 연결되는 소스/드레인 전극; 및
상기 게이트 전극의 적어도 일 측면에 위치하며, 상기 트렌치를 통해 층간 절연막을 관통하도록 구비되는 제2광 차단층을 포함하고,
상기 제2광 차단층은 상기 트렌치를 통해 상기 액티브층과 연결되는 산화물 박막 트랜지스터.
- 제1항에 있어서,
상기 게이트 전극은 U자 형상인 산화물 박막 트랜지스터.
- 제2항에 있어서,
상기 제2광 차단층이 게이트 전극의 양측에 구비되는 산화물 박막 트랜지스터.
- 제1항에 있어서,
상기 게이트 전극은 바(bar) 형상인 산화물 박막 트랜지스터.
- 제4항에 있어서,
상기 제2광 차단층은 게이트 전극의 일측에 구비되는 산화물 박막 트랜지스터.
- 삭제
- 삭제
- 제1항에 있어서,
상기 제2광 차단층은 층간 절연막의 상부에서 연장되어, 액티브층의 상부 영역을 커버할 수 있도록 구비되는 것인 산화물 박막 트랜지스터.
- 절연 기판 상에 제1광 차단층을 형성하는 단계;
상기 제1광 차단층이 형성된 절연 기판 상에 버퍼층을 형성하는 단계;
상기 버퍼층 상에 액티브층을 형성하는 단계;
상기 액티브층 상에 게이트 절연막 및 게이트 전극을 형성하는 단계;
상기 게이트 전극이 형성된 절연 기판 상에 층간 절연막을 형성하는 단계;
상기 층간 절연막을 식각하여 콘택홀 및 트렌치(trench)를 형성하는 단계; 및
상기 콘택홀 및 트렌치가 형성된 층간 절연막 상에 소스/드레인 전극 및 제2광 차단층을 형성하는 단계를 포함하고,
상기 제2광 차단층은 상기 트렌치를 통해 상기 액티브층과 연결되는 산화물 박막 트랜지스터의 제조 방법.
- 제9항에 있어서,
상기 트렌치는 액티브층의 일부가 노출되도록 형성되는 산화물 박막 트랜지스터의 제조 방법.
- 삭제
- 제9항에 있어서,
상기 제2광차단층은 층간 절연막의 상부에서 연장되어 액티브층의 상부 영역을 커버할 수 있도록 형성되는 산화물 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140170764A KR102351809B1 (ko) | 2014-12-02 | 2014-12-02 | 산화물 박막트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140170764A KR102351809B1 (ko) | 2014-12-02 | 2014-12-02 | 산화물 박막트랜지스터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160066664A KR20160066664A (ko) | 2016-06-13 |
| KR102351809B1 true KR102351809B1 (ko) | 2022-01-17 |
Family
ID=56190983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140170764A KR102351809B1 (ko) | 2014-12-02 | 2014-12-02 | 산화물 박막트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102351809B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100481590B1 (ko) * | 2000-04-21 | 2005-04-08 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치, 투사형 표시 장치 및 전기 광학 장치의제조 방법 |
| JP2005101494A (ja) | 2003-09-01 | 2005-04-14 | Seiko Epson Corp | 半導体装置及びそれを用いた半導体記憶装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3213885B2 (ja) * | 1991-11-29 | 2001-10-02 | セイコーエプソン株式会社 | 液晶表示装置 |
| JP3563392B2 (ja) * | 2002-02-08 | 2004-09-08 | Ｎｅｃマイクロシステム株式会社 | 半導体記憶装置 |
| KR102028974B1 (ko) * | 2013-01-25 | 2019-10-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이의 제조 방법 |
-
2014
- 2014-12-02 KR KR1020140170764A patent/KR102351809B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100481590B1 (ko) * | 2000-04-21 | 2005-04-08 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치, 투사형 표시 장치 및 전기 광학 장치의제조 방법 |
| JP2005101494A (ja) | 2003-09-01 | 2005-04-14 | Seiko Epson Corp | 半導体装置及びそれを用いた半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160066664A (ko) | 2016-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE48290E1 (en) | Thin film transistor array panel | |
| US10297694B2 (en) | Semiconductor device and method for manufacturing same | |
| US20150295092A1 (en) | Semiconductor device | |
| KR102380647B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20070031165A (ko) | 투명 박막 트랜지스터 및 그의 제조방법 | |
| KR101364361B1 (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
| KR102080484B1 (ko) | 액정표시장치용 어레이기판 및 그의 제조방법 | |
| US9755054B2 (en) | Thin film transistor and method of manufacturing the same | |
| TW201310646A (zh) | 半導體裝置及其製造方法 | |
| US9911859B2 (en) | Thin-film transistor and method of manufacturing the same field | |
| KR102050438B1 (ko) | 산화물 박막 트랜지스터의 제조 방법 | |
| TWI691089B (zh) | 薄膜電晶體、製造該薄膜電晶體的方法及包含該薄膜電晶體的顯示裝置 | |
| KR20140081412A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP5636304B2 (ja) | 薄膜トランジスタ回路基板及びその製造方法 | |
| WO2012169397A1 (ja) | 薄膜トランジスタ、その製造方法、および表示素子 | |
| KR102225594B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR102280449B1 (ko) | 산화물 박막트랜지스터의 제조방법 | |
| KR102436715B1 (ko) | 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 | |
| KR102351809B1 (ko) | 산화물 박막트랜지스터 및 그 제조 방법 | |
| KR102210602B1 (ko) | 산화물 박막트랜지스터 및 그 제조 방법 | |
| US20160149046A1 (en) | Thin-film transistor and method of manufacturing the same | |
| KR102090518B1 (ko) | 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 | |
| KR20160106278A (ko) | 산화물 박막트랜지스터를 포함하는 표시장치용 어레이기판 및 그 제조방법 | |
| KR102130389B1 (ko) | 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 | |
| KR102278505B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |