KR102028974B1 - 박막 트랜지스터 및 이의 제조 방법 - Google Patents
박막 트랜지스터 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR102028974B1 KR102028974B1 KR1020130008715A KR20130008715A KR102028974B1 KR 102028974 B1 KR102028974 B1 KR 102028974B1 KR 1020130008715 A KR1020130008715 A KR 1020130008715A KR 20130008715 A KR20130008715 A KR 20130008715A KR 102028974 B1 KR102028974 B1 KR 102028974B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- light blocking
- thin film
- contact hole
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims description 25
- 239000010410 layer Substances 0.000 claims abstract description 272
- 239000004065 semiconductor Substances 0.000 claims abstract description 111
- 230000000903 blocking effect Effects 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 18
- 239000010408 film Substances 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 229910052782 aluminium Inorganic materials 0.000 description 18
- 229910052750 molybdenum Inorganic materials 0.000 description 18
- 229910000838 Al alloy Inorganic materials 0.000 description 12
- 239000011651 chromium Substances 0.000 description 10
- 229910052804 chromium Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 229910001182 Mo alloy Inorganic materials 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 210000002381 plasma Anatomy 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 기판 상에 반도체층과 동일한 물질로 형성된 차광층을 포함하는 박막 트랜지스터 및 이의 제조 방법에 관한 것으로, 본 발명의 박막 트랜지스터는 기판; 상기 기판 상에 차례로 형성된 차광층 및 버퍼층; 상기 버퍼층 상에 형성되며, 상기 차광층과 동일한 물질로 형성된 반도체층; 상기 반도체층 상에 차례로 형성된 게이트 절연막 및 게이트 전극; 상기 게이트 전극을 덮도록 상기 기판 상에 형성되며, 상기 반도체층의 양 측 가장자리를 각각 노출시키는 소스 콘택홀 및 드레인 콘택홀을 포함하는 층간 절연막; 및 상기 소스 콘택홀 및 상기 드레인 콘택홀을 통해 상기 반도체층과 전기적으로 접속된 소스 전극 및 드레인 전극을 포함한다.
Description
본 발명은 박막 트랜지스터에 관한 것으로, 마스크 수를 절감할 수 있는 박막 트랜지스터 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다. 상기와 같은 표시 장치는 화소 영역마다 형성된 스위칭 소자인 박막 트랜지스터를 포함하여 이루어진다.
박막 트랜지스터는 반도체층으로 산화물을 사용하는 박막 트랜지스터인 산화물 박막 트랜지스터(Oxide TFT), 반도체층으로 유기물을 사용하는 유기 박막 트랜지스터(Organic TFT), 반도체층으로 비정질 실리콘을 이용해 박막 트랜지스터 기판을 제조하는 비정질 실리콘 박막 트랜지스터(Amorphous Silicon TFT) 및 반도체층으로 다결정 실리콘을 이용해 박막 트랜지스터 기판을 제조하는 다결정 실리콘 박막 트랜지스터(Poly Silicon TFT) 등을 포함한다.
특히, 산화물 박막 트랜지스터는 실리콘 박막 트랜지스터보다 높은 전하 이동도 및 낮은 누설전류 특성의 장점을 갖는다. 더욱이, 실리콘 박막 트랜지스터는 고온 공정을 통해 형성되며, 산화물 반도체층에 결정화 공정을 실시하므로, 대면적화 할수록 결정화 공정 시 균일도가 떨어져 대면적화에 불리하다. 그러나, 산화물 박막 트랜지스터는 저온 공정이 가능하며, 대면적화에 유리하다.
도 1은 일반적인 박막 트랜지스터의 단면도로, 탑 게이트(top gate) 구조의 산화물 박막 트랜지스터를 도시하였다.
도 1과 같이, 일반적인 산화물 박막 트랜지스터는 기판(10) 상에 차광층(11)이 형성되고, 차광층(11)을 덮도록 버퍼층(12)이 형성된다. 이 때, 차광층(11)은 반도체층(13)으로 외부 광이 입사되는 것을 방지하기 위한 것이다. 일반적으로, 차광층(11)은 몰리브덴(Mo), 크롬(Cr), 구리(Cu), 탄탈륨(Ta), 알루미늄(Al) 등과 같은 불투명한 금속 물질로 형성된다.
그리고, 버퍼층(12) 상에 반도체층(13)이 형성되고, 반도체층(13) 상에 게이트 절연막(14a)과 게이트 전극(14)이 차례로 형성된다. 게이트 전극(14)을 덮도록 형성된 층간 절연막(15)이 반도체층(13)의 양측 가장자리를 노출시키도록 형성되며, 노출된 반도체층(13)의 양측 가장자리와 접속되는 소스, 드레인 전극(16a, 16b)이 형성된다.
그런데, 상기와 같은 일반적인 산화물 박막 트랜지스터는 반도체층(13)이 차광층(11)과 완전히 중첩되어야 하므로, 식각률이 상이한 차광층(11)과 반도체층(13)은 서로 다른 마스크를 이용해야 형성된다. 더욱이, 일반적으로 차광층(11)은 불투명한 금속 물질로 형성하므로, 차광층(11)의 저항이 매우 낮아, 버퍼층(12)이 충분한 두께를 가져야 한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 기판 상에 반도체층과 동일한 물질로 형성된 차광층을 포함하는 박막 트랜지스터 및 이의 제조 방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 박막 트랜지스터는 기판; 상기 기판 상에 차례로 형성된 차광층 및 버퍼층; 상기 버퍼층 상에 형성되며, 상기 차광층과 동일한 물질로 형성된 반도체층; 상기 반도체층 상에 차례로 형성된 게이트 절연막 및 게이트 전극; 상기 게이트 전극을 덮도록 상기 기판 상에 형성되며, 상기 반도체층의 양 측 가장자리를 각각 노출시키는 소스 콘택홀 및 드레인 콘택홀을 포함하는 층간 절연막; 및 상기 소스 콘택홀 및 상기 드레인 콘택홀을 통해 상기 반도체층과 전기적으로 접속된 소스 전극 및 드레인 전극을 포함한다.
동일 목적을 달성하기 위한 본 발명의 박막 트랜지스터의 제조 방법은 기판 상에 차례로 차광층 및 버퍼층을 형성하는 단계; 상기 버퍼층 상에 상기 차광층과 동일한 물질로 반도체층을 형성하는 단계; 상기 반도체층 상에 차례로 게이트 절연막 및 게이트 전극을 형성하는 단계; 상기 버퍼층 상에 상기 게이트 전극을 덮으며, 상기 반도체층의 양 측 가장자리를 각각 노출시키는 소스 콘택홀 및 드레인 콘택홀을 포함하는 층간 절연막을 형성하는 단계; 및 상기 층간 절연막 상에 상기 소스 콘택홀 및 상기 드레인 콘택홀을 통해 상기 반도체층과 전기적으로 접속하는 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다.
상기 차광층 및 상기 반도체층의 가장자리가 일치한다.
상기 차광층 및 상기 반도체층을 투명 전도성 산화물로 형성한다.
상기 차광층을 상기 기판 전면에 형성한다.
상기 차광층의 두께와 상기 반도체층의 두께가 동일하다.
상기와 같은 본 발명의 박막 트랜지스터 및 이의 제조 방법은 반도체층과 동일 물질로 기판 상에 차광층을 형성하여, 차광층이 반도체층으로 유입되는 광을 흡수한다. 이에 따라, 외부 광에 의해 박막 트랜지스터의 특성이 저하되는 것을 방지할 수 있다.
특히, 박막 트랜지스터가 산화물 박막 트랜지스터인 경우, 반도체층 및 차광층을 투명 전도성 산화물로 형성하므로, 차광층을 기판 전면에 형성할 수 있다. 이에 따라, 공정을 간소화하고 제조 비용을 절감할 수 있다. 더욱이, 투명 전도성 산화물은 저항이 매우 커, 버퍼층의 두께를 얇게 형성하여도 버퍼층이 충분한 절연 특성을 갖는다.
도 1은 일반적인 박막 트랜지스터의 단면도이다.
도 2a 및 도 2b는 본 발명의 박막 트랜지스터의 단면도이다.
도 3은 본 발명의 박막 트랜지스터 특성을 나타낸 그래프이다.
도 4a 내지 도 4e는 본 발명의 박막 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.
도 2a 및 도 2b는 본 발명의 박막 트랜지스터의 단면도이다.
도 3은 본 발명의 박막 트랜지스터 특성을 나타낸 그래프이다.
도 4a 내지 도 4e는 본 발명의 박막 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.
이하, 첨부된 도면을 참조하여, 본 발명의 박막 트랜지스터 및 이의 제조 방법을 상세히 설명하면 다음과 같다.
도 2a 및 도 2b는 본 발명의 박막 트랜지스터의 단면도이다.
도 2a 및 도 2b와 같이, 본 발명의 박막 트랜지스터는 기판(100) 상에 형성된 차광층(110), 차광층(110)상에 형성된 버퍼층(120), 버퍼층(120) 상에 형성된 반도체층(130), 반도체층(130) 상에 차례로 형성된 게이트 절연막(140a)과 게이트 전극(140), 게이트 전극(140)을 덮도록 형성된 층간 절연막(150) 및 층간 절연막(150)을 선택적으로 제거하여 노출된 반도체층(130)의 양 측 가장자리와 각각 접속된 소스 전극(160a) 및 드레인 전극(160b)을 포함한다. 특히, 차광층(110)과 반도체층(130)은 동일 물질로 형성된다.
구체적으로, 차광층(110)은 기판(100)을 통해 반도체층(130)으로 외부 광이 입사되는 것을 방지하기 위한 것이다. 일반적으로 탑 게이트(Top Gate) 구조의 박막 트랜지스터는 기판(100) 배면에서 입사되는 광이 반도체층(130)에도 입사되어 반도체층(130)의 광 신뢰성이 저하되고, 이에 따라, 열화 등과 같이 박막 트랜지스터의 특성이 저하되는 문제가 발생한다.
따라서, 상기와 같은 문제를 방지하기 위해, 기판 상에 몰리브덴(Mo), 크롬(Cr), 구리(Cu), 탄탈륨(Ta), 알루미늄(Al) 등과 같은 불투명한 금속으로 차광층을 형성한다. 이 때, 발광 영역에도 차광층을 형성하면, 기판 배면에 백라이트 유닛을 구비한 액정 표시 장치의 경우, 차광층에 의해 백라이트 유닛이 액정층을 통과하지 못하므로, 차광층은 마스크를 이용하는 포토리소그래피 공정으로 형성한다.
그런데, 차광층과 반도체층의 식각률이 다르므로, 동일한 마스크를 이용하여 차광층과 반도체층을 형성한다 하더라도 반도체층의 가장자리와 차광층의 가장자리가 일치하지 않아 반도체층의 가장자리에 외부 광이 유입될 수 있다. 따라서, 일반적으로, 차광층과 반도체층은 서로 다른 마스크를 이용해야 한다.
그러나, 본 발명의 차광층(110)은 반도체층(130)과 동일 물질로 형성한다. 예를 들어, 본 발명의 박막 트랜지스터가 반도체층(130)으로 산화물을 사용하는 산화물 박막 트랜지스터인 경우, 차광층(110)과 반도체층(130)은 갈륨(Ga), 인듐(In), 아연(Zn), 및 주석(Sn) 중에서 선택된 하나 이상의 원소와 산소(O)를 포함하는 산화물, 구체적으로, ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide) 등과 같은 투명 전도성 산화물로 형성된다.
따라서, 도 2a와 같이, 반도체층(130)과 차광층(110)을 동일 마스크로 형성하여, 반도체층(130)과 차광층(110)의 가장자리가 일치하도록 형성할 수 있다. 더욱이, 공정을 간소화 하기 위해, 도 2b와 같이, 투과 영역을 포함하는 기판(100) 전면에 차광층(110)을 형성할 수도 있으며, 이 경우, 차광층(110)은 상술한 바와 같이 투명 전도성 산화물로 형성되므로, 표시 장치의 투과율에 영향을 끼치지 않는다. 이 때, 차광층(110)의 두께는 반도체층(130)과 동일한 것이 바람직하다.
그리고, 버퍼층(120)은 산화 실리콘, 질화 실리콘 등과 같은 무기 절연 물질로 형성되어, 반도체층(130)과 차광층(110)을 절연시킨다. 특히, 투명 전도성 산화물은 저항이 매우 크므로, 상술한 바와 같이, 불투명한 금속으로 차광층을 형성하는 경우에 비해 차광층(110)의 두께를 얇게 형성해도 절연 특성을 충분이 유치할 수 있다. 그리고, 버퍼층(120) 상에 반도체층(130)이 형성된다.
상술한 바와 같이, 차광층(110)과 반도체층(130)을 동일 물질로 형성하면, 차광층(110)과 반도체층(130)이 외부 광 중 동일 파장대의 광을 흡수한다. 따라서, 기판(100)을 통해 유입된 광 중 특정 파장대의 광은 차광층(110)에 흡수되고, 나머지 파장대의 광이 버퍼층(120)을 통해 반도체층(130)으로 입사된다. 그러나, 반도체층(130)에서 흡수 가능한 파장대의 광은 이미 차광층(110)에 흡수되었으므로, 반도체층(130)은 어떠한 광도 흡수하지 못한다.
예를 들어, 반도체층(130) 및 차광층(110)이 IGZO로 형성된 경우, 반도체층(130) 및 차광층(110)은 500㎚ 이하의 파장을 갖는 광을 흡수한다. 그런데, 기판(100)에서 박막 트랜지스터로 유입되는 광 중, 500㎚ 이하의 파장을 갖는 광은 모두 차광층(110)에서 흡수된다. 그리고, 나머지 파장대의 광은 모두 반도체층(130)을 통과하므로, 반도체층(130)은 외부 광에 의한 영향이 최소화된다.
따라서, 본 발명의 박막 트랜지스터는 반도체층(130)이 흡수하는 파장과 동일한 파장의 광이 모두 차광층(110)에서 흡수되므로, 박막 트랜지스터의 광 신뢰성이 향상된다. 특히, 상술한 바와 같이, 차광층(110)을 기판(100) 전면에 형성하여도 무방하므로, 차광층(110)은 별도의 마스크 공정이 필요 없다.
그리고, 반도체층(130) 상에는 게이트 전극(140)과 반도체층(130)을 절연시키기 위한 게이트 절연막(140a)이 형성되고, 게이트 절연막(140a) 상에 게이트 전극(140)이 형성된다. 게이트 전극(140)은 Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo/Ti/Al(Nd), Cu 합금/Mo, Cu 합금/Al, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금 등과 같은 금속 물질이 이중층 이상 적층된 구조이거나, Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같은 금속 물질의 단일층 구조이다.
그리고, 게이트 전극(140)을 포함한 기판(100) 전면에 형성된 층간 절연막(150)은 산화 실리콘, 질화 실리콘 등과 같은 무기 절연 물질로 형성되거나, 절연성 유기물 등으로 형성될 수 있다. 층간 절연막(150)을 선택적으로 제거하여 형성된 소스 콘택홀(미도시)과 드레인 콘택홀(미도시)를 통해 반도체층(130)의 양 가장자리와 소스 전극(160a) 및 드레인 전극(160b)이 전기적으로 접속된다.
상술한 바와 같이, 본 발명의 박막 트랜지스터는 반도체층(130)과 동일 물질로 기판(100) 상에 차광층(110)을 형성하여, 차광층(110)이 반도체층(130)으로 유입되는 광을 흡수한다. 따라서, 외부 광에 의해 박막 트랜지스터의 특성이 저하되는 것을 방지할 수 있다.
특히, 박막 트랜지스터가 산화물 박막 트랜지스터인 경우, 반도체층(130) 및 차광층(110)을 투명 전도성 산화물로 형성하므로, 차광층(110)을 기판 전면에 형성할 수 있으므로, 공정을 간소화하고 제조 비용을 절감할 수 있다. 더욱이, 투명 전도성 산화물은 저항이 매우 커, 버퍼층(120)의 두께를 얇게 형성하여도 버퍼층(120)이 충분한 절연 특성을 갖는다.
도 3은 본 발명의 박막 트랜지스터 특성을 나타낸 그래프로, 1000Å의 두께를 갖는 IGZO로 형성된 차광층을 포함하는 박막 트랜지스터의 특성을 도시하였다.
도 3과 같이, 본 발명의 박막 트랜지스터는 드레인-소스 간 전압(Vds)이 0.1V인 경우 및 Vds가 10V인 경우, 드레인-소스 간 전류(Ids)가 흐르기 시작할 때의 게이트-소스 간 전압(Vgs)이 유사하다. 즉, 본 발명의 박막 트랜지스터는 반도체층(130)과 동일 물질로 형성된 차광층(110)이 반도체층(130)에서 흡수하는 파장대의 광을 모두 흡수하여, 광 신뢰성이 향상되어, Vgs-Ids의 특성이 향상된다.
이하, 첨부된 도면을 참조하여 본 발명의 박막 트랜지스터의 제조 방법을 상세히 설명하면 다음과 같다.
도 4a 내지 도 4e는 본 발명의 박막 트랜지스터의 제조 방법을 나타낸 공정 단면도로, 차광층을 기판 전면에 형성하는 것을 도시하였다.
도 4a와 같이, 기판(100) 상에 차광층(110)과 버퍼층(120)을 차례로 형성한다. 이 때, 박막 트랜지스터가 산화물 박막 트랜지스터인 경우, 차광층(110)은 갈륨(Ga), 인듐(In), 아연(Zn) 및 주석(Sn) 중에서 선택된 하나 이상의 원소와 산소(O)를 포함하는 산화물로 형성된다. 예를 들어, ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide) 등과 같은 투명 전도성 산화물로 형성된다.
이 경우, 차광층(110)은 투명하므로, 차광층(110)을 기판(100) 전면에 형성하여도 표시 장치의 투과율에는 영향을 끼치지 않는다. 따라서, 차광층(110)을 별도의 패터닝 공정 없이 기판(100) 전면에 형성한다. 그리고, 버퍼층(120)은 산화 실리콘, 질화 실리콘 등과 같은 무기 절연 물질로 형성되어, 차광층(110)과 후술할 반도체층을 절연시킨다.
이어, 도 4b와 같이, 버퍼층(120) 상에 차광층(110)과 동일한 물질을 형성한 후, 포토리소그래피 공정으로 이를 패터닝하여 반도체층(130)을 형성한다. 차광층(110)과 반도체층(130)을 동일 물질로 형성하면, 차광층(110)과 반도체층(130)이 외부 광 중 동일 파장대의 광을 흡수한다.
따라서, 기판(100)을 통해 유입된 광 중 특정 파장대의 광은 차광층(110)에 흡수되고, 나머지 파장대의 광이 버퍼층(120)을 통해 반도체층(130)으로 입사된다. 그러나, 반도체층(130)에서 흡수 가능한 파장대의 광은 이미 차광층(110)에 흡수되었으므로, 반도체층(130)은 어떠한 광도 흡수하지 못하여, 반도체층(130)의 광 신뢰성을 향상시킬 수 있다.
특히, 도시하지는 않았으나, 마스크를 이용하는 포토리소그래피 공정으로 차광층(110)을 형성할 수도 있다. 이 경우, 상술한 바와 같이, 차광층(110)과 반도체층(130)을 동일 물질로 형성하므로, 차광층(110)을 형성하는 마스크를 이용하여 반도체층(130)을 형성할 수 있다.
일반적인 박막 트랜지스터는 차광층과 반도체층을 다른 물질로 형성하므로, 차광층과 반도체층을 형성하는 물질의 식각률이 다르다. 따라서, 동일한 마스크를 이용하여 차광층과 반도체층을 형성한다 하더라도 반도체층의 가장자리와 차광층의 가장자리가 일치하지 않아 반도체층으로 외부 광이 유입될 수 있다.
그러나, 본 발명의 박막 트랜지스터는 상술한 바와 같이, 동일 마스크를 이용하여 가장자리가 일치하는 차광층(110)과 반도체층(130)을 형성할 수 있다. 따라서, 반도체층(130)에서 흡수하는 파장대의 광이 차광층(110)에 의해 완벽히 차단된다. 특히, 공정을 간소화하고 제조 비용을 절감하기 위해, 도시된 바와 같이, 차광층(110)을 기판(100) 전면에 형성할 수 있다.
이어, 도 4c와 같이, 반도체층(130) 상에 게이트 절연막(140a)과 게이트 전극(140)을 차례로 형성한다. 먼저, 산화 실리콘, 질화 실리콘 등과 같은 무기 절연 물질과 게이트 금속층을 차례로 형성한 후, 포토리소그래피 공정으로 이를 패터닝하여 게이트 절연막(140a)과 게이트 전극(140)을 형성한다.
이 때, 게이트 전극(140)은 Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo/Ti/Al(Nd), Cu 합금/Mo, Cu 합금/Al, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금 등과 같은 금속 물질이 이중층 이상 적층된 구조이거나, Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같은 금속 물질의 단일층 구조이다.
그리고, 도시하지는 않았으나, 게이트 전극(140)에 의해 노출된 반도체층(130)의 양 측 가장자리에 He, H2, N2 등의 플라즈마를 이용하여 플라즈마 처리를 실시할 수 있다. 이는, 게이트 전극(140)에 의해 노출된 노출된 반도체층(130)의 양 측 가장자리를 도체화시키고, 후술할 소스, 드레인 전극과 반도체층(130)의 가장자리가 접속될 때 반도체층(130)의 저항을 낮춰 접촉 특성을 향상시키기 위한 것이다.
이어, 도 4d와 같이, 게이트 전극(140)을 포함한 기판(100) 전면에 층간 절연막(150)을 형성한다. 그리고, 마스크를 이용하는 포토리소그래피 공정으로 층간 절연막(150)을 선택적으로 제거하여, 반도체층(130)의 일 측 가장자리를 노출시키는 소스 콘택홀(150a) 및 타 측 가장자리를 노출시키는 드레인 콘택홀(150b)을 형성한다.
특히, 도면에서는 게이트 절연막(140a)이 게이트 전극(140)에만 중첩되도록 형성하는 것을 도시하였으나, 게이트 절연막(140a)을 기판(100) 전면에 형성할 수도 있다. 이 경우, 반도체층(130)을 덮도록 게이트 절연막(140a)을 기판(100) 전면에 형성하고, 게이트 절연막(140a) 상에 게이트 전극(140)을 형성한 후, 소스 콘택홀(150a) 및 드레인 콘택홀(150b)을 게이트 절연막(140a)과 층간 절연막(150)을 선택적으로 제거하여 형성한다.
이어, 도 4e와 같이, 층간 절연막(150) 상에 데이터 금속층을 형성하고, 포토리소그래피 공정으로 데이터 금속층을 패터닝하여 소스 전극(160a) 및 드레인 전극(160b)을 형성한다. 소스 전극(160a)은 소스 콘택홀(150a)을 통해 반도체층(130)의 일 측 가장자리와 접속되고, 드레인 전극(160b)은 드레인 콘택홀(150b)을 통해 반도체층(130)의 타 측 가장자리와 접속된다.
상기와 같은 본 발명의 박막 트랜지스터의 제조 방법은 산화물 박막 트랜지스터뿐만 아니라, 탑 게이트 구조의 어떠한 박막 트랜지스터에도 적용 가능하다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 110: 차광층
120: 버퍼층 130: 반도체층
140a: 게이트 절연막 140: 게이트 전극
150a: 소스 콘택홀 150b: 드레인 콘택홀
150: 층간 절연막 160a: 소스 전극
160b: 드레인 전극
120: 버퍼층 130: 반도체층
140a: 게이트 절연막 140: 게이트 전극
150a: 소스 콘택홀 150b: 드레인 콘택홀
150: 층간 절연막 160a: 소스 전극
160b: 드레인 전극
Claims (10)
- 기판;
상기 기판 상에 차례로 형성된 차광층 및 버퍼층;
상기 버퍼층 상에 형성되며, 상기 차광층과 동일한 물질로 형성된 반도체층;
상기 반도체층 상에 차례로 형성된 게이트 절연막 및 게이트 전극;
상기 게이트 전극을 덮도록 상기 기판 상에 형성되며, 상기 반도체층의 양 측 가장자리를 각각 노출시키는 소스 콘택홀 및 드레인 콘택홀을 포함하는 층간 절연막; 및
상기 소스 콘택홀 및 상기 드레인 콘택홀을 통해 상기 반도체층과 전기적으로 접속된 소스 전극 및 드레인 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터. - 제 1 항에 있어서,
상기 차광층 및 상기 반도체층의 가장자리가 일치하는 것을 특징으로 하는 박막 트랜지스터. - 제 1 항에 있어서,
상기 차광층 및 상기 반도체층은 투명 전도성 산화물로 형성된 것을 특징으로 하는 박막 트랜지스터. - 제 3 항에 있어서,
상기 차광층은 상기 기판 전면에 형성된 것을 특징으로 하는 박막 트랜지스터. - 제 1 항에 있어서,
상기 차광층의 두께와 상기 반도체층의 두께가 동일한 것을 특징으로 하는 박막 트랜지스터. - 기판 상에 차례로 차광층 및 버퍼층을 형성하는 단계;
상기 버퍼층 상에 상기 차광층과 동일한 물질로 반도체층을 형성하는 단계;
상기 반도체층 상에 차례로 게이트 절연막 및 게이트 전극을 형성하는 단계;
상기 버퍼층 상에 상기 게이트 전극을 덮으며, 상기 반도체층의 양 측 가장자리를 각각 노출시키는 소스 콘택홀 및 드레인 콘택홀을 포함하는 층간 절연막을 형성하는 단계; 및
상기 층간 절연막 상에 상기 소스 콘택홀 및 상기 드레인 콘택홀을 통해 상기 반도체층과 전기적으로 접속하는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 제 6 항에 있어서,
상기 차광층 및 상기 반도체층의 가장자리가 일치하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 제 6 항에 있어서,
상기 차광층 및 상기 반도체층을 투명 전도성 산화물로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 제 8 항에 있어서,
상기 차광층을 상기 기판 전면에 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 제 6 항에 있어서,
상기 차광층의 두께와 상기 반도체층의 두께가 동일한 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130008715A KR102028974B1 (ko) | 2013-01-25 | 2013-01-25 | 박막 트랜지스터 및 이의 제조 방법 |
| US14/104,073 US9130042B2 (en) | 2013-01-25 | 2013-12-12 | Thin film transistor and method for fabricating the same |
| CN201310698030.XA CN103972298B (zh) | 2013-01-25 | 2013-12-18 | 薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130008715A KR102028974B1 (ko) | 2013-01-25 | 2013-01-25 | 박막 트랜지스터 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140095831A KR20140095831A (ko) | 2014-08-04 |
| KR102028974B1 true KR102028974B1 (ko) | 2019-10-07 |
Family
ID=51221948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130008715A KR102028974B1 (ko) | 2013-01-25 | 2013-01-25 | 박막 트랜지스터 및 이의 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9130042B2 (ko) |
| KR (1) | KR102028974B1 (ko) |
| CN (1) | CN103972298B (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103792746A (zh) * | 2014-01-27 | 2014-05-14 | 北京京东方光电科技有限公司 | 一种阵列基板、其制备方法及显示装置 |
| TWI686899B (zh) * | 2014-05-02 | 2020-03-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置、觸控感測器、顯示裝置 |
| WO2016084688A1 (ja) * | 2014-11-28 | 2016-06-02 | シャープ株式会社 | 半導体装置およびその製造方法 |
| KR102351809B1 (ko) * | 2014-12-02 | 2022-01-17 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터 및 그 제조 방법 |
| KR102392326B1 (ko) * | 2017-09-27 | 2022-04-28 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102437514B1 (ko) * | 2017-11-09 | 2022-08-26 | 엘지디스플레이 주식회사 | 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
| KR102393552B1 (ko) * | 2017-11-09 | 2022-05-02 | 엘지디스플레이 주식회사 | 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치 |
| KR102436715B1 (ko) * | 2017-11-10 | 2022-08-25 | 엘지디스플레이 주식회사 | 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
| KR102468509B1 (ko) * | 2017-11-29 | 2022-11-17 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
| CN109638080A (zh) * | 2018-12-03 | 2019-04-16 | 惠科股份有限公司 | 主动开关及其制作方法、显示装置 |
| CN110289214A (zh) * | 2019-05-15 | 2019-09-27 | 友达光电（昆山）有限公司 | 显示装置及薄膜晶体管的制造方法 |
| CN110289318A (zh) * | 2019-06-27 | 2019-09-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制作方法、goa驱动电路和阵列基板 |
| US11217698B2 (en) * | 2020-05-26 | 2022-01-04 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method of manufacturing a thin film transistor |
| KR102474833B1 (ko) * | 2020-09-29 | 2022-12-05 | 경희대학교 산학협력단 | 박막 트랜지스터 및 그 제조 방법과 전자 소자 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000267596A (ja) | 1999-03-16 | 2000-09-29 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
| US20020190332A1 (en) | 2001-06-15 | 2002-12-19 | Lg Electronics Inc. | Thin film transistor, and organic EL display thereof and method for fabricating the same |
| WO2011122352A1 (ja) | 2010-03-29 | 2011-10-06 | シャープ株式会社 | 表示装置、圧力検出装置および表示装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1213390C (zh) * | 1998-11-26 | 2005-08-03 | 精工爱普生株式会社 | 电光装置及其制造方法和电子装置 |
| KR100793357B1 (ko) * | 2005-03-18 | 2008-01-11 | 삼성에스디아이 주식회사 | 박막트랜지스터와 평판표시장치 및 그의 제조 방법 |
| JP5037808B2 (ja) * | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| JP5458367B2 (ja) * | 2007-07-09 | 2014-04-02 | Ｎｌｔテクノロジー株式会社 | 薄膜トランジスタ及びその製造方法 |
| KR101137391B1 (ko) * | 2010-03-24 | 2012-04-20 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터를 갖는 기판, 이를 제조하는 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치 |
| KR102206412B1 (ko) * | 2012-12-27 | 2021-01-22 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치 |
-
2013
- 2013-01-25 KR KR1020130008715A patent/KR102028974B1/ko active IP Right Grant
- 2013-12-12 US US14/104,073 patent/US9130042B2/en active Active
- 2013-12-18 CN CN201310698030.XA patent/CN103972298B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000267596A (ja) | 1999-03-16 | 2000-09-29 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
| US20020190332A1 (en) | 2001-06-15 | 2002-12-19 | Lg Electronics Inc. | Thin film transistor, and organic EL display thereof and method for fabricating the same |
| WO2011122352A1 (ja) | 2010-03-29 | 2011-10-06 | シャープ株式会社 | 表示装置、圧力検出装置および表示装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103972298A (zh) | 2014-08-06 |
| KR20140095831A (ko) | 2014-08-04 |
| US20140209894A1 (en) | 2014-07-31 |
| CN103972298B (zh) | 2017-04-12 |
| US9130042B2 (en) | 2015-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102028974B1 (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| JP5823686B2 (ja) | 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板 | |
| KR101497425B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US10707236B2 (en) | Array substrate, manufacturing method therefor and display device | |
| KR102380647B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US20140151708A1 (en) | Thin film transistor, display device and method of manufacturing the same | |
| WO2017065199A1 (ja) | 半導体装置およびその製造方法 | |
| KR102130516B1 (ko) | 산화물 박막트랜지스터 및 그 제조방법 | |
| KR102454087B1 (ko) | 박막 트랜지스터 기판 | |
| KR20130136063A (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US9520476B2 (en) | Semiconductor device and method for producing same | |
| US20160329390A1 (en) | Display device and thin-film transistor substrate | |
| US9117846B2 (en) | Method of manufacturing oxide thin film transistor | |
| TWI691089B (zh) | 薄膜電晶體、製造該薄膜電晶體的方法及包含該薄膜電晶體的顯示裝置 | |
| US9508828B2 (en) | Array substrate and method of fabricating the same | |
| WO2012169397A1 (ja) | 薄膜トランジスタ、その製造方法、および表示素子 | |
| KR102225594B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US9709853B2 (en) | Liquid crystal display panel | |
| TWI546965B (zh) | 半導體裝置及其製造方法 | |
| JP6651050B2 (ja) | 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタ基板の製造方法 | |
| KR102370474B1 (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20140081413A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR102081106B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| KR101496204B1 (ko) | 액정 표시 장치 제조 방법 | |
| JP2012190978A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |