CN103972298A - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN103972298A CN103972298A CN201310698030.XA CN201310698030A CN103972298A CN 103972298 A CN103972298 A CN 103972298A CN 201310698030 A CN201310698030 A CN 201310698030A CN 103972298 A CN103972298 A CN 103972298A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- light shielding
- shielding layer
- film transistor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000010410 layer Substances 0.000 claims abstract description 225
- 239000004065 semiconductor Substances 0.000 claims abstract description 120
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 239000010408 film Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000011248 coating agent Substances 0.000 claims description 29
- 238000000576 coating method Methods 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 description 19
- 229910052750 molybdenum Inorganic materials 0.000 description 18
- 239000012528 membrane Substances 0.000 description 16
- 229910001182 Mo alloy Inorganic materials 0.000 description 14
- 229910000838 Al alloy Inorganic materials 0.000 description 12
- 229910000881 Cu alloy Inorganic materials 0.000 description 10
- 239000011651 chromium Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- FIPWRIJSWJWJAI-UHFFFAOYSA-N Butyl carbitol 6-propylpiperonyl ether Chemical compound C1=C(CCC)C(COCCOCCOCCCC)=CC2=C1OCO2 FIPWRIJSWJWJAI-UHFFFAOYSA-N 0.000 description 1
- 230000009102 absorption Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
薄膜晶体管及其制造方法。公开了一种在基板上包括由与半导体层相同材料制成的光屏蔽层的薄膜晶体管及其制造方法。该薄膜晶体管包括：基板；光屏蔽层和缓冲层，光屏蔽层和缓冲层顺序地形成在基板上；半导体层，其形成在缓冲层上并且由与光屏蔽层相同材料形成；栅绝缘膜和栅极，栅绝缘膜和栅极顺序地形成在半导体层上；层间绝缘膜，该层间绝缘膜形成在基板上以使得该层间绝缘膜覆盖栅极，层间绝缘膜包括分别露出半导体层的源区域和漏区域的源接触孔和漏接触孔；以及源极和漏极，源极和漏极通过源接触孔和漏接触孔电连接到半导体层。
Description
技术领域
本发明涉及薄膜晶体管。更具体地，本发明的实施方式涉及薄膜晶体管及其制造方法。
背景技术
随着信息社会的发展，对显示装置的需求急剧增加。响应于这个需求，最近几年，正在研究多种显示装置，诸如液晶显示器（LCD）、等离子体显示板（PDP）、电致发光显示器（ELD）和真空荧光显示器（VFD），并且利用其中一些作为用于多种设备的显示器。这种显示装置包括形成在每个像素区域中的作为开关装置的薄膜晶体管。
薄膜晶体管包括作为将氧化物用于半导体层的薄膜晶体管的氧化物薄膜晶体管（氧化物TFT）、将有机材料用于半导体层的有机薄膜晶体管（有机TFT）、包括将非晶硅用于半导体层的薄膜晶体管基板的非晶硅薄膜晶体管（非晶硅TFT）以及包括将多晶硅用于半导体层的薄膜晶体管基板的多晶硅薄膜晶体管（多晶硅TFT）。
具体地，与硅薄膜晶体管相比，氧化物薄膜晶体管具有更高的电荷迁移率和更低的漏电流特性的优点。另外，由于硅薄膜晶体管通过高温处理形成，并且氧化物半导体层经过结晶处理，由于在结晶期间随着面积增加均匀性的劣化，硅薄膜晶体管在增加面积方面有缺点。然而，氧化物薄膜晶体管适于低温处理，并且在增加可使用面积方面有优点。
图1是例示相关技术的薄膜晶体管的截面图，其例示了具有顶栅结构的氧化物晶体管。
如图1所示，通常的氧化物薄膜晶体管包括基板10、形成在基板10上光屏蔽层11以及覆盖光屏蔽层11的缓冲层12。在此情况下，光屏蔽层11防止外部光入射在半导体层13上。通常，光屏蔽层11由不透明金属制成，诸如钼（Mo）、铬（Cr）、铜（Cu）、坦（Ta）或铝（Al）。
另外，通常的氧化物薄膜晶体管包括按照顺序形成在缓冲层12上的半导体层13和形成在半导体层13上的栅绝缘膜14a和栅极14。形成覆盖栅极14的层间绝缘膜15以使得层间绝缘膜15露出半导体层13的两个边缘，并且形成源极16a和漏极16b以连接半导体层13的露出的两个边缘。
为此，在通常的氧化物薄膜晶体管中，应使用不同掩模形成具有不同蚀刻速度的光屏蔽层11和半导体层13，使得半导体层13完全交叠光屏蔽层11。此外，一般地，由于光屏蔽层11由不透明金属材料形成并因而具有相当低的电阻，所以缓冲层12应具有足够的厚度。
发明内容
因此，本发明涉及一种薄膜晶体管及其制造方法，所述薄膜晶体管及其制造方法基本上消除了由于现有技术的限制和缺点而导致的一个或更多个问题。
本发明的目的是提供包括由与基板上的半导体层相同材料制成的光屏蔽层的薄膜晶体管及其制造方法。
本发明的其它优点、目的及特征一部分将在以下的说明书中进行阐述，并且一部分对于本领域的技术人员来说将在研读以下内容后变得清楚，或者可以从本发明的实践获知。本发明的这些目的和其它优点可以通过在本书面描述及其权利要求书及附图中具体指出的结构来实现和获得。
为了实现这些目的和其它优点，并且根据本发明的目的，如这里所具体实施和广泛描述的，一种薄膜晶体管，该薄膜晶体管包括：基板；光屏蔽层和缓冲层，所述光屏蔽层和所述缓冲层按照顺序形成在所述基板上；半导体层，所述半导体层形成在所述缓冲层上，所述半导体层由与所述光屏蔽层相同材料形成；栅绝缘膜和栅极，所述栅绝缘膜和所述栅极按顺序形成在所述半导体层上；层间绝缘膜，所述层间绝缘膜形成在所述基板上以使得所述层间绝缘膜覆盖所述栅极，所述层间绝缘膜包括分别露出所述半导体层的源区域和漏区域的源接触孔和漏接触孔；以及源极和漏极，所述源极和所述漏极通过所述源接触孔和所述漏接触孔电连接到所述半导体层。
在本发明的另一个方面中，一种薄膜晶体管的制造方法，该方法包括以下步骤：在基板上顺序地形成光屏蔽层和缓冲层；在所述缓冲层上使用与所述光屏蔽层相同的材料形成半导体层；在所述半导体层上顺序地形成栅绝缘膜和栅极；在所述基板上形成层间绝缘膜，使得所述层间绝缘膜覆盖所述栅极并且包括分别露出所述半导体层的源区域和漏区域的源接触孔和漏接触孔；以及形成源极和漏极，所述源极和所述漏极通过所述源接触孔和所述漏接触孔电连接到所述半导体层。
所述光屏蔽层的边缘可以与所述半导体层边缘一致。
所述光屏蔽层和所述半导体层可以由透明导电氧化物形成。
所述光屏蔽层可以形成在所述基板的整个表面上。
所述光屏蔽层的厚度可以等于所述半导体层的厚度。
由于光屏蔽层和半导体层由相同材料形成，具有在半导体层中吸收的波长范围的光已经在光屏蔽层中被吸收，所以在半导体层中不吸收光。
由于使用相同掩模形成光屏蔽层和半导体层，处理成本明显降低。
尽管缓冲层的厚度小，但由于透明导电氧化物具有非常高的电阻，因此缓冲层可以展现出充分的绝缘属性。
应该理解，对本发明的以上概述和以下详述都是示例性和解释性的，并旨在对所要求保护的本发明提供进一步的解释。
附图说明
附图被包括在本申请中以提供对本发明的进一步理解，并结合到本申请中且构成本申请的一部分，附图示出了本发明的实施方式，并且与说明书一起用于解释本发明的原理。在附图中：
图1是例示相关技术的薄膜晶体管的截面图；
图2A和图2B是例示根据本发明的薄膜晶体管的截面图；
图3是示出根据本发明的薄膜晶体管的特性的曲线图；以及
图4A到图4E是例示根据本发明的薄膜晶体管的制造方法的整个处理的截面图。
具体实施方式
下面将详细描述本发明的具体实施方式，在附图中例示出了本发明的优选实施方式的示例。尽可能在整个附图中用相同的附图标记代表相同或类似部分。
在下文中，将参照附图详细描述根据本发明的薄膜晶体管及其制造方法。
图2A和图2B是例示根据本发明的薄膜晶体管的截面图。
如图2A和图2B所示，根据本发明的薄膜晶体管包括基板100、形成在基板100上的光屏蔽层110、形成在光屏蔽层110上的缓冲层120、形成在缓冲层120上的半导体层130、形成在半导体层130上的栅绝缘膜140a和栅极140（按照栅绝缘膜140a和栅极140这个顺序）、覆盖栅极140的层间绝缘膜150以及源极160a和漏极160b，源极160a和漏极160b分别连接到通过选择性地去除层间绝缘膜150而露出的半导体层130的源区域和漏区域。具体地，光屏蔽层110由与半导体层130相同的材料制成。
具体地，光屏蔽层110防止外部光通过基板100入射在半导体层130上。通常，薄膜晶体管具有顶栅结构，入射在基板100的后表面上的光也入射在半导体层130上，因而造成半导体层130的光可靠性的劣化并且导致诸如薄膜晶体管的属性退化这样的劣化。
因此，为了防止这个问题，使用诸如钼（Mo）、铬（Cr）、铜（Cu）、坦（Ta）或铝（Al）的不透明金属在基板上形成光屏蔽层。此时，当还在发光区域上形成光屏蔽层时，在包括位于基板的后表面处的背光单元的液晶显示装置的情况下，使用掩模通过光刻处理形成光屏蔽层，由于光屏蔽层，背光单元不穿透液晶层。
在这方面，由于光屏蔽层和半导体层具有不同的蚀刻速度，因此尽管光屏蔽层和半导体层是使用相同掩模形成的，但半导体层的边缘并不与光屏蔽层的边缘一致，因而造成外部光入射在半导体层的边缘上。因此，通常，应使用不同掩模形成光屏蔽层和半导体层。
然而，本发明的光屏蔽层110由与半导体层130相同的材料形成。例如，在根据本发明的薄膜晶体管是将氧化物用于半导体层130的氧化物薄膜晶体管的情况下，光屏蔽层110和半导体层130由包含从镓（Ga）、铟（In）、锌（Zn）和锡（Sn）和氧（O）选择的一个或更多个元素的氧化物形成，具体地，诸如氧化锌（ZnO）、氧化铟锌（IZO）、氧化铟锡（ITO）或氧化镓铟锌（IGZO）的透明导电氧化物。
因此，如图2A所示，通过使用相同掩模来形成半导体层130和光屏蔽层110，半导体层130的边缘可以与光屏蔽层110的边缘一致。此外，为了简化处理，如图2B所示，光屏蔽层110可以形成在基板100的包括透射区域在内的整个表面上。在此情况下，如上所述，光屏蔽层110由透明导电氧化物形成，因而不影响显示装置的透光性。
缓冲层120由诸如氧化硅或者氮化硅的无机绝缘材料形成，因而使得半导体层130能够与光屏蔽层110绝缘。具体地，透明导电氧化物具有非常高的电阻，缓冲层120可以维持充分的绝缘属性，尽管与光屏蔽层由不透明金属形成的情况相比，光屏蔽层110也形成为具有较小的厚度。另外，半导体层130形成在缓冲层120上。
如上所述，当发光层110和半导体层130由相同材料形成时，光屏蔽层110和半导体层130吸收外部光中具有相同波长范围的光。因此，在透过基板100入射的光中，具有预定波长范围的光在光屏蔽层110中被吸收，而具有剩余波长范围的光透过缓冲层120入射在半导体层130上。然而，由于具有可在半导体层130中吸收的波长范围的光已经在光屏蔽层110中被吸收，所以半导体层130中不吸收任何光。
例如，当半导体层130和光屏蔽层110由IGZO形成时，半导体层130和光屏蔽层110吸收具有500nm或更小波长的光。
在这个方面，在从基板100入射在薄膜晶体管上的光中，具有500nm或更小的波长的全部光在光屏蔽层110中被吸收，并且具有其它波长的光透过半导体层130。因此，外部光对半导体层130的影响减到最小。
因此，由于具有与在半导体层130中吸收的相同波长的全部光在光屏蔽层110中被吸收，根据本发明的薄膜晶体管具有提高的光可靠性。具体地，如上所述，由于光屏蔽层110可以形成在基板100的整个表面上，因此光屏蔽层110不要求附加的掩模处理。另外，用于使栅极140与半导体层130绝缘的栅绝缘膜140a形成在半导体层130上，并且栅极140形成在栅绝缘膜140a上。栅极140具有包括由金属材料制成的两个或更多个层的层压结构，所述金属材料诸如是Al/Cr、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo、Ti/Al(Nd)/Ti、Mo/Al、Mo/Ti/Al(Nd)、Cu合金/Mo、Cu合金/Al、Cu合金/Mo合金、Cu合金/Al合金、Al/Mo合金、Mo合金/Al、Al合金/Mo合金、Mo合金/Al合金、或者Mo/Al合金；或者，栅极140包括金属材料的单层结构，诸如Mo、Ti、Cu、Al、Nd、Al、Cr、Mo合金、Cu合金或Al合金。
另外，形成在包括栅极140的基板100的整个表面上的层间绝缘膜150由诸如氧化硅或者氮化硅这样的无机绝缘材料或者有机绝缘材料形成。半导体层130的源区域和漏区域通过源接触孔（未示出）和漏接触孔（未示出）连接到源极160a和漏极160b，所述源接触孔（未示出）和漏接触孔（未示出）是通过选择性地去除层间绝缘膜150而形成的。
如上所述，在根据本发明的薄膜晶体管中，光屏蔽层110由与半导体130相同的材料形成在基板100上，并且光屏蔽层110吸收入射在半导体层130上的光。因此，可以防止由于外部光造成的薄膜晶体管的属性的劣化。
具体地，在薄膜晶体管是氧化物薄膜晶体管的情况下，半导体层130和光屏蔽层110由透明导电氧化物形成，并且光屏蔽层110因而形成在基板的整个表面上，由此使得处理简化并且制造成本降低。此外，尽管缓冲层120具有较小的厚度，但由于透明导电氧化物具有非常高的电阻，因而缓冲层120可以呈现充分的绝缘属性。
图3是示出根据本发明的薄膜晶体管的特性的曲线图，其示出包括具有厚度的由IGZO制成的光屏蔽层的薄膜晶体管的特性。
如图3所示，在根据本发明的薄膜晶体管中，当漏源电流（Ids）开始流动时，漏源电压（Vds）是0.1V的情况和Vds是10V的情况具有类似的晶体管阈值电压（Vth）。也就是说，根据本发明的薄膜晶体管具有改善的光可靠性并因而具有改善的Vth特性，这是由于由与半导体层130相同的材料形成的光屏蔽层110吸收具有可以在半导体层130中吸收的波长范围的全部光。结果，当漏源电压（0.1V、10V）不同但阈值电压类似时，晶体管可以被低电压驱动。因此，能够降低功耗并且防止由于外部光造成的薄膜晶体管的特性劣化。
在下文中，将参照附图描述根据本发明的薄膜晶体管的制造方法。
图4A到图4E是例示根据本发明的薄膜晶体管的制造方法的整个处理的截面图，例示了形成在基板的整个表面上的光屏蔽层。
如图4A所示，在基板100上顺序地形成光屏蔽层110和缓冲层120。此时，在薄膜晶体管是氧化物薄膜晶体管的情况下，光屏蔽层110和半导体层130由包含从镓（Ga）、铟（In）、锌（Zn）和锡（Sn）和氧（O）选择的一个或更多个元素的氧化物形成，具体地，诸如氧化锌（ZnO）、氧化铟锌（IZO）、氧化铟锡（ITO）或氧化镓铟锌（IGZO）的透明导电氧化物。
在此情况下，尽管光屏蔽层110形成在基板100的整个表面上，光屏蔽层110透明且因此不影响显示装置的透光性。因此，在没有附加的构图处理的情况下，光屏蔽层110形成在基板100的整个表面上。另外，缓冲层120由诸如氧化硅或氮化硅的无机绝缘材料形成，因而使光屏蔽层110与以下描述的半导体层绝缘。
随后，如图4B所示，在缓冲层120上形成与光屏蔽层110相同的材料，并且接着通过光刻处理对所述材料进行构图以形成半导体层130。当光屏蔽层110和半导体层130由相同材料形成时，光屏蔽层110和半导体层130吸收外部光中具有相同波长范围的光。
因此，在透过基板100入射的光中，预定波长范围内的光在光屏蔽层110被吸收，并且其它波长范围的光透过缓冲层120入射在半导体层130上。然而，由于具有可以在半导体层130中被吸收的波长范围的光已经在光屏蔽层110中被吸收，因此半导体层130不吸收任何光，可以改善半导体层130的光可靠性。
具体地，尽管未示出，还可以通过使用掩模的光刻处理而形成光屏蔽层110。在此情况下，如上所述，光屏蔽层110和半导体层130由相同材料形成，并且可以使用形成光屏蔽层110时使用的掩模来形成半导体层130。
在相关技术的薄膜晶体管中，由于光屏蔽层和半导体层由不同材料形成，用于光屏蔽层和半导体层的材料具有不同的蚀刻速度。因此，尽管使用相同掩模形成光屏蔽层和半导体层，半导体层的边缘也与光屏蔽层的边缘不一致，因而外部光会入射在半导体层上。
然而，如上所述，在根据本发明的薄膜晶体管中，可以使用相同的掩模来形成具有相互一致的边缘的光屏蔽层110和半导体层130。因此，具有在半导体层130中吸收的波长范围的光被光屏蔽层110完全阻挡。具体地，为了简化整个处理并降低制造成本，如上所述，光屏蔽层110可以形成在基板100的整个表面上。
随后，如图4C所示，在半导体层130上顺序地形成栅绝缘膜140a和栅极140。首先，顺序地形成诸如氧化硅或氮化硅这样的无机绝缘材料和栅金属层，并且通过光刻处理对所述材料和栅金属层进行构图以形成栅绝缘膜140a和栅极140。
此时，栅极140具有包括由金属材料制成的两个或更多个层的层压结构，所述金属材料诸如为Al/Cr、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo、Ti/Al(Nd)/Ti、Mo/Al、Mo/Ti/Al(Nd)、Cu合金/Mo、Cu合金/Al、Cu合金/Mo合金、Cu合金/Al合金、Al/Mo合金、Mo合金/Al、Al合金/Mo合金、Mo合金/Al合金、或者Mo/Al合金；或者栅极140是包括金属材料的单层结构，诸如Mo、Ti、Cu、Al、Nd、Al、Cr、Mo合金、Cu合金或Al合金。
尽管未示出，半导体层130的未被栅极140覆盖的源区域和漏区域可以使用诸如He、H2或N2这样的等离子体进行处理。这个等离子体处理给予了半导体层130的未被栅极140覆盖的源区域和漏区域导电性，减小了半导体层130的电阻，并因而在源极和漏极连接到半导体层130的源区域和漏区域时改善接触属性。
接着，如图4D所示，在包括栅极140的基板100的整个表面上形成层间绝缘膜150。通过使用掩模的光刻处理选择性地去除层间绝缘膜150，以形成用于露出半导体层130的一个边缘的源接触孔150a以及用于露出半导体层130的另一个边缘的漏接触孔150b。
尽管栅绝缘膜140a在附图中仅与栅极140交叠，但栅绝缘膜140a可以形成在基板100的整个表面上。在此情况下，栅绝缘膜140a形成在基板100的整个表面上，使得栅绝缘膜140a覆盖半导体层130，在栅绝缘膜140a上形成栅极140，并且选择性地去除栅绝缘膜140a和层间绝缘膜150以形成源接触孔150a和漏接触孔150b。
接着，如图4E所示，在层间绝缘膜150上形成数据金属层，接着通过光刻处理对数据金属层进行构图以形成源极160a和漏极160b。源极160a通过源接触孔150a连接到半导体层130的一个边缘，并且漏极160b通过漏接触孔150b连接到半导体层130的另一个边缘。
根据本发明的薄膜晶体管的制造方法可以应用于具有顶栅结构的氧化物薄膜晶体管以及薄膜晶体管。
从以上描述变得明显的是，本发明提供一种薄膜晶体管及其制造方法，该薄膜晶体管包括由与基板上的半导体层相同材料制成的光屏蔽层，其中该光屏蔽层吸收入射在半导体层上的光。因此，可以防止由于外部光造成的薄膜晶体管的特性的劣化。
具体地，在薄膜晶体管是氧化物薄膜晶体管的情况下，半导体层和光屏蔽层由透明导电氧化物形成，因此光屏蔽层形成在基板的整个表面上，由此使得处理简化且制造成本降低。此外，由于透明导电氧化物具有非常高的电阻，因此尽管缓冲层具有小的厚度，缓冲层也可以呈现充分的绝缘属性。
对于本领域技术人员而言，很明显，可以在不脱离本发明的精神或范围的情况下对本发明做出各种修改和变化。因此，本发明旨在涵盖本发明的落入所附权利要求及其等同物范围内的这些修改和变化。
相关申请的交叉引用
本申请要求2013年1月25日提交的韩国专利申请No.10-2013-0008715的优先权，其如同全面在此阐述一样通过引用结合于此。
Claims (10)
1.一种薄膜晶体管，该薄膜晶体管包括：
基板；
光屏蔽层和缓冲层，所述光屏蔽层和所述缓冲层顺序地形成在所述基板上；
半导体层，所述半导体层形成在所述缓冲层上，所述半导体层由与所述光屏蔽层相同的材料形成；
栅绝缘膜和栅极，所述栅绝缘膜和所述栅极顺序地形成在所述半导体层上；
层间绝缘膜，所述层间绝缘膜形成在所述基板上以使得所述层间绝缘膜覆盖所述栅极，所述层间绝缘膜包括分别露出所述半导体层的源区域和漏区域的源接触孔和漏接触孔；以及
源极和漏极，所述源极和所述漏极通过所述源接触孔和所述漏接触孔电连接到所述半导体层。
2.根据权利要求1所述的薄膜晶体管，其中，所述光屏蔽层的边缘与所述半导体层的边缘一致。
3.根据权利要求1所述的薄膜晶体管，其中，所述光屏蔽层形成在所述基板的整个表面上。
4.根据权利要求1所述的薄膜晶体管，其中，所述光屏蔽层和所述半导体层由透明导电氧化物形成。
5.根据权利要求1所述的薄膜晶体管，其中，所述光屏蔽层的厚度等于所述半导体层的厚度。
6.一种制造薄膜晶体管的方法，该方法包括以下步骤：
在基板上顺序地形成光屏蔽层和缓冲层；
在所述缓冲层上使用与所述光屏蔽层相同的材料形成半导体层；
在所述半导体层上顺序地形成栅绝缘膜和栅极；
在所述基板上形成层间绝缘膜以使得所述层间绝缘膜覆盖所述栅极，所述层间绝缘膜包括分别露出所述半导体层的源区域和漏区域的源接触孔和漏接触孔；以及
形成源极和漏极，所述源极和所述漏极通过所述源接触孔和所述漏接触孔电连接到所述半导体层。
7.根据权利要求6所述的方法，其中，所述光屏蔽层的边缘与所述半导体层的边缘一致。
8.根据权利要求6所述的方法，其中，所述光屏蔽层形成在所述基板的整个表面上。
9.根据权利要求6所述的方法，其中，所述光屏蔽层和所述半导体层由透明导电氧化物形成。
10.根据权利要求6所述的方法，其中，所述光屏蔽层的厚度等于所述半导体层的厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130008715A KR102028974B1 (ko) | 2013-01-25 | 2013-01-25 | 박막 트랜지스터 및 이의 제조 방법 |
| KR10-2013-0008715 | 2013-01-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103972298A true CN103972298A (zh) | 2014-08-06 |
| CN103972298B CN103972298B (zh) | 2017-04-12 |
Family
ID=51221948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310698030.XA Active CN103972298B (zh) | 2013-01-25 | 2013-12-18 | 薄膜晶体管及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9130042B2 (zh) |
| KR (1) | KR102028974B1 (zh) |
| CN (1) | CN103972298B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113013180A (zh) * | 2016-04-08 | 2021-06-22 | 群创光电股份有限公司 | 显示装置及其制造方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103792746A (zh) * | 2014-01-27 | 2014-05-14 | 北京京东方光电科技有限公司 | 一种阵列基板、其制备方法及显示装置 |
| TWI686899B (zh) * | 2014-05-02 | 2020-03-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置、觸控感測器、顯示裝置 |
| JP6427595B2 (ja) * | 2014-11-28 | 2018-11-21 | シャープ株式会社 | 半導体装置およびその製造方法 |
| KR102351809B1 (ko) * | 2014-12-02 | 2022-01-17 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터 및 그 제조 방법 |
| KR102392326B1 (ko) * | 2017-09-27 | 2022-04-28 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102393552B1 (ko) * | 2017-11-09 | 2022-05-02 | 엘지디스플레이 주식회사 | 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치 |
| KR102437514B1 (ko) * | 2017-11-09 | 2022-08-26 | 엘지디스플레이 주식회사 | 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
| KR102436715B1 (ko) * | 2017-11-10 | 2022-08-25 | 엘지디스플레이 주식회사 | 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
| KR102468509B1 (ko) * | 2017-11-29 | 2022-11-17 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
| CN109638080A (zh) * | 2018-12-03 | 2019-04-16 | 惠科股份有限公司 | 主动开关及其制作方法、显示装置 |
| CN110289214A (zh) * | 2019-05-15 | 2019-09-27 | 友达光电（昆山）有限公司 | 显示装置及薄膜晶体管的制造方法 |
| CN110289318A (zh) * | 2019-06-27 | 2019-09-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制作方法、goa驱动电路和阵列基板 |
| KR102692465B1 (ko) * | 2019-12-31 | 2024-08-05 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 박막 트랜지스터를 포함하는 표시장치 |
| US11217698B2 (en) * | 2020-05-26 | 2022-01-04 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method of manufacturing a thin film transistor |
| KR102474833B1 (ko) * | 2020-09-29 | 2022-12-05 | 경희대학교 산학협력단 | 박막 트랜지스터 및 그 제조 방법과 전자 소자 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1480914A (zh) * | 1998-11-26 | 2004-03-10 | 精工爱普生株式会社 | 电光装置及其制造方法和电子装置 |
| US20060246360A1 (en) * | 2005-03-18 | 2006-11-02 | Eui-Hoon Hwang | Flat panel display device with thin film transistors and method of making thereof |
| US20070090365A1 (en) * | 2005-10-20 | 2007-04-26 | Canon Kabushiki Kaisha | Field-effect transistor including transparent oxide and light-shielding member, and display utilizing the transistor |
| CN101345261A (zh) * | 2007-07-09 | 2009-01-14 | Nec液晶技术株式会社 | 薄膜晶体管及其制造方法 |
| US20110233529A1 (en) * | 2010-03-24 | 2011-09-29 | Chung Yun-Mo | Substrate including thin film transistor, method of manufacturing the substrate, and organic light emitting display apparatus including the substrate |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3687399B2 (ja) | 1999-03-16 | 2005-08-24 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法 |
| KR100437765B1 (ko) | 2001-06-15 | 2004-06-26 | 엘지전자 주식회사 | 고온용 기판을 이용한 박막트랜지스터 제조방법과 이를 이용한 표시장치의 제조방법 |
| US20130021544A1 (en) | 2010-03-29 | 2013-01-24 | Keiichi Fukuyama | Display device, pressure detecting device and method for manufacturing display device |
| KR102206412B1 (ko) * | 2012-12-27 | 2021-01-22 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치 |
-
2013
- 2013-01-25 KR KR1020130008715A patent/KR102028974B1/ko active IP Right Grant
- 2013-12-12 US US14/104,073 patent/US9130042B2/en active Active
- 2013-12-18 CN CN201310698030.XA patent/CN103972298B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1480914A (zh) * | 1998-11-26 | 2004-03-10 | 精工爱普生株式会社 | 电光装置及其制造方法和电子装置 |
| US20060246360A1 (en) * | 2005-03-18 | 2006-11-02 | Eui-Hoon Hwang | Flat panel display device with thin film transistors and method of making thereof |
| US20070090365A1 (en) * | 2005-10-20 | 2007-04-26 | Canon Kabushiki Kaisha | Field-effect transistor including transparent oxide and light-shielding member, and display utilizing the transistor |
| CN101345261A (zh) * | 2007-07-09 | 2009-01-14 | Nec液晶技术株式会社 | 薄膜晶体管及其制造方法 |
| US20110233529A1 (en) * | 2010-03-24 | 2011-09-29 | Chung Yun-Mo | Substrate including thin film transistor, method of manufacturing the substrate, and organic light emitting display apparatus including the substrate |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113013180A (zh) * | 2016-04-08 | 2021-06-22 | 群创光电股份有限公司 | 显示装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103972298B (zh) | 2017-04-12 |
| KR20140095831A (ko) | 2014-08-04 |
| US9130042B2 (en) | 2015-09-08 |
| US20140209894A1 (en) | 2014-07-31 |
| KR102028974B1 (ko) | 2019-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103972298A (zh) | 薄膜晶体管及其制造方法 | |
| JP7472334B2 (ja) | 表示装置 | |
| US10707236B2 (en) | Array substrate, manufacturing method therefor and display device | |
| JP2018120223A (ja) | 表示装置 | |
| CN108022935B (zh) | 显示设备 | |
| US20160370621A1 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| US8377760B2 (en) | Thin film transistor | |
| CN107204309B (zh) | 双栅极金属氧化物半导体tft基板的制作方法及其结构 | |
| CN103531641A (zh) | 薄膜晶体管及其制造方法 | |
| TW202213798A (zh) | 半導體裝置及其製造方法 | |
| JP2010041058A (ja) | 薄膜トランジスタ基板とその製造方法 | |
| KR102281848B1 (ko) | 박막 트랜지스터 제조 방법과 박막 트랜지스터 | |
| CN104218019A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| US9601633B2 (en) | Semiconductor device | |
| US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
| KR20150109009A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| CN108305879B (zh) | 薄膜晶体管阵列基板及制作方法和显示装置 | |
| CN105097553A (zh) | 一种用于软性显示器的薄膜晶体管的制造方法 | |
| CN214477474U (zh) | 一种薄膜晶体管 | |
| CN104752437A (zh) | 制造薄膜晶体管阵列基板的方法 | |
| CN103545380A (zh) | 薄膜晶体管及其制作方法 | |
| US10585318B2 (en) | Display device and manufacturing method thereof | |
| CN102709328A (zh) | 一种阵列基板、其制造方法、显示面板及显示装置 | |
| CN105304650A (zh) | 薄膜晶体管阵列基板及其制备方法、显示装置 | |
| TWI476934B (zh) | 薄膜電晶體基板、其顯示器及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |