CN110289318A - 一种薄膜晶体管及制作方法、goa驱动电路和阵列基板 - Google Patents
一种薄膜晶体管及制作方法、goa驱动电路和阵列基板 Download PDFInfo
- Publication number
- CN110289318A CN110289318A CN201910566273.5A CN201910566273A CN110289318A CN 110289318 A CN110289318 A CN 110289318A CN 201910566273 A CN201910566273 A CN 201910566273A CN 110289318 A CN110289318 A CN 110289318A
- Authority
- CN
- China
- Prior art keywords
- hole
- metal barrier
- layer
- barrier bed
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 239000010409 thin film Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010410 layer Substances 0.000 claims abstract description 226
- 239000011229 interlayer Substances 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 19
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 19
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 19
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 19
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims description 85
- 229910052751 metal Inorganic materials 0.000 claims description 85
- 239000002184 metal Substances 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 11
- 229910017083 AlN Inorganic materials 0.000 claims description 4
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical group [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910002804 graphite Inorganic materials 0.000 claims 1
- 239000010439 graphite Substances 0.000 claims 1
- -1 graphite Alkene Chemical class 0.000 claims 1
- 238000005303 weighing Methods 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开一种薄膜晶体管，包括：形成在衬底上的缓冲层，所述缓冲层为导热系数至少比SiO2导热系数大至少一个数量级的材料；形成在所述缓冲层上的有源层；形成在所述有源层上的栅极介电层；形成在所述栅极介电层上的栅极；层间介电层；第一通孔和第二通孔，贯穿所述层间介电层以露出所述有源层；形成在所述第一通孔和第二通孔内的源极和栅极。本发明能够提高散热性能。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管及制作方法、GOA驱动电路和阵列基板。
背景技术
为了保证GOA驱动电路具有足够大的驱动能力，现有技术中的基于氧化物TFT的GOA驱动电路经常会用到沟道的宽长比很大的设计(例如：2000u/4.5u)，但是由于IGZO(氧化铟镓锌)和玻璃的散热系数都很低，因此这些大尺寸管子很容易在较大电流下烧毁。
发明内容
为解决背景技术中所提出的技术问题，本发明第一方面提出一种薄膜晶体管，其特征在于，包括：
形成在衬底上的缓冲层，所述缓冲层为导热系数至少比SiO2导热系数大至少一个数量级的材料；
形成在所述缓冲层上的有源层；
形成在所述有源层上的栅极介电层；
形成在所述栅极介电层上的栅极；
层间介电层；
第一通孔和第二通孔，贯穿所述层间介电层以露出所述有源层；
形成在所述第一通孔和第二通孔内的源极和栅极。
可选的，还包括：
金属遮挡层，形成在所述衬底和缓冲层之间；
第三通孔，贯穿所述层间介电层和所述缓冲层以露出所述金属遮挡层；
金属遮挡层引出部，形成在所述第三通孔内，与所述金属遮挡层电连接。
可选的所述缓冲层的材料为氮化铝。
可选的，所述金属遮挡层的材料的导热系数至少与所述缓冲层的材料的导热系数同一数量级或更大。
可选的，所述金属遮挡层的材料为铜或石墨烯。
本发明第二方面提出一种GOA驱动电路，包括：
衬底；
形成在衬底上的金属遮挡层，所述金属遮挡层覆盖所述衬底；
形成在所述金属遮挡层上的缓冲层，所述缓冲层为导热系统至少比SiO2大至少一个数量级的材料；
形成在所述缓冲层上的有源层；
形成在所述有源层上的栅极介电层；
形成在所述栅极介电层上的栅极；
层间介电层；
第一通孔和第二通孔，贯穿所述层间介电层以露出所述有源层；
形成在所述第一通孔和第二通孔内的源极和漏极；
第三通孔，贯穿所述层间介电层和所述缓冲层以露出所述金属遮挡层；
金属遮挡层引出部，形成在所述第三通孔内，与所述金属遮挡层电连接。
可选的，所述金属遮挡层引出部上的电位小于源极电位。
本发明第三方面提出一种GOA驱动电路，包括：
衬底；
第一类薄膜晶体管，包括：
形成在所述衬底上的第一缓冲层，所述第一缓冲层为导热系数至少比SiO2导热系数大至少一个数量级的材料；
形成在所述第一缓冲层上的第一有源层，所述第一有源层的沟道的宽长比小于预设值；
形成在所述第一有源层上的第一栅极介电层；
形成在所述第一栅极介电层上的第一栅极；
第一层间介电层；
第一通孔和第二通孔，贯穿所述第一层间介电层以露出所述第一有源层；
形成在所述第一通孔和第二通孔内的第一源极和第一漏极，和第二类薄膜晶体管，包括
形成在所述衬底上的金属遮挡层；
形成在所述金属遮挡层上的第二缓冲层，所述第二缓冲层为导热系数至少比SiO2导热系数大至少一个数量级的材料；
形成在所述第二缓冲层上的第二有源层，所述第二有源层的沟道的宽长比大于等于所述预设值；
形成在所述第二有源层上的第二栅极介电层；
形成在所述第二栅极介电层上的第二栅极；
第二层间介电层；
第三通孔和第四通孔，贯穿所述第二层间介电层以露出所述第二有源层；
形成在所述第三通孔和第四通孔内的第二源极和第二漏极；
第五通孔，贯穿所述第二层间介电层和所述第二缓冲层以露出所述金属遮挡层；
金属遮挡层引出部，形成在所述第五通孔内，与所述金属遮挡层电连接。可选的，所述第二类薄膜晶体管的金属遮挡层引出部与其栅极等电位。
本发明第三方面提出一种薄膜晶体管的制作方法，包括以下步骤：
在衬底上形成缓冲层，所述缓冲层为导热系统至少比SiO2导热系数大一个数量级的材料；
在所述缓冲层上形成有源层；
在所述有源层上形成栅极介电层；
在所述栅极介电层上形成栅极；
形成层间介电层；
贯穿所述层间介电层形成第一通孔和第二通孔，以露出所述有源层；在所述第一通孔和第二通孔内形成源极和漏极。
可选的，在形成所述缓冲层之前，所述方法还包括在所述衬底上形成金属遮挡层；并且
在所述衬底上形成金属遮挡层；并且
在贯穿所述层间介电层形成第一通孔和第二通孔时，所述方法还包括
贯穿所述层间介电层和所述缓冲层形成第三通孔，以露出所述金属遮挡层；
在所述第三通孔内形成金属遮挡层引出部，与所述金属遮挡层电连接。
本发明第四方面提出一种阵列基板，包括：
显示区；以及
非显示区；
其中，所述非显示区包括所述的GOA驱动电路。
本发明的有益效果如下：
本发明对缓冲层的材料进行改良，利用导热系数至少比SiO2导热系数大至少一个数量级的材料来作为缓冲层的材料，从而增加沟道的散热路径，这样即使由于沟道的宽长比较大的大尺寸管子所产生电流较大，但所产生的热量可以通过缓冲层或者金来进行迅速分散，进而起到保护器件的作用。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1示出本发明的第一个实施例提出的一种薄膜晶体管的结构示意图；
图2示出本发明的第二个实施例提出的一种GOA驱动电路的结构示意图；
图3示出本发明的第三个实施例提出的一种GOA驱动电路的结构框图；
图4示出本实施例中的第一类薄膜晶体管的结构示意图；
图5示出本实施例中的第二类薄膜晶体管的结构示意图；
图6示出本发明的第四个实施例提出的一种薄膜晶体管的制作方法的流程图。
图中：100、衬底；101、缓冲层；102、有源层；103、栅极介电层；104、栅极；105、层间介电层；106、第一通孔；107、源极；108、第二通孔；109、漏极；200、衬底；201、金属遮挡层；202、缓冲层；203、有源层；204、栅极介电层；205、栅极；206、层间介电层；207、第一通孔；208、源极；209、第二通孔；210、漏极；211、第三通孔；212、金属遮挡引出部；300、衬底；400、第一类薄膜晶体管；401、第一缓冲层；402、第一有源层；403、第一栅极介电层；404、第一栅极；405、第一层间介电层；406、第一通孔；407、第一源极；408、第二通孔；409、第一漏极；500、第二类薄膜晶体管；501、金属遮挡层；502、第二缓冲层；503、第二有源层；504、第二栅极介电层；505、第二栅极；506、第二层间介电层；507、第三通孔；508、第二源极；509、第四通孔；510、第二漏极；511、第五通孔；512、金属遮挡层引出部。
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
为了减小面板边框，现有技术中均会采用GOA设计，为了保证GOA具有足够大的驱动能力，输出管宽长比均比较大，通常会达到2000μ/6μ，甚至更大，而由于IGZO和玻璃的散热系数都很低，并且管子尺寸很大，输出管的热量难以散失，因此经常出现烧毁现象。
现有技术中，通常将有源层102进行分割来减小有源层102的面积，可以在一定程度上降低薄膜晶体管的温度，但是由于与有源层102接触的缓冲层101以及栅极104介电层103均为SiO2材料，散热系数较低，因此，热量散失仍然比较慢，在较大的电流下仍然会出现烧毁的现象，另外这种设计会造成版图利用率较低，同样的尺寸下，管子的宽长比较小。
为了解决上述问题，本发明对缓冲层101的材料进行改良，利用导热系数至少比SiO2导热系数大至少一个数量级的材料来作为缓冲层101的材料，从而增加沟道的散热路径，这样即使由于沟道的宽长比较大的大尺寸管子所产生电流较大，但所产生的热量可以通过缓冲层101或者金来进行迅速分散，进而起到保护器件的作用。
具体的，图1示出本发明的第一个实施例提出的一种薄膜晶体管的结构示意图，如图1所示，所述薄膜晶体管包括：
形成在衬底100上的缓冲层101，所述缓冲层101为导热系数至少比SiO2导热系数大至少一个数量级的材料；
形成在所述缓冲层101上的有源层102；
形成在所述有源层102上的栅极104介电层103；
形成在所述栅极104介电层103上的栅极104；
层间介电层105；
第一通孔106和第二通孔108，贯穿所述层间介电层105以露出所述有源层102；
形成在所述第一通孔106和第二通孔108内的源极107和栅极104。
需要说明的是，在本实施例中，制作缓冲层101的材料的导热系数至少比SiO2导热系数大至少一个数量级，示例性的，缓冲层101的材料可为氮化铝。
进一步的，在本实施例的一个具体实施方式中，还包括：
金属遮挡层，形成在所述衬底100和缓冲层101之间；
第三通孔，贯穿所述层间介电层105和所述缓冲层101以露出所述金属遮挡层；
金属遮挡层引出部，形成在所述第三通孔内，与所述金属遮挡层电连接。
需要说明的是，所述金属遮挡层的材料的导热系数至少与所述缓冲层101的材料的导热系数同一数量级或更大，示例性的，金属遮挡层的材料可为铜或石墨烯。
进一步的，在本实施例中，在衬底100上制备氮化铝材料的缓冲层101的方法包括：用电子枪以0.05～0.5nm/s的速率蒸发高纯铝，同时以束流5mA、能量20keV的氮离子束轰击衬底100，从而在高真空条件下即可沉积氮化铝材料的缓冲层101。
图2示出本发明的第二个实施例提出的一种GOA驱动电路的结构示意图，如图2所示，所述GOA驱动电路包括：
衬底200；
形成在衬底200上的金属遮挡层201，所述金属遮挡层201覆盖所述衬底200；
形成在所述金属遮挡层201上的缓冲层202，所述缓冲层202为导热系统至少比SiO2大至少一个数量级的材料；
形成在所述缓冲层202上的有源层203；
形成在所述有源层203上的栅极205介电层204；
形成在所述栅极205介电层204上的栅极205；
层间介电层206；
第一通孔207和第二通孔209，贯穿所述层间介电层206以露出所述有源层203；
形成在所述第一通孔207和第二通孔209内的源极208和漏极210；
第三通孔211，贯穿所述层间介电层206和所述缓冲层202以露出所述金属遮挡层201；
金属遮挡层201引出部，形成在所述第三通孔211内，与所述金属遮挡层201电连接。
具体的，在本实施例中，所述金属遮挡层201引出部上的电位小于源极208电位。
需要说明的是，在制备过程中，首先在整个衬底200上沉积金属遮挡层201以及缓冲层202，并且在该区域中，金属遮挡层201以及缓冲层202不做图案化，为GOA电路提供较快的散热路径，不占用版图面积，并且为了防止金属遮挡层201影响薄膜晶体管电流，在本实施例中通过外部IC为金属遮挡层201引出部提供一个电位(例如：0V)，并且该电位需要小于源极208电位，从而以使得薄膜晶体管背界面处均不会形成沟道，因而不会对薄膜晶体管的电流产生影响。
图3示出本发明的第三个实施例提出的一种GOA驱动电路的结构示意图，如图3所示，所述GOA驱动电路包括：
衬底300；
第一类薄膜晶体管400；以及
第二类薄膜晶体管500。
具体的，图4示出第一类薄膜晶体管400的结构示意图，如图4所示，包括：
形成在所述衬底300上的第一缓冲层401，所述第一缓冲层401为导热系数至少比SiO2导热系数大至少一个数量级的材料；
形成在所述第一缓冲层401上的第一有源层402，所述第一有源层402的沟道的宽长比小于预设值；
形成在所述第一有源层402上的第一栅极404介电层403；
形成在所述第一栅极404介电层403上的第一栅极404；
第一层间介电层405；
第一通孔406和第二通孔408，贯穿所述第一层间介电层405以露出所述第一有源层402；
形成在所述第一通孔406和第二通孔408内的第一源极407和第一漏极409。
进一步的，图5示出第二类薄膜晶体管500的结构示意图，如图5所示，包括：
形成在所述衬底300上的金属遮挡层501；
形成在所述金属遮挡层501上的第二缓冲层502，所述第二缓冲层502为导热系数至少比SiO2导热系数大至少一个数量级的材料；
形成在所述第二缓冲层502上的第二有源层503，所述第二有源层503的沟道的宽长比大于等于所述预设值；
形成在所述第二有源层503上的第二栅极505介电层504；
形成在所述第二栅极505介电层504上的第二栅极505；
第二层间介电层506；
第三通孔507和第四通孔509，贯穿所述第二层间介电层506以露出所述第二有源层503；
形成在所述第三通孔507和第四通孔509内的第二源极508和第二漏极510；
第五通孔511，贯穿所述第二层间介电层506和所述第二缓冲层502以露出所述金属遮挡层501；
金属遮挡层501引出部，形成在所述第五通孔511内，与所述金属遮挡层501电连接。
需要说明的，在本实施例中，第一类薄膜晶体管400中的第一有源层402的沟道的宽长比小于预设值，而第二类薄膜晶体管500中的第二有源层503的沟道的宽长比大于等于所述预设值，由此可得第二类薄膜晶体管500中的第二有源层503的沟道的宽长比大于第一类薄膜晶体管400中的第一有源层402的沟道的宽长比，并且第一类薄膜晶体管400与第二类薄膜晶体管500相比，第二类薄膜晶体管500的衬底300上形成有金属遮挡层501，并且第五通孔511内还形成有与金属遮挡层501电连接的金属遮挡层501引出部，因此，在本实施例中，仅沟道的宽长比较大的薄膜晶体管会采用金属遮挡层501与缓冲层同时存在的设计，并且，第二类薄膜晶体管500的金属遮挡层501引出部与其栅极等电位，从而能够形成双栅结构，而由于第一类薄膜晶体管400的沟道的宽长比较小，散热量较小，因此，为了减小寄生电容，有源层下方仅有缓冲层，并没有金属遮挡层501，显著的减小了金属遮挡层501的面积，可以同时兼容寄生电容和散热的需求。
在这里，预设值可由用户自行设定，其具体数值本发明不做具体限定。
图6示出本发明的第四个实施例提出的一种薄膜晶体管的制作方法的流程图，如图6所示，所述方法包括以下步骤：
在衬底300上形成缓冲层，所述缓冲层为导热系统至少比SiO2导热系数大一个数量级的材料；
在所述缓冲层上形成有源层；
在所述有源层上形成栅极介电层；
在所述栅极介电层上形成栅极；
形成层间介电层；
贯穿所述层间介电层形成第一通孔406和第二通孔408，以露出所述有源层；
在所述第一通孔406和第二通孔408内形成源极和漏极。
进一步的，在本实施例中，在形成所述缓冲层之前，所述方法还包括在所述衬底300上形成金属遮挡层501；并且
在所述衬底300上形成金属遮挡层501；并且
在贯穿所述层间介电层形成第一通孔406和第二通孔408时，所述方法还包括
贯穿所述层间介电层和所述缓冲层形成第三通孔507，以露出所述金属遮挡层501；
在所述第三通孔507内形成金属遮挡层501引出部，与所述金属遮挡层501电连接。
进一步，本发明第五个实施例提出一种阵列基板，所述阵列基板包括：显示区；以及
非显示区；
其中，所述非显示区包括本发明的第二个实施例提出的一种GOA驱动电路或者包括本发明的第三个实施例提出的一种的GOA驱动电路。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。
Claims (12)
1.一种薄膜晶体管，其特征在于，包括：
形成在衬底上的缓冲层，所述缓冲层为导热系数至少比SiO2导热系数大至少一个数量级的材料；
形成在所述缓冲层上的有源层；
形成在所述有源层上的栅极介电层；
形成在所述栅极介电层上的栅极；
层间介电层；
第一通孔和第二通孔，贯穿所述层间介电层以露出所述有源层；
形成在所述第一通孔和第二通孔内的源极和栅极。
2.根据权利要求1所述的薄膜晶体管，其特征在于，还包括：
金属遮挡层，形成在所述衬底和缓冲层之间；
第三通孔，贯穿所述层间介电层和所述缓冲层以露出所述金属遮挡层；
金属遮挡层引出部，形成在所述第三通孔内，与所述金属遮挡层电连接。
3.根据权利要求1或2中任一项所述的薄膜晶体管，其特征在于，
所述缓冲层的材料为氮化铝。
4.根据权利要求2所述的薄膜晶体管，其特征在于，
所述金属遮挡层的材料的导热系数至少与所述缓冲层的材料的导热系数同一数量级或更大。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述金属遮挡层的材料为铜或石墨烯。
6.一种GOA驱动电路，其特征在于，包括：
衬底；
形成在衬底上的金属遮挡层，所述金属遮挡层覆盖所述衬底；
形成在所述金属遮挡层上的缓冲层，所述缓冲层为导热系统至少比SiO2大至少一个数量级的材料；
形成在所述缓冲层上的有源层；
形成在所述有源层上的栅极介电层；
形成在所述栅极介电层上的栅极；
层间介电层；
第一通孔和第二通孔，贯穿所述层间介电层以露出所述有源层；
形成在所述第一通孔和第二通孔内的源极和漏极；
第三通孔，贯穿所述层间介电层和所述缓冲层以露出所述金属遮挡层；金属遮挡层引出部，形成在所述第三通孔内，与所述金属遮挡层电连接。
7.根据权利要求6所述的GOA驱动电路，其特征在于，
所述金属遮挡层引出部上的电位小于源极电位。
8.一种GOA驱动电路，其特征在于，包括：
衬底；
第一类薄膜晶体管，包括：
形成在所述衬底上的第一缓冲层，所述第一缓冲层为导热系数至少比SiO2导热系数大至少一个数量级的材料；
形成在所述第一缓冲层上的第一有源层，所述第一有源层的沟道的宽长比小于预设值；
形成在所述第一有源层上的第一栅极介电层；
形成在所述第一栅极介电层上的第一栅极；
第一层间介电层；
第一通孔和第二通孔，贯穿所述第一层间介电层以露出所述第一有源层；
形成在所述第一通孔和第二通孔内的第一源极和第一漏极，和
第二类薄膜晶体管，包括
形成在所述衬底上的金属遮挡层；
形成在所述金属遮挡层上的第二缓冲层，所述第二缓冲层为导热系数至少比SiO2导热系数大至少一个数量级的材料；
形成在所述第二缓冲层上的第二有源层，所述第二有源层的沟道的宽长比大于等于所述预设值；
形成在所述第二有源层上的第二栅极介电层；
形成在所述第二栅极介电层上的第二栅极；
第二层间介电层；
第三通孔和第四通孔，贯穿所述第二层间介电层以露出所述第二有源层；
形成在所述第三通孔和第四通孔内的第二源极和第二漏极；
第五通孔，贯穿所述第二层间介电层和所述第二缓冲层以露出所述金属遮挡层；
金属遮挡层引出部，形成在所述第五通孔内，与所述金属遮挡层电连接。
9.根据权利要求8所述的GOA驱动电路，其特征在于，
所述第二类薄膜晶体管的金属遮挡层引出部与其栅极等电位。
10.一种薄膜晶体管的制作方法，其特征在于，包括以下步骤：
在衬底上形成缓冲层，所述缓冲层为导热系统至少比SiO2导热系数大一个数量级的材料；
在所述缓冲层上形成有源层；
在所述有源层上形成栅极介电层；
在所述栅极介电层上形成栅极；
形成层间介电层；
贯穿所述层间介电层形成第一通孔和第二通孔，以露出所述有源层；
在所述第一通孔和第二通孔内形成源极和漏极。
11.根据权利要求10所述的方法，其特征在于，
在形成所述缓冲层之前，所述方法还包括在所述衬底上形成金属遮挡层；并且
在所述衬底上形成金属遮挡层；并且
在贯穿所述层间介电层形成第一通孔和第二通孔时，所述方法还包括
贯穿所述层间介电层和所述缓冲层形成第三通孔，以露出所述金属遮挡层；
在所述第三通孔内形成金属遮挡层引出部，与所述金属遮挡层电连接。
12.一种阵列基板，其特征在于，包括：
显示区；以及
非显示区；
其中，所述非显示区包括如权利要求6或7中任一项所述的GOA驱动电路或者包括如权利要求8或9所述的GOA驱动电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910566273.5A CN110289318A (zh) | 2019-06-27 | 2019-06-27 | 一种薄膜晶体管及制作方法、goa驱动电路和阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910566273.5A CN110289318A (zh) | 2019-06-27 | 2019-06-27 | 一种薄膜晶体管及制作方法、goa驱动电路和阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110289318A true CN110289318A (zh) | 2019-09-27 |
Family
ID=68007755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910566273.5A Pending CN110289318A (zh) | 2019-06-27 | 2019-06-27 | 一种薄膜晶体管及制作方法、goa驱动电路和阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110289318A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111834294A (zh) * | 2020-07-29 | 2020-10-27 | 山东傲晟智能科技有限公司 | 一种有机发光显示面板及其制备方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030116768A1 (en) * | 2001-05-23 | 2003-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN1691340A (zh) * | 2004-04-08 | 2005-11-02 | 三星电子株式会社 | 电子装置及制造该电子装置的方法 |
| CN101901814A (zh) * | 2009-05-26 | 2010-12-01 | 精工爱普生株式会社 | 薄膜装置、具备薄膜装置的挠性电路基板、及薄膜装置的制造方法 |
| US20120223406A1 (en) * | 2011-03-02 | 2012-09-06 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20140209894A1 (en) * | 2013-01-25 | 2014-07-31 | Lg Display Co., Ltd. | Thin film transistor and method for fabricating the same |
| US20150187959A1 (en) * | 2013-12-26 | 2015-07-02 | Lg Display Co., Ltd. | Array substrate |
| US20160064421A1 (en) * | 2014-08-29 | 2016-03-03 | Lg Display Co., Ltd. | Thin film transistor substrate and display device using the same |
| JP2018063318A (ja) * | 2016-10-12 | 2018-04-19 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
| CN109148482A (zh) * | 2018-08-21 | 2019-01-04 | 京东方科技集团股份有限公司 | 显示背板及其制备方法、显示装置 |
| US20190097170A1 (en) * | 2017-09-26 | 2019-03-28 | Samsung Display Co., Ltd. | Display device including a barrier layer and method for manufacturing the same |
| US20190131325A1 (en) * | 2016-09-23 | 2019-05-02 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
-
2019
- 2019-06-27 CN CN201910566273.5A patent/CN110289318A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030116768A1 (en) * | 2001-05-23 | 2003-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN1691340A (zh) * | 2004-04-08 | 2005-11-02 | 三星电子株式会社 | 电子装置及制造该电子装置的方法 |
| CN101901814A (zh) * | 2009-05-26 | 2010-12-01 | 精工爱普生株式会社 | 薄膜装置、具备薄膜装置的挠性电路基板、及薄膜装置的制造方法 |
| US20120223406A1 (en) * | 2011-03-02 | 2012-09-06 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20140209894A1 (en) * | 2013-01-25 | 2014-07-31 | Lg Display Co., Ltd. | Thin film transistor and method for fabricating the same |
| US20150187959A1 (en) * | 2013-12-26 | 2015-07-02 | Lg Display Co., Ltd. | Array substrate |
| US20160064421A1 (en) * | 2014-08-29 | 2016-03-03 | Lg Display Co., Ltd. | Thin film transistor substrate and display device using the same |
| US20190131325A1 (en) * | 2016-09-23 | 2019-05-02 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
| JP2018063318A (ja) * | 2016-10-12 | 2018-04-19 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
| US20190097170A1 (en) * | 2017-09-26 | 2019-03-28 | Samsung Display Co., Ltd. | Display device including a barrier layer and method for manufacturing the same |
| CN109148482A (zh) * | 2018-08-21 | 2019-01-04 | 京东方科技集团股份有限公司 | 显示背板及其制备方法、显示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111834294A (zh) * | 2020-07-29 | 2020-10-27 | 山东傲晟智能科技有限公司 | 一种有机发光显示面板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103022150B (zh) | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 | |
| Chung et al. | Environment-dependent thermal instability of sol-gel derived amorphous indium-gallium-zinc-oxide thin film transistors | |
| CN105336745B (zh) | 低温多晶硅tft基板 | |
| TWI539554B (zh) | 陣列基板及其製造方法 | |
| JP6134230B2 (ja) | 薄膜トランジスタおよび表示装置 | |
| CN106935655A (zh) | 薄膜晶体管、包括该薄膜晶体管的显示器及其制造方法 | |
| CN105576017B (zh) | 一种基于氧化锌薄膜的薄膜晶体管 | |
| WO2014040305A1 (zh) | 薄膜晶体管主动装置 | |
| CN106941121A (zh) | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| Park et al. | Ti/Cu bilayer electrodes for SiNx-passivated Hf–In–Zn–O thin film transistors: Device performance and contact resistance | |
| Triska et al. | Bias stress stability of zinc-tin-oxide thin-film transistors with Al2O3 gate dielectrics | |
| CN104022044A (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN110289318A (zh) | 一种薄膜晶体管及制作方法、goa驱动电路和阵列基板 | |
| CN107195687B (zh) | 一种tft及其制作方法、阵列基板、显示面板及显示装置 | |
| CN105895704B (zh) | 一种石墨烯场效应晶体管及其制造方法 | |
| Wang et al. | Dynamic degradation of a-InGaZnO thin-film transistors under pulsed gate voltage stress | |
| CN104282751B (zh) | 高集成度高迁移率源漏栅辅控型无结晶体管 | |
| CN109841581A (zh) | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 | |
| Jhu et al. | Reduction of defect formation in amorphous indium-gallium-zinc-oxide thin film transistors by N2O plasma treatment | |
| Remashan et al. | ZnO-based thin film transistors having high refractive index silicon nitride gate | |
| CN104253158A (zh) | 薄膜晶体管及其制造方法 | |
| Tai et al. | Floating top gate-induced output enhancement of a-InGaZnO thin film transistors under single gate operations | |
| CN203026512U (zh) | 一种薄膜晶体管、阵列基板及显示装置 | |
| Zheng et al. | Self‐Alignment Embedded Thin‐Film Transistor with High Transparency and Optimized Performance | |
| Liao et al. | The effect of device electrode geometry on performance after hot-carrier stress in amorphous In-Ga-Zn-O thin film transistors with different via-contact structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190927 |
|
| RJ01 | Rejection of invention patent application after publication |