CN101345261A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN101345261A
CN101345261A CNA2008101356624A CN200810135662A CN101345261A CN 101345261 A CN101345261 A CN 101345261A CN A2008101356624 A CNA2008101356624 A CN A2008101356624A CN 200810135662 A CN200810135662 A CN 200810135662A CN 101345261 A CN101345261 A CN 101345261A
Authority
CN
China
Prior art keywords
film
thin
photomask
tft
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101356624A
Other languages
English (en)
Other versions
CN101345261B (zh
Inventor
田边浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NEC LCD Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC LCD Technologies Ltd filed Critical NEC LCD Technologies Ltd
Publication of CN101345261A publication Critical patent/CN101345261A/zh
Application granted granted Critical
Publication of CN101345261B publication Critical patent/CN101345261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及薄膜晶体管及其制造方法。本发明公开了通过简化制造工序以低成本实现具有高耐光性特征并具有被抑制的光泄漏电流的TFT。该TFT基本包括：在作为绝缘基板的玻璃基板上形成的遮光膜；在该遮光膜上形成的绝缘膜；在该绝缘膜上形成的半导体膜；以及在该半导体膜上形成的栅绝缘膜。对设置为包括该遮光膜、绝缘膜和半导体膜的三个层的叠层中的每个层同时进行构图。另外，所述叠层的每个层由硅或含硅材料制成。

Description

薄膜晶体管及其制造方法
相关申请的交叉引用
本申请以2007年7月9日提交的日本专利申请No.2007-179822为基础并要求享有其优先权，在此结合其全部内容作为参考。
技术领域
本发明涉及一种薄膜晶体管及其制造方法。更具体地，本发明涉及一种设置有呈现光敏性的半导体薄膜并在光照射下使用的薄膜晶体管及其制造方法，通过应用这些薄膜晶体管获得的有源矩阵基板(activematrix substrate)，以及上面加载有这些薄膜晶体管的电子器件(例如显示器和光电传感器)。
背景技术
广泛知道在诸如玻璃基板的绝缘基板上形成薄膜晶体管(下面称为“TFT”)作为用于有源矩阵型液晶显示面板的驱动器件。近年来，由于配置为包括TFT的半导体器件的多功能化和微小化(micronization)，因此需要实现呈现高可靠性和耐用性的这种TFT。而且，根据液晶显示器的高分辨率图像质量的实现以及其通用用途的扩展，越来越需要提高加载在液晶显示器上的背光的亮度。
一般地，非晶硅膜或多晶硅膜用于TFT。对于诸如前述的硅的半导体材料，通过在光照射下的光能来激发/产生电子-空穴对。当这些电子空穴对作为载流子时，尤其当TFT关断时，电子-空穴对作为掉电泄漏电流(off-leak current)的增加被观察到。在该情形下，将要保持在诸如液晶显示元件的电荷锁存型元件中的电荷由于泄漏电流而发生变化。这导致对比度降低以及诸如具有串扰图像的图像质量的损害。
为了应对这些问题，日本未审专利公开2004-302475(图2B等：专利文献1)公开了一种通过具有遮光功能的膜来遮蔽照射到TFT的有源层上的光的技术。
图9是表示专利文献1的TFT的剖视图。下面将通过参照该附图提供解释。在下面的解释中，多晶硅简写为“poly-Si(多晶硅)”，以及非晶硅简写为“a-Si”。
TFT 200在玻璃基板207上形成，并且该TFT 200设置有WSi膜221、绝缘膜223、a-Si膜222、绝缘膜212、poly-Si膜211、栅SiO2膜204、栅Cr/n+膜210、层间(interlayer)SiO2膜203、Ti/Al布线膜209、SiN保护膜202、平整膜201、像素ITO(氧化铟锡)膜208等。这里，从WSi膜221到栅Cr/n+膜210的结构称为TFT 200。
利用该TFT，意在通过从底侧以第一遮光膜、第一绝缘膜、第二遮光膜以及第二绝缘膜的顺序在半导体膜下面提供第一遮光膜、第一绝缘膜、第二遮光膜以及第二绝缘膜来阻挡光。即，如图9所示，TFT在poly-Si膜211下方从底侧开始包括：作为一个遮光膜的WSi膜221、绝缘膜223、作为另一遮光膜的a-Si膜222以及绝缘膜212。对每个遮光膜进行构图以具有比poly-Si膜211更大的面积，以及每个遮光膜具有减少从玻璃基板207侧入射并到达poly-Si膜211的光的量的功能。
另外，在日本未审专利公开9-213964(图1B等：专利文献2)中描述的TFT中，配置为具有包括遮光膜、绝缘膜和半导体膜的三层的叠层同时接收构图。注意，这里遮光膜由诸如Cr的金属形成，绝缘膜由氧化硅形成，以及半导体膜由Poly-Si形成。
然而，专利文献1公开的TFT存在下面的问题。如上所述，在半导体膜下方设置第一遮光膜、第一绝缘膜、第二遮光膜以及第二绝缘膜。因此，需要经过复杂的制造工序诸如：形成并构图第一遮光膜(光刻和刻蚀)，形成第二绝缘膜，形成并构图第二遮光膜，以及形成第二绝缘膜。即，为获得高耐光性的TFT，制造工序变得复杂，这导致制造成本增加。
与此同时，专利文献2中描述的TFT，遮光膜由诸如Cr的金属形成，然而绝缘膜和半导体膜由硅材料组成。因此，需要在通过溅射或气相沉积形成遮光膜后通过等离子体CVD(化学气相沉积)形成绝缘膜和半导体膜。如所述的，两种或更多类型的膜形成装置用于形成专利文献2的TFT的叠层。因此，制造工艺也变得复杂，从而导致制造成本增加。而且，叠层的每一层同时地接收构图，这使得与每层单独接收构图的情况相比，叠层的外围边缘的台阶变得非常大。因此，用于覆盖叠层外围边缘的台阶的栅绝缘膜的台阶覆盖变得很差。从而，容易发生栅泄漏电流。
发明内容
因此，本发明的示例性目的在于克服所述问题，并提供一种TFT及其制造方法等等，其通过简化制造工序以低成本实现高耐光性特征并且抑制光泄漏电流。
根据本发明的示例性方面的TFT包括在绝缘基板上形成的遮光膜、在该遮光膜上形成的绝缘膜、在该绝缘膜上形成的半导体膜以及在半导体膜上形成的栅绝缘膜，其中对叠层的每个层同时进行构图，该叠层的每个层配置为具有包括遮光膜、绝缘膜和半导体膜的多个层。另外，作为根据本发明的TFT的特征，叠层的每个层由硅或含硅材料组成。
根据本发明的另一示例性方面的有源矩阵基板包括在绝缘基板上沿纵向和横向设置的大量TFT，其中TFT是根据本发明的薄膜晶体管。
根据本发明的另一示例性方面的电子器件配置为包括有源矩阵基板，其中，该有源矩阵基板是根据本发明的有源矩阵基板。
附图说明
图1是表示根据本发明的TFT的第一示例性实施方式和第三示例性实施方式的剖视图；
图2是表示根据本发明的TFT制造方法的第一示例性实施方式和第二示例性实施方式的第一剖视图，以及该过程以图2A-图2C的顺序进行；
图3是表示根据本发明的TFT制造方法的第一示例性实施方式和第二示例性实施方式的第二剖视图，以及该过程以图3A-图3B的顺序进行；
图4是表示图1的TFT中使用的a-Si和poly-Si的光学特性的图表，其中图4A示出关于a-Si的值以及图4B示出关于poly-Si的值；
图5是表示图1中所示的TFT的Vg-Id特性图，其中图5A表示n-沟道TFT的情形以及图5B表示p-沟道TFT的情形；
图6是表示根据本发明的TFT的第二示例性实施方式的剖视图，其中图6A表示锥形形状的实例以及图6B表示台阶形状的实例；
图7是表示根据本发明的有源矩阵基板的第一示例性实施方式的透视图；
图8是表示根据本发明的电子器件的第一示例性实施方式的透视图；
图9是表示专利文献1中描述的TFT的剖视图。
具体实施方式
图1是表示根据本发明的TFT的第一示例性实施方式的剖视图。下面将通过参照附图提供解释。
根据本发明的该示例性实施方式的TFT 100基本包括：在用作绝缘基板107的玻璃基板上形成的遮光膜113；在遮光膜113上形成的绝缘膜112；在绝缘膜112上形成的半导体膜111；以及在半导体膜111上形成的栅绝缘膜104。对叠层100a的每个层同时进行构图，该叠层100a设置为具有遮光膜113、绝缘膜112以及半导体膜111的三层。另外，叠层100a的每个层设置为具有硅或含硅材料。遮光膜113由a-Si制成，并且其膜厚度例如为10nm。绝缘膜112由SiO2制成，并且其膜厚度例如为10nm。半导体膜111由poly-Si制成，并且其膜厚度例如为50nm。栅绝缘膜104由SiO2制成。
从绝缘基板107照射的光在朝着半导体膜111的路径上被遮光膜113阻挡。与此同时，绝缘膜112防止遮光膜113对半导体膜111产生电影响。结果是，可利用遮光膜113和绝缘膜112抑制TFT 100的光泄漏电流。注意这里叠层100a的每个层由硅树脂或含硅材料制成。因此，通过利用用于每个层的类似膜形成气体，例如，变得通过相同膜形成装置能够容易地连续形成每个层。另外，通过利用用于每个层的类似刻蚀气体，例如，变得通过相同蚀刻装置能够容易对每个层集体执行构图。因此，与每个层单独形成并进行构图的情形相比，该制造工序将显著简化。另外，当对叠层100a的每个层同时进行构图时，在膜厚方向上的横截面中形成横向对称的侧面。当对每个层分别进行构图时，由于曝光装置的对准精度级别的位置偏移导致叠层的膜厚方向上的横截面的表面变得横向不对称。
含硅材料可以是具有硅作为主要成分的材料。具有硅作为主要成分的材料的实例是氧化硅、氮化硅和硅化物。硅化物是金属和硅的化合物。硅化物的实例可以是高熔点的金属硅化物，诸如WSi2、MoSi2、TiSi2和TaSi2。
如在该示例性实施方式中，半导体膜111和遮光膜113可以由硅制成，以及绝缘膜112可以由氧化硅制成。在这种情形中，容易利用用于每个层的类似膜形成气体(例如硅烷等)，以便更容易利用相同的膜形成装置(例如，等离子体化学气相沉积装置等)来连续地形成每个层。另外，容易利用用于每个层的类似刻蚀气体(例如四氟化碳等)，使得变得更容易利用相同蚀刻装置(例如等离子体蚀刻装置等)对每个层集体的进行构图。
换句话说，通过由硅形成遮光膜113，由氧化硅形成绝缘膜112，以及由硅形成半导体膜111，在膜形成步骤中变得容易共用膜形成装置，即，变得更容易利用单个膜形成装置来连续地形成膜，以及变得更容易在通过用于构图半导体膜的干法蚀刻装置进行蚀刻时也集体地执行处理。
在该示例性实施方式中，半导体膜111可以由poly-Si制成，以及遮光膜113可以由a-Si组成。Poly-Si具有比a-Si更大的载流子迁移率，以便其适合用于TFT的半导体膜111。与此同时，a-Si具有比poly-Si更好的光吸收率，使得其适合用于遮光膜113。
另外，叠层100a的每个层的厚度的总和期望等于或小于栅绝缘膜104的膜厚。在该情形下，当叠层100a的外围边缘的台阶的高度变得等于或小于栅绝缘膜104的膜厚时，所述台阶能够容易地由栅绝缘膜104完全覆盖。因此，栅绝缘膜104的台阶覆盖可以得到改善。
接下来，将更详细描述根据本发明的该示例性实施方式的TFT100。在下文中，每个膜的材料名称视需要在相应个膜后以括号书写。
在该示例性实施方式的TFT 100中，半导体膜(poly-Si)111经由基底膜(SiN)106、基底膜(SiO2)105、遮光膜(a-Si)113以及绝缘膜(SiO2)112设置在绝缘基板(玻璃)107上。半导体膜111从图左侧起包括源区111a、LDD(轻掺杂漏)区111b、沟道区111c、LDD区111d以及漏区111e。源区111a和漏区111e是与一对布线膜(Ti/Al)109连接的一对掺杂区。沟道区111c是在栅极(Cr/n+)110正下方的位置处。LDD区111b、111d是一对低浓度掺杂区，该LDD区111b、111d分别形成在沟道区111c和源区111a之间以及在沟道区111c和漏区111e之间。注意这里，从遮光膜113到栅极110的结构称为TFT 100。
设置栅绝缘膜104以覆盖半导体膜111，以及其上设置栅极110和层间绝缘膜(SiO2)103。在其上经由接触孔109a设置布线膜109作为源极和漏极。另外，在布线膜109上设置保护膜(SiN)102和平整膜101，以及在其上经由接触孔108a设置像素膜(ITO)108。像素膜108用作液晶显示器的像素电极。
不同于单晶硅，poly-Si薄膜具有多晶晶粒边界。因此，当高电场被施加在漏极端时，有漏电流经过存在于晶粒边界中的缺陷在能带之间流动。因此，设置为具有poly-Si薄膜的TFT的掉电泄漏电流随着漏-栅电压而增加。因此，应用LDD结构以减弱漏极端的电场以便解决掉电泄漏电流对漏-栅电压的依赖性。
以这种方式，可以减少当TFT 100在暗状态时的掉电泄漏电流。然而，当光照射到半导体膜111上时，泄漏电流随着光量而增加。在该示例性实施方式中，遮光膜113经由绝缘膜112设置在半导体膜111下方，使得由于通过遮光膜113的反射和吸收导致可以减少到达半导体膜111的光量。因此，与不包括遮光膜113的情况相比，光掉电泄漏电流被减少。
图2和图3是表示根据本发明的TFT制造方法的第一示例性实施方式的剖视图。下面将参照图提供解释。相同的参考数字应用于与图1相同的部件，并将省去对相同部件的解释。
根据该示例性实施方式的制造方法是用于制造图1的TFT 100的方法，其特点在于，在相同膜形成装置中在绝缘基板107上连续地形成叠层100a的每个层后，在叠层100a的每个层上同时地执行构图。
注意，这里叠层100a的每个层由硅或含硅材料制成。因此，变得更容易通过利用用于每个层的类似膜形成气体(例如硅烷等)应用相同膜形成装置(例如等离子体化学气相沉积装置等)连续地形成每个层。另外，变得更容易通过利用类似的蚀刻气体(例如四氟化碳等)应用相同蚀刻装置(例如等离子体蚀刻装置等)集体地在每个层上执行构图。因此，与每个层单独形成和单独构图的情形相比，该制造工序可显著简化。
接下来，将更详细描述根据该示例性实施方式的制造方法。
首先，如图2A和图2B所示，在清洁绝缘基板(玻璃)107后，通过利用等离子体CVD(化学气相沉积)装置在绝缘基板107上连续地形成基底膜(SiN)106、基底膜(SiO2)105、遮光膜(a-Si)113、绝缘膜(SiO2)112以及a-Si膜111f。位于上表面上的a-Si膜111f在结晶步骤中变化成半导体膜(poly-Si)111。对于结晶步骤，可以应用利用热的固相生长方法、利用准分子激光器或YAG(钇氧化铝石榴石)激光器的激光结晶方法或者利用催化剂的晶体生长方法。
随后，如图2C所示，在完成结晶步骤后，半导体膜111、绝缘膜112和遮光膜113在光刻胶步骤和干法蚀刻步骤中被集体地进行构图以便获得叠层100a。所有这些膜都由硅基材料组成，以便可以利用CF4和氧气的混合气体通过干法蚀刻来连续地执行处理。
如所描述的，可以通过单个膜形成装置执行膜形成步骤的处理。因此，可以省去在每个层单独形成时这些层所需的清洁和传送。另外，可以通过单个蚀刻装置执行蚀刻步骤的处理，以便可以省去在每个层被单独进行蚀刻时这些层所需的清洁和传送。因此，用于为TFT 100提供耐光性特征的增加的步骤数量的增加可抑制到最小。
接着，如图3所示，在半导体膜111中，源区111a和漏区111e通过离子掺杂方法形成，作为连接到布线膜(Ti/Al)109的一对掺杂区。另外，在栅极110正下方的沟道区111c通过利用功能性水或酸清洁以便具有与栅绝缘膜(SiO2)104的清洁界面。在形成栅绝缘膜104和栅极(Cr/n+)110后，在沟道区111c和源区111a和漏区111e的对之间的一对LDD区111b、111d通过离子注入方法以自对准方式形成。
随后，在形成层间绝缘膜(SiO2)103后，在电炉内应用热处理以便电激活以上所述杂质。然而，在形成接触孔109a后，形成布线膜(Ti/Al)109并对布线膜(Ti/Al)109进行构图(图3A)。之后，在保护膜(SiN)102上执行钝化，以及然后应用平整膜101以平整表面。另外，经由接触孔108a设置像素膜(ITO)108以形成像素电极(图3B)。
图4表示用于图1中所示的TFT的a-Si和poly-Si的光学特性的图表。下面将通过参照图1和图4提供解释。
液晶显示器上使用的背光是白光源，以便将具有400-700nm的波长的光照射到TFT 100上。其中，对应短波长侧上的蓝和绿的光具有高能量。因此，这种光趋于激发poly-Si中的光载流子。另外，poly-Si的吸收系数在短波长侧上变大。另外，在LED(发光二极管)背光的情形中，在多数情形下，光强度的峰值在约450nm和550nm的波长处。因此，提高对于400nm-500nm的波长的遮光性能是有效的。
同时，在产率和成本方面来说期望遮光膜113和绝缘膜112较薄。显然遮光性能随着膜越厚而增加。然而，如果能够利用形成尽可能薄的膜来获得所需的遮光性能，则可以缩短膜形成步骤和蚀刻步骤。
根据图4，需要a-Si薄膜具有10nm-20nm的膜厚以及需要poly-Si薄膜具有50nm或以上的膜厚以便将具有约450nm的波长的光的透射量减少到一半。
另外，当遮光膜113、绝缘膜112和半导体膜111的厚度总和增加时，需要栅绝缘膜104的台阶覆盖性能。这是因为由于不佳的台阶覆盖趋于产生经由栅绝缘膜104的栅泄漏电流，这导致干扰重要的晶体管行为。因此，期望利用a-Si用于如图4所示的遮光膜113，a-Si即使在具有更薄膜厚的情形下也可获得比poly-Si更高的遮光性能。
当执行在a-Si上形成的poly-Si膜的结晶时，也可以同时对a-Si进行结晶。因此，在应用固相生长方法的情形中，例如，优选预先使得它的非晶特性相较将要制造成为poly-Si的a-Si膜增加，用于延长直到晶核生成为止的成核时间(incubation time)，或者优选地使它的掺杂浓度增加以便阻碍结晶。同时，在应用利用诸如准分子激光退火的结晶步骤的情形中，期望通过例如利用短波长的光以便光不到达a-Si的遮光膜，或者通过抑制绝缘膜112的热导率来避免热量，从而保持a-Si的状态。
另外，poly-Si膜可用作遮光膜113。poly-Si膜与a-Si薄膜相比呈现相对于短波长更高的半透明特性。因此，例如，形成50nm厚度的遮光膜以及形成10nm的绝缘膜112。该情形的遮光膜113可以通过预先沉积poly-Si膜而形成，或者可以通过在沉积a-Si后在结晶半导体膜111的同时进行多晶结晶而形成。利用后一方法形成的绝缘膜112期望被尽可能薄地形成，只要它能够保持绝缘特性，用于实现很好的热导率。
图5示出表示如图1所示的TFT的Vg-Id特性图。图5A示出n-沟道TFT的情形以及图5B表示p-沟道TFT的情形。在下文中将通过参照图1和图5提供解释。
在绝缘基板107上形成50nm的基底膜(SiN)106、100nm的基底膜(SiO2)105、20nm的a-Si膜作为遮光膜113、30nm的SiO2膜作为绝缘膜112、50nm的poly-Si膜作为半导体膜111以及其他膜，以制造TFT 100。与不应用遮光结构的比较实例的TFT(A1)、(B1)的光泄漏电流相比，利用具有遮光结构的该示例性实施方式的TFT(A2)、(B2)显著减少光泄漏电流。利用使用该示例性实施方式的TFT(A2)和(B2)的液晶显示器可以使纵向串扰量从3％减少到1％。
图6示出表示根据本发明的TFT的第二示例性实施方式的剖视图。下面将通过参照图1和图6提供解释。图6中，省略与图1中相同的部件或者用相同的参考数字进行说明，并省略其解释。
图1的叠层100a的每个层被同时构图，以便叠层100a外围边缘的台阶与对每个层单独构图的情形相比变得更大。通过将叠层100a外围边缘中的台阶形成为锥形形状或略倾斜的台阶形状，可以改善栅绝缘膜104的台阶覆盖。注意这里“锥形形状”和“台阶形状”还包括这些形状的组合。
包括遮光膜113、绝缘膜112和半导体膜111的叠层100a与半导体膜111同时地进行构图。这些膜的厚度被设计为在能够由栅绝缘膜104充分覆盖的范围内。TFT 100的特性，即，导通电流和阈值电压，不仅取决于半导体膜111的材料和膜质量，而且取决于栅绝缘膜104的膜质量和膜厚。栅绝缘膜104的膜厚的减少根据改善TFT 100的性能的需要而发生，从而变得需要找到保持台阶覆盖以便满足这种需要的方式。通过从下层到上层形成锥形形状或台阶形状的台阶，可以改善台阶覆盖。
即，图6A的叠层100a’以一种方式采用锥形形状进行构图，这种方式使得叠层100a’的截面形状在膜厚方向上朝上侧变得更小。图6B的叠层100a”以一种方式采用台阶形状进行构图，这种方式使得截面形状在膜厚方向上朝上侧变得更小。从而，即使当产生栅绝缘膜104的膜厚的减小时，也可实现充分的台阶覆盖。
另外，期望遮光膜113的膜厚等于或小于半导体膜111的膜厚，并期望遮光膜113和绝缘膜112的膜厚总和等于或小于半导体膜111的膜厚。而且，通过形成遮光膜113、绝缘膜112和半导体膜111的膜厚总和为等于或小于栅绝缘膜104的膜厚，变得可以获得充分的台阶覆盖。这些情形也应用于如图6所示的遮光膜113’、113”、绝缘膜112’、112”和半导体膜111’、111”。
由于每个层的锥角取决于膜类型和每个层的蚀刻条件，因此锥形形状可以是每个层具有相同锥角的直线形状，或者对于每个层锥角可以变化。虽然在该示例性实施方式中示出膜的类型和形状(台阶形状、锥形形状)作为组合，但不意图受限于该组合。通过形成遮光膜、绝缘膜和半导体膜的膜厚总和为等于或小于栅绝缘膜的膜厚，以及通过应用诸如以上所述形状的设计，可以实现具有更高可靠性的半导体器件。
接下来，将描述如图6A所示的锥形形状叠层100a’的制造方法。这里假定，遮光膜113’由a-Si制成，绝缘膜112’由SiO2制成，以及半导体膜111’由poly-Si制成。在半导体膜111’上形成指定形状的光刻胶膜，以及通过利用四氟化碳和氧气的混合气体执行等离子体蚀刻。一般地，四氟化碳的比例越大，则SiO2的蚀刻速率变得越大。反过来，氧气的比例越大，则Si的蚀刻速率变得越大。因此，通过使四氟化碳和氧气的混合比率最佳，SiO2和Si的蚀刻速率可以几乎相等。当在所述最佳条件下执行等离子体蚀刻时，可以利用同向蚀刻获得如图中所示的锥形形状叠层100a’。如所描述的，根据该示例性实施方式的遮光膜113’、绝缘膜112’和半导体膜111’由硅或含硅材料制成，以便容易在这全部三个层上执行锥形形状蚀刻。
接下来，将描述如图6B所示的台阶形状叠层100a”的制造方法。这里假定，遮光膜113”由a-Si制成，绝缘膜112”由SiO2制成，以及半导体膜111”由poly-Si制成。在半导体膜111”上形成指定形状的光刻胶膜，以及通过利用四氟化碳和氧气的混合气体执行等离子体蚀刻。一般地，四氟化碳的比例越大，则SiO2的蚀刻速率越大。反过来，氧气的比例越大，则Si的蚀刻速率越大。此外，随着蚀刻进行，光刻胶膜的膜厚降低，并且外围边缘变成有缺损的。因此，通过设置蚀刻条件使得Si在SiO2之前被蚀刻，以及通过利用光刻胶膜的外围边缘的凹进，半导体膜111”变得凹进并且呈现绝缘膜112”的平坦表面。然后，当改变到在Si之前蚀刻SiO2的条件时，绝缘膜112’为凹进的并且呈现遮光膜113’的平坦表面。由此，可以获得在图中所示的台阶形状的叠层100a”。如所描述的，根据该示例性实施方式的遮光膜113”、绝缘膜112”和半导体膜111”由硅或含硅材料制成，从而容易在这些全部三层上都执行台阶形状蚀刻。
作为根据本发明的一个示例性优势，包括遮光膜、绝缘膜和半导体膜的叠层的每个层被配置为具有硅或含硅材料。因此，每个层可以通过相同膜形成装置连续地形成，并且每个层可通过相同蚀刻装置集体地接收构图。因此，可以显著简化制造工艺。结果是，变得可以实现具有高的耐光性特征并具有降低的光泄漏电流的TFT。
接下来，将通过参照图2和图3描述根据本发明的TFT的制造方法的第二示例性实施方式。将通过利用数值等比第一示例性实施方式更详细地描述该示例性实施方式。
首先，在绝缘基板(玻璃)107上形成150nm的氧化硅膜作为基底膜(SiO2)105(图2A)。在该示例性实施方式中，省略基底膜(SiN)106。
然后，在基底膜105上形成30nm的a-Si膜作为遮光膜113。另外，形成20nm的氧化硅膜作为绝缘膜112以及30nm的a-Si膜作为半导体膜111(图2B)。这些层的每个层由硅或含硅材料制成，以便可以通过等离子体化学气相沉积装置例如利用诸如硅烷的气体作为原材料来连续地形成。这里，在形成该膜时将很小量(例如，约1×1012cm-2浓度)的诸如硼或磷的杂质混合，或者在形成该膜后将该杂质通过离子掺杂或离子注入掺入以便控制阈值电压Vth。另外，准分子激光等被照射到a-Si膜上以形成具有优异特性的poly-Si膜。由于在膜具有更小体积时可以更好地抑制光载流子的产生，因此期望用作半导体膜111的poly-Si膜很薄。
注意，这里硅化物可以用作遮光膜113，如上所述。这里，对于WSi2的情形，例如，可以通过利用四氟化碳和硅烷的混合气体使用等离子体化学气相沉积装置与其他膜连续地形成遮光膜113。
随后，poly-Si膜与氧化硅膜以及设置在其下的a-Si膜通过光刻和干法蚀刻被构图为指定形状(图2C)。这里，poly-Si膜利用CF4/O2气体在180sccm/100sccm的流速、30Pa的气压以及500W的放电功率下进行构图。然后，其下的层则利用CF4/O2气体在120sccm/30sccm的流速、10Pa的气压以及2000W的放电功率下进行蚀刻，或者利用CHF3/CO气体在120sccm/30sccm的流速、2Pa的气压以及2000W的放电功率下进行蚀刻。
如同栅绝缘膜104，氧化硅膜通过等离子体化学气相沉积方法形成。这里，等离子体化学气相沉积在600摄氏度或以下执行，这是绝缘基板(玻璃)107明显变形的温度。这种情况下，至少包含氧气和具有乙氧基基团的有机硅烷诸如四乙氧基硅烷(下面称为“TEOS”)的混合气体被用作材料气体。
当形成栅绝缘膜104时，可以通过控制等离子体化学气相沉积装置的RF(射频)功率密度来促进诸如TEOS的有机硅烷的分解。另外，当形成栅绝缘膜104时，通过控制有机硅烷与氧气的流量比可以提供与分解的硅烷反应所需的包括氧的中间产物。因此，优选地当形成膜104时控制RF功率密度为0.690-1.553W/cm2，以及同时在形成膜104时控制氧气(F0)与有机硅烷(F1)的流量比在50-500(F0/F1)。通过控制RF功率密度和气体流量比为落入所述范围，可以充分分解诸如TEOS的有机硅烷。因此，变得更容易控制所形成的氧化硅膜中CO2和H2O的含量。
另外，当形成栅绝缘膜104时，优选地在相同形成条件下形成整个栅绝缘膜104。如果形成条件不相同并且处理分为两个或更多步骤，则不能获得具有均匀的膜质量的栅绝缘膜104。因此，不能获得电特性波动较小的TFT。此外，元件之间的变化可能变得显著。
随后，在栅绝缘膜104上形成栅极膜作为栅极(Cr/n+)110。通过溅射形成的金属膜、通过化学气相沉积方法等形成的添加杂质的硅膜、或这些膜的叠层膜被用作栅极膜。在此的杂质指硼或磷，通过改变杂质的浓度和类型来混合杂质以便控制阈值。在栅极膜上形成光刻胶图案后，通过干法蚀刻和湿法蚀刻中的任一种或两者来形成栅极110。
然后，为了形成源区111a和漏区111e，在其上形成光刻胶图案，以及通过利用光刻胶图案作为掩模，通过离子注入的离子掺杂来添加高浓度的杂质。硼被用作形成p-沟道TFT的杂质，以及磷被用于形成n-沟道TFT。之后，将光刻胶图案移除。
另外，为了形成LDD区111b和111d，通过利用栅极110作为掩模添加比源区111a和漏区111e浓度更低的杂质。硼被用作形成p-沟道TFT的杂质，以及磷被用于形成n-沟道TFT。该示例性实施方式通过参照在形成栅极110后形成源区111a和漏区111e的情形进行描述。然而，即使在形成栅极110之前形成这些区域也可实现相同效果。
随后，通过等离子体化学气相沉积方法等形成氧化硅膜、氮化硅膜或者这些膜的叠层膜作为层间绝缘膜103。然后，在炉中在相对高温下(例如300摄氏度或更高)应用用于激活杂质的热处理。准分子激光照射方法可用于激活该杂质。
其后，通过执行光刻以及干法蚀刻和湿法蚀刻中的任一种或两者在源区111a、漏区111e以及栅极110上形成接触孔109。
随后，通过溅射形成用于允许与源区111a、漏区111e和栅极110接触的金属膜。另外，通过光刻以及干法蚀刻和湿法蚀刻中的任一种或两者来执行构图以形成布线膜(Ti/Al)109(图3A)。
由此，TFT 100的基本结构完成。在一些情形中，氢等离子体处理被应用于poly-Si膜和poly-Si膜与栅绝缘膜之间的界面以便终止氢现存的悬挂键(dangling bond)。氢等离子体处理可以在最后步骤应用或可以在为激活杂质应用的热处理后应用。
其后，根据TFT 100的使用，视需要形成另外电极膜、钝化膜、层间绝缘膜、平整膜、电容绝缘膜等(图3B)。另外，根据本发明的有源矩阵基板可以通过以上所述步骤形成以便将根据本发明的TFT布置在指定位置处。
接下来，将通过参照图1描述根据本发明的TFT的第三示例性实施方式。
利用本发明，被栅绝缘膜104覆盖的台阶比仅覆盖半导体膜111的情形更大。因此，需要栅绝缘膜104具有高的绝缘性能。
当诸如TEOS的有机硅烷被用于形成氧化硅膜作为栅绝缘膜104时，由于有机硅烷的不充分分解而导致的剩余的含碳中间产物被包含在氧化硅膜中。另外，当通过诸如等离子体化学气相沉积或低压化学气相沉积的化学气相沉积方法形成氧化硅膜时，相对大量的H2O包含在氧化硅膜中。当这些物质存在于TFT的栅绝缘膜104中时，TFT 100的操作可靠性变差。因此，通过应用包含CO2的栅绝缘膜104用于TFT100，可以提高TFT 100的操作可靠性。
就这方面来说，尽管对于此的原因还未完全解决，仍然可作如下估计。即，由于有机硅烷的不充分分解而导致的剩余的H2O和含碳中间产物趋于被捕获在氧化硅膜的孔中。当CO2被吸收到氧化硅膜的孔中时，可以减少包含在氧化硅膜中的以上所述的H2O和中间产物。
另外，由于CO2是稳定化合物，因此包含CO2的氧化硅膜用作栅绝缘膜104使得可以减轻由TFT 100操作时生成的热载流子产生的影响。从而，可以抑制TFT 100的电特性的波动。特别地，在TFT操作时插入到栅绝缘膜104中的载流子(电荷)被插入在poly-Si膜附近处，从而对位于poly-Si膜附近的栅绝缘膜104的特性产生较大影响。因此，期望CO2存在于更接近poly-Si膜的侧部上，该侧部是栅绝缘膜104的约10％膜厚的区域。
在氧化硅膜的红外吸收光谱的1060cm-1的波数附近，观察到属于Si-O的大峰值。当CO2包含在氧化硅膜中时，在红外吸收光谱的2340cm-1的波数附近处观察到峰值。当2340cm-1的波数附近处的峰值区域强度是1060cm-1的波数附近处的峰值区域强度的8×10-4倍或以上时，则认为氧化硅膜包含的CO2含量大约是抑制当电压长时间施加于TFT100的栅极110时的电特性波动的量。
另外，poly-Si膜附近的氧化硅膜(栅绝缘膜104)中包含H2O的量为9×1020/cc或以下时，不仅可以抑制在长时间施加电压时TFT 100的电特性波动，而且可以抑制由于H2O导致的TFT 100的电特性变化(例如基板之间的阈值电压Vth的变化)。
应用以上所述包含CO2的氧化硅膜作为栅绝缘膜104的TFT 100可以提供高操作可靠性，从而呈现较高台阶覆盖性能。因此，上面加载有TFT 100的有源矩阵基板可以提供较高操作可靠性。
图7是表示根据本发明的有源矩阵基板的第一示例性实施方式的透视图。下面将通过参照附图提供解释。
该示例性实施方式的有源矩阵基板21通过在绝缘基板107上沿纵向和横向设置大量TFT 100(其一部分在图中用黑点示出)来进行配置。TFT 100可以是在以上所述示例性实施方式的每个中公开的任何TFT。TFT 100的使用使得可以获得成本低廉且耐光性特征优异的有源矩阵基板21。
将对此更详细进行描述。该示例性实施方式是将有源矩阵基板21应用于液晶显示面板31的实例。在以分解方式示出的液晶显示面板31中，具有有源矩阵基板21(也称为TFT基板)以及相对基板26，这些基板平行设置并彼此隔离。另外，在有源矩阵基板21和相对基板26之间设置液晶层25。另外，在有源矩阵基板21中，在绝缘基板107的与相对基板26相对的一侧上形成像素电路22、数据电路23和扫描电路24。
根据本发明的示例性实施方式的液晶显示面板31具有减少光泄漏电流的TFT 100。因此，即使在使用高亮度背光的情形下也能够稳定地操作。因此，液晶显示面板31的显示性能可以得到改善。
图8是表示根据本发明的电子器件的示例性实施方式的透视图。下面将通过参照附图提供解释。
作为该示例性实施方式的电子器件的便携式电话33被配置为包括如图7所示的有源矩阵基板21。通过利用图7的有源矩阵基板，可以获得成本低廉且耐光性能优异的便携式电话33。
将对此更详细描述。对便携式电话33提供壳体(casing)32，以及液晶显示面板31被加载到壳体32上作为显示单元。对于液晶显示面板31，使用包括在每个示例性实施方式中描述的其中一个TFT的有源矩阵基板。
利用该示例性实施方式，包含在液晶显示面板31中的TFT的光泄漏电流得到抑制。因此，即使在应用能使便携式电话33在自然光下使用的高亮度背光的情形下，也可以抑制液晶显示面板31的操作的不稳定性。这使得用户可以获得高显示质量的便携式电话33。
显然，本发明不限于以上所述的示例性实施方式。例如，根据本发明的电子器件不仅限于便携式电话，还可以是个人计算机、PDA(个人数字助理)、数字摄像机等。
虽然本发明参照其示例性实施方式进行具体说明并描述，但本发明不限于这些实施方式。本领域的技术人员将理解在不偏离由权利要求所限定的本发明的精神和范围的条件下可以进行形式和细节的各种变化。

Claims (12)

1.一种薄膜晶体管，包括在绝缘基板上形成的遮光膜、在所述遮光膜上形成的绝缘膜、在所述绝缘膜上形成的半导体膜以及在所述半导体膜上形成的栅绝缘膜，其中，对设置为包括所述遮光膜、所述绝缘膜和所述半导体膜的多个层的叠层中的每个层同时地进行构图，其中
所述叠层的每个层由硅或含硅材料制成。
2.根据权利要求1所述的薄膜晶体管，其中，所述叠层具有在膜厚方向的截面形状中成左右对称的侧面。
3.根据权利要求1所述的薄膜晶体管，其中，所述叠层具有以所述截面形状在所述膜厚方向上朝上侧变得更小的方式成锥形形状构图的侧面。
4.根据权利要求1所述的薄膜晶体管，其中，所述叠层具有以所述截面形状在所述膜厚方向上朝上侧变得更小的方式成台阶形状构图的侧面。
5.根据权利要求1所述的薄膜晶体管，其中，所述叠层具有以所述截面形状在所述膜厚方向上朝上侧变得更小的方式成锥形形状和台阶形状构图的侧面。
6.根据权利要求1所述的薄膜晶体管，其中，所述每个层的膜厚总和等于或小于所述栅绝缘膜的膜厚。
7.根据权利要求1所述的薄膜晶体管，其中，所述含硅材料是具有硅作为主要成分的材料。
8.根据权利要求7所述的薄膜晶体管，其中，所述半导体膜和所述遮光膜由硅制成，以及所述绝缘膜由氧化硅制成。
9.根据权利要求8所述的薄膜晶体管，其中，所述半导体膜由多晶硅制成，以及所述遮光膜由非晶硅制成。
10.一种用于制造如权利要求1所述的薄膜晶体管的方法，包括：在相同膜形成装置中在所述绝缘基板上连续地形成所述叠层的所述每个层；以及然后对所述叠层的所述每个层同时构图。
11.一种有源矩阵基板，包括在绝缘基板上沿横向和纵向设置的大量薄膜晶体管，其中，
所述薄膜晶体管是如权利要求1所述的薄膜晶体管。
12.一种电子器件，包括有源矩阵基板，其中，
所述有源矩阵基板是如权利要求11所述的有源矩阵基板。
CN200810135662.4A 2007-07-09 2008-07-09 薄膜晶体管及其制造方法 Active CN101345261B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-179822 2007-07-09
JP2007179822A JP5458367B2 (ja) 2007-07-09 2007-07-09 薄膜トランジスタ及びその製造方法
JP2007179822 2007-07-09

Publications (2)

Publication Number Publication Date
CN101345261A true CN101345261A (zh) 2009-01-14
CN101345261B CN101345261B (zh) 2014-05-07

Family

ID=40247206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810135662.4A Active CN101345261B (zh) 2007-07-09 2008-07-09 薄膜晶体管及其制造方法

Country Status (3)

Country Link
US (2) US7932137B2 (zh)
JP (1) JP5458367B2 (zh)
CN (1) CN101345261B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972298A (zh) * 2013-01-25 2014-08-06 乐金显示有限公司 薄膜晶体管及其制造方法
CN104979405A (zh) * 2015-07-22 2015-10-14 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN105097940A (zh) * 2014-04-25 2015-11-25 上海和辉光电有限公司 薄膜晶体管阵列衬底结构及其制造方法
CN105118808A (zh) * 2015-08-10 2015-12-02 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN105140177A (zh) * 2015-07-22 2015-12-09 京东方科技集团股份有限公司 阵列基板的制备方法，阵列基板、显示面板、显示装置
CN105185714A (zh) * 2015-09-22 2015-12-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN105633224A (zh) * 2016-01-04 2016-06-01 厦门市三安光电科技有限公司 一种led芯片电极与芯片结构及其制作方法
CN107256872A (zh) * 2017-07-10 2017-10-17 厦门天马微电子有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN109285892A (zh) * 2012-12-03 2019-01-29 乐金显示有限公司 薄膜晶体管基板、显示装置及其制造方法
WO2019085973A1 (en) * 2017-11-03 2019-05-09 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, display panel, and display apparatus
WO2020186450A1 (zh) * 2019-03-19 2020-09-24 深圳市柔宇科技有限公司 薄膜晶体管及其制造方法、显示面板、显示装置
CN114141916A (zh) * 2021-11-24 2022-03-04 福州大学 纳米尺寸led芯片阵列及其制备方法
WO2023065433A1 (zh) * 2021-10-20 2023-04-27 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273919A (ja) * 2006-03-31 2007-10-18 Nec Corp 半導体装置及びその製造方法
US8604579B2 (en) * 2008-12-05 2013-12-10 Sharp Kabushiki Kaisha Semiconductor device, and method for manufacturing same
JP2010249935A (ja) 2009-04-13 2010-11-04 Sony Corp 表示装置
KR101117727B1 (ko) * 2009-12-16 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20110111708A (ko) * 2010-04-05 2011-10-12 삼성모바일디스플레이주식회사 표시장치 및 그 제조방법
US20110287593A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor film and method for manufacturing semiconductor device
TWI515910B (zh) * 2011-12-22 2016-01-01 群創光電股份有限公司 薄膜電晶體基板與其製作方法、顯示器
KR102002858B1 (ko) * 2012-08-10 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20140032155A (ko) * 2012-09-06 2014-03-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR102067669B1 (ko) * 2012-11-06 2020-01-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102093192B1 (ko) * 2012-12-03 2020-03-25 엘지디스플레이 주식회사 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
CN104538454B (zh) * 2014-12-26 2017-12-01 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法
CN106229338A (zh) * 2016-08-24 2016-12-14 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
CN108573981B (zh) * 2017-03-10 2021-12-03 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN106990592A (zh) * 2017-03-14 2017-07-28 惠科股份有限公司 一种显示面板及其制造方法
CN108807418A (zh) * 2017-04-28 2018-11-13 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
JP7086582B2 (ja) * 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ 表示装置
JP2020155578A (ja) * 2019-03-20 2020-09-24 株式会社ジャパンディスプレイ 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2639629B2 (ja) 1993-06-24 1997-08-13 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
JPH08204208A (ja) * 1995-01-30 1996-08-09 Semiconductor Energy Lab Co Ltd 結晶性シリコン半導体装置の製造方法
JPH09213964A (ja) 1996-01-30 1997-08-15 Seiko Epson Corp 薄膜半導体装置の製造方法
JP3657702B2 (ja) * 1996-08-06 2005-06-08 株式会社東芝 液晶表示装置
JP3830213B2 (ja) 1996-10-04 2006-10-04 セイコーエプソン株式会社 スイッチング素子を備えた基板及び液晶表示パネル並びにそれを用いた電子機器
JPH11126905A (ja) * 1997-10-22 1999-05-11 Toshiba Corp 多結晶半導体膜の製造方法及び薄膜トランジスタ装置の製造方法
JPH11258636A (ja) * 1998-03-16 1999-09-24 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP2000031493A (ja) 1998-07-16 2000-01-28 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP2001230419A (ja) 2000-02-15 2001-08-24 Hitachi Ltd 液晶表示装置の製造方法及び製造装置及び液晶表示装置
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
JP2002261285A (ja) 2001-02-27 2002-09-13 Toshiba Corp 薄膜トランジスタの製造方法
JP3767696B2 (ja) 2001-08-03 2006-04-19 日本電気株式会社 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置
JP2003218359A (ja) 2002-01-23 2003-07-31 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JP4932133B2 (ja) * 2002-06-06 2012-05-16 日本電気株式会社 積層膜パターンの形成方法
US7303945B2 (en) * 2002-06-06 2007-12-04 Nec Corporation Method for forming pattern of stacked film and thin film transistor
JP4245915B2 (ja) * 2002-12-24 2009-04-02 シャープ株式会社 薄膜トランジスタの製造方法及び表示デバイスの製造方法
JP4341062B2 (ja) * 2003-02-12 2009-10-07 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP4978847B2 (ja) * 2007-06-01 2012-07-18 Ｎｌｔテクノロジー株式会社 シリコン酸化膜及びその製造方法並びにそれを用いたゲート絶縁膜を有する半導体装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285892A (zh) * 2012-12-03 2019-01-29 乐金显示有限公司 薄膜晶体管基板、显示装置及其制造方法
CN103972298A (zh) * 2013-01-25 2014-08-06 乐金显示有限公司 薄膜晶体管及其制造方法
CN105097940A (zh) * 2014-04-25 2015-11-25 上海和辉光电有限公司 薄膜晶体管阵列衬底结构及其制造方法
CN104979405A (zh) * 2015-07-22 2015-10-14 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN105140177A (zh) * 2015-07-22 2015-12-09 京东方科技集团股份有限公司 阵列基板的制备方法，阵列基板、显示面板、显示装置
US9865619B2 (en) 2015-08-10 2018-01-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof
CN105118808A (zh) * 2015-08-10 2015-12-02 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
WO2017024573A1 (zh) * 2015-08-10 2017-02-16 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN105185714A (zh) * 2015-09-22 2015-12-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
EP3355360A4 (en) * 2015-09-22 2019-05-22 Boe Technology Group Co. Ltd. THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME, DISPLAY SUBSTRATE, AND DISPLAY DEVICE
WO2017049845A1 (zh) * 2015-09-22 2017-03-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN105185714B (zh) * 2015-09-22 2018-09-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
US10177257B2 (en) 2015-09-22 2019-01-08 Boe Technology Group Co., Ltd. Thin film transistor, method for fabricating the same, display substrate and display device
CN105633224A (zh) * 2016-01-04 2016-06-01 厦门市三安光电科技有限公司 一种led芯片电极与芯片结构及其制作方法
CN107256872B (zh) * 2017-07-10 2019-11-26 厦门天马微电子有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN107256872A (zh) * 2017-07-10 2017-10-17 厦门天马微电子有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN109755257A (zh) * 2017-11-03 2019-05-14 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
WO2019085973A1 (en) * 2017-11-03 2019-05-09 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, display panel, and display apparatus
WO2020186450A1 (zh) * 2019-03-19 2020-09-24 深圳市柔宇科技有限公司 薄膜晶体管及其制造方法、显示面板、显示装置
CN113261113A (zh) * 2019-03-19 2021-08-13 深圳市柔宇科技股份有限公司 薄膜晶体管及其制造方法、显示面板、显示装置
WO2023065433A1 (zh) * 2021-10-20 2023-04-27 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN114141916A (zh) * 2021-11-24 2022-03-04 福州大学 纳米尺寸led芯片阵列及其制备方法
CN114141916B (zh) * 2021-11-24 2023-08-01 福州大学 纳米尺寸led芯片阵列及其制备方法

Also Published As

Publication number Publication date
JP5458367B2 (ja) 2014-04-02
US7932137B2 (en) 2011-04-26
US8389345B2 (en) 2013-03-05
CN101345261B (zh) 2014-05-07
US20110068343A1 (en) 2011-03-24
JP2009016742A (ja) 2009-01-22
US20090014721A1 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
CN101345261B (zh) 薄膜晶体管及其制造方法
CN100479170C (zh) 电子装置及制造该电子装置的方法
TW201250859A (en) Method of manufacturing semiconductor device
CN100570813C (zh) 制造半导体器件的方法
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
KR20120127318A (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
JP5610406B2 (ja) 薄膜トランジスタの製造方法
JP3163822B2 (ja) トランジスタ及びその製造方法
JP5440878B2 (ja) 半導体装置及びその製造方法、並びに液晶表示装置及び電子機器
US8273614B2 (en) Semiconductor device and method of manufacturing the same
JPH08195494A (ja) 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置
TW535296B (en) Method for producing thin film transistor
JP3362467B2 (ja) 薄膜半導体装置の製造方法
EP3340309B1 (en) Thin film transistor and manufacturing method thereof
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP4387090B2 (ja) 半導体装置の作製方法
JPH0845867A (ja) 半導体装置の製造方法および表示装置
CN1324388C (zh) 低温多晶矽薄膜电晶体液晶显示器的制造方法
JP2003115498A (ja) 薄膜半導体装置の製造方法及びアクティブマトリクス型液晶表示装置の製造方法
KR101201316B1 (ko) 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법
JP3243088B2 (ja) 表示装置およびアレイ基板の製造方法
JP4337555B2 (ja) 半導体装置の製造方法
TW201942951A (zh) 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
JP2000082821A (ja) 半導体装置の製造方法及び液晶ディスプレイ
TW200427092A (en) Thin film transistor array structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NLT Technologies Ltd.

Address before: Kawasaki, Kanagawa, Japan

Applicant before: NEC LCD Tech Corp.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: NEC LCD TECH CORP. TO: NEC LCD TECHNOLOGIES, LTD.

C14 Grant of patent or utility model
GR01 Patent grant