JP5458367B2 - 薄膜トランジスタ及びその製造方法 - Google Patents

Description

本発明は、薄膜トランジスタ及びその製造方法に関し、詳しくは、光感度をもつ半導体薄膜を有するとともに光照射下で用いられる薄膜トランジスタ、及びその製造方法、それらを用いたアクティブマトリックス基板、及びそれらを搭載したディスプレイ、光センサ等の電子機器に関する。

アクティブマトリックス型の液晶ディスプレイパネルの駆動用デバイスとして、薄膜トランジスタ（以下「ＴＦＴ（Thin Film Transistor）」という。）をガラス基板等の絶縁基板上に形成することが広く知られている。近年では、ＴＦＴを含んで構成される半導体装置の多機能化及び微細化により、高い耐久性及び信頼性を有するＴＦＴが必要とされている。また、液晶ディスプレイの高画質化及び汎用的な用途拡大に伴い、液晶ディスプレイに搭載されるバックライトの高輝度化の要求が高まってきている。

一般にＴＦＴには、アモルファスシリコン薄膜や多結晶シリコン薄膜が用いられる。これらシリコンに代表される半導体材料では、光照射下において光エネルギによって電子正孔対が励起・生成される。この電子正孔対は、特にＴＦＴのオフ動作時にキャリアとして機能することにより、オフリーク電流の増加となって観測される。このような場合、液晶表示素子などの電荷保持型素子においては、保持されるべき電荷がリーク電流に起因して変化してしまうので、コントラスト低下やクロストーク画像などの画質低下が生じるという問題があった。

このような問題に対処すべく、ＴＦＴの活性層に照射される光を、遮光機能をもった膜で遮る技術が特許文献１に開示されている。

図９は、特許文献１のＴＦＴを示す断面図である。以下、この図面に基づき説明する。なお、以降の説明では、多結晶シリコン及びアモルファスシリコンは、それぞれ「poly−Ｓｉ」及び「ａ−Ｓｉ」と略称する。

ＴＦＴ２００は、ガラス基板２０７上に形成され、ＷＳｉ膜２２１、絶縁膜２２３、ａ−Ｓｉ膜２２２、絶縁膜２１２、poly−Ｓｉ膜２１１、ゲートＳｉＯ_２膜２０４、ゲートＣｒ／ｎ^＋膜２１０、層間ＳｉＯ_２膜２０３、配線Ｔｉ／Ａｌ膜２０９、ＳｉＮ保護膜２０２、平坦化膜２０１、画素ＩＴＯ（Indium Tin Oxide）膜２０８等を有する。ここでは、ＷＳｉ膜２２１からゲートＣｒ／ｎ^＋膜２１０までの構成をＴＦＴ２００と呼ぶことにする。

このＴＦＴによれば、半導体膜の下に、下から第一の遮光膜、第一の絶縁膜、第二の遮光膜、第二の絶縁膜を設けて、光の阻止を試みている。すなわち、図９に示すようにpoly−Ｓｉ膜２１１の下に、下から一方の遮光膜であるＷＳｉ膜２２１、絶縁膜２２３、他方の遮光膜であるａ−Ｓｉ膜２２２、絶縁膜２１２を備えている。それぞれの遮光膜は、poly−Ｓｉ膜２１１よりも大きい面積にパターニングされており、ガラス基板２０７側からの入射光に対してpoly−Ｓｉ膜２１１に到達する光量を低減する機能を有する。

また、特許文献２に記載のＴＦＴでは、遮光膜、絶縁膜及び半導体膜の三層から成る積層体が同時にパターニングされている。ここで、遮光膜はＣｒなどの金属、絶縁膜は酸化シリコン、半導体膜はpoly−Ｓｉである。

特開２００４−３０２４７５号公報（図２（ｂ）等） 特開平９−２１３９６４号公報（図１（ｂ）等）

しかしながら、特許文献１に開示されたＴＦＴには以下のような問題がある。上述のごとく、半導体膜の下に第一の遮光膜、第一の絶縁膜、第二の遮光膜、第二の絶縁膜が設けられているため、第一の遮光膜の成膜、そのパターニング（リソグラフィ及びエッチング）、第二の絶縁膜の成膜、第二の遮光膜の成膜、そのパターニング、更に第二の絶縁膜の成膜、という複雑な製造工程が必要となる。すなわち、耐光性の高いＴＦＴを得ようとすると、製造工程が複雑化することにより、製造コストの増加を招いてしまうという問題があった。

一方、特許文献２のＴＦＴでは、遮光膜がＣｒなどの金属であるのに対し、絶縁膜及び半導体膜はシリコン系材料である。そのため、遮光膜をスパッタや蒸着で形成した後、絶縁膜及び半導体膜をプラズマＣＶＤで形成する必要がある。このように、特許文献２のＴＦＴは、積層体の形成に二種類以上の成膜装置を使用するので、やはり製造工程が複雑化することにより、製造コストの増加を招いていた。しかも、積層体は各層が同時にパターニングされているので、積層体周縁の段差は各層を個別にパターニングする場合に比べてかなり大きくなる。そのため、積層体周縁の段差を覆うゲート絶縁膜のステップカバレージが極めて悪くなることにより、ゲートリーク電流が生じやすくなるという問題があった。

そこで、本発明の目的は、かかる問題点を解決し、光リーク電流を抑制した高い耐光性を、製造工程を簡素化することにより低コストで実現する、ＴＦＴ及びその製造方法等を提供することにある。

本発明に係るＴＦＴは、絶縁基板上に形成された遮光膜と、この遮光膜上に形成された絶縁膜と、この絶縁膜上に形成された半導体膜と、この半導体膜上に形成されたゲート絶縁膜とを有し、前記遮光膜、前記絶縁膜及び前記半導体膜を含む複数層から成る積層体の各層が同時にパターニングされているものである。そして、本発明に係るＴＦＴの特徴は、前記積層体の各層がシリコン又はシリコンを含む材料から成り、前記積層体は、膜厚方向での断面形状において左右対称となる側面であって、膜厚方向での断面形状が上方になるほど小さくなるようにテーパ状にパターニングされた側面を有し、前記各層の膜厚の総和は、前記ゲート絶縁膜の膜厚以下であり、前記遮光膜と前記絶縁膜との膜厚の和は、前記半導体膜の膜厚以下であり、前記ゲート絶縁膜はＣＯ _２ を含むシリコン酸化膜からなり、前記シリコン酸化膜の赤外吸収スペクトルは、ＳｉＯ _２ に帰属する波数１０６０ｃｍ ^−１ 付近のピーク面積強度に対して、ＣＯ _２ に帰属する波数２３４０ｃｍ ^−１ 付近のピーク面積強度が８×１０ ^−４ 倍以上である、ことにある。

本発明に係るアクティブマトリクス基板は、絶縁基板上に多数のＴＦＴが縦横に設けられて成るものにおいて、前記ＴＦＴが本発明に係るＴＦＴである、ことを特徴とする。

本発明に係る電子機器は、アクティブマトリクス基板を含んで成るものにおいて、前記アクティブマトリクス基板が本発明に係るアクティブマトリクス基板である、ことを特徴とする。

本発明によれば、遮光膜と絶縁膜と半導体膜とを含む積層体の各層がシリコン又はシリコンを含む材料から成ることにより、各層を同じ成膜装置で連続的に形成できるとともに同じエッチング装置で一括してパターニングできるので、製造工程を大幅に簡略化できる。したがって、光リーク電流を抑制した高い耐光性を有するＴＦＴを低コストで実現できる。しかも、積層体の側面が膜厚方向での断面形状において左右対称でありかつ上方になるほど小さくなるようにテーパ状にパターニングされ、積層体の各層の膜厚の総和がゲート絶縁膜の膜厚以下かつ遮光膜と絶縁膜との膜厚の和が半導体膜の膜厚以下であることから、積層体周縁の段差がなだらになり、かつ段差の高さがゲート絶縁膜の膜厚以下になることにより、段差をゲート絶縁膜で完全に覆いやすくなるので、ゲート絶縁膜のステップカバレージを向上できる。これに加え、ゲート絶縁膜はＣＯ _２ を含むシリコン酸化膜からなり、そのシリコン酸化膜の赤外吸収スペクトルは、ＳｉＯ _２ に帰属する波数１０６０ｃｍ ^−１ 付近のピーク面積強度に対して、ＣＯ _２ に帰属する波数２３４０ｃｍ ^−１ 付近のピーク面積強度が８×１０ ^−４ 倍以上であることにより、ＴＦＴのゲート電極に電圧が長時間印加された場合の電気特性の変動を抑制する程度のＣＯ _２ が、シリコン酸化膜に含まれている。したがって、前述のＣＯ _２ が含まれるシリコン酸化膜をゲート絶縁膜に用いたＴＦＴは、動作信頼性が高いため、高いステップカバレッジ性能を示す。

図１は、本発明に係るＴＦＴの第一実施例を示す断面図である。以下、この図面に基づき説明する。

本実施例のＴＦＴ１００は、絶縁基板１０７としてのガラス基板上に形成された遮光膜１１３と、遮光膜１１３上に形成された絶縁膜１１２と、絶縁膜１１２上に形成された半導体膜１１１と、半導体膜１１１上に形成されたゲート絶縁膜１０４とを基本的に有する。遮光膜１１３、絶縁膜１１２及び半導体膜１１１の三層から成る積層体１００ａは、各層が同時にパターニングされている。そして、積層体１００ａの各層がシリコン又はシリコンを含む材料から成る。遮光膜１１３はａ−Ｓｉから成り、その膜厚は例えば１０ｎｍである。絶縁膜１１２はＳｉＯ_２から成り、その膜厚は例えば１０ｎｍである。半導体膜１１１はpoly−Ｓｉから成り、その膜厚は例えば５０ｎｍである。ゲート絶縁膜１０４はＳｉＯ_２から成る。

絶縁基板１０７側から照射された光は、半導体膜１１１へ向かう途中で遮光膜１１３によって遮られる。一方、絶縁膜１１２は、遮光膜１１３による半導体膜１１１への電気的な影響を防ぐ。その結果、遮光膜１１３及び絶縁膜１１２によってＴＦＴ１００の光リーク電流が抑制される。ここで、積層体１００ａの各層はシリコン又はシリコンを含む材料から成る。そのため、各層について例えば同じような成膜用ガスを使用することにより、各層を同じ成膜装置で連続的に形成することが容易になる。かつ、各層について例えば同じようなエッチング用ガスを使用することにより、同じエッチング装置で一括してパターニングすることが容易になる。したがって、各層を別々に成膜し別々にパターニングする場合に比べて、製造工程を大幅に簡略化できる。また、積層体１００ａの各層を同時にパターニングすると、積層体１００ａは膜厚方向での断面形状において左右対称となる側面を有する。各層を別々にパターニングすると、露光装置のアライメント精度レベルの位置ずれに起因して、積層体の膜厚方向での断面形状が左右非対称となる。

シリコンを含む材料は、シリコンを主成分とする材料としてもよい。シリコンを主成分とする材料とは、例えば酸化シリコン、窒化シリコン、シリサイドなどが挙げられる。シリサイドとは、金属とシリコンとから成る化合物であり。例えばＷＳｉ_２、ＭｏＳｉ_２、ＴｉＳｉ_２、ＴａＳｉ_２などの高融点金属シリサイドが挙げられる。

本実施例のように、半導体膜１１１及び遮光膜１１３はシリコンから成り、絶縁膜１１２は酸化シリコンから成るとしてもよい。この場合は、各層について同じような成膜用ガス（例えばシラン等）を使用することが容易であるので、各層を同じ成膜装置（例えばプラズマＣＶＤ装置等）で連続的に形成することがより容易になる。また、各層について同じようなエッチング用ガス（例えば四フッ化炭素等）を使用することが容易であるので、同じエッチング装置（例えばプラズマエッチング装置等）で一括してパターニングすることがより容易になる。

換言すると、遮光膜１１３をシリコン、絶縁膜１１２を酸化シリコン、半導体膜１１１をシリコンで構成すれば、成膜工程での成膜装置の共用化、すなわち一つの成膜装置での連続成膜が容易になり、エッチング時も半導体膜パターニング用のドライエッチング装置で一括して処理することが容易になる。

本実施例のように、半導体膜１１１はpoly−Ｓｉから成り、遮光膜１１３はａ−Ｓｉから成るとしてもよい。poly−Ｓｉはａ−Ｓｉよりもキャリア移動度が大きいのでＴＦＴの半導体膜１１１に適しており、ａ−Ｓｉはpoly−Ｓｉよりも光吸収率が良いので遮光膜１１３に適している。

また、積層体１００ａの各層の膜厚の総和は、ゲート絶縁膜１０４の膜厚以下とすることが望ましい。この場合は、積層体１００ａ周縁の段差の高さがゲート絶縁膜１０４の膜厚以下になることにより、その段差をゲート絶縁膜１０４で完全に覆いやすくなるので、ゲート絶縁膜１０４のステップカバレージを向上させることができる。

次に、本実施例のＴＦＴ１００について、更に詳しく説明する。以下、必要に応じて、各膜に括弧書きで材料名を併記する。

本実施例のＴＦＴ１００では、絶縁基板（ガラス）１０７上に、下地膜（ＳｉＮ）１０６、下地膜（ＳｉＯ_２）１０５、遮光膜（ａ−Ｓｉ）１１３、絶縁膜（ＳｉＯ_２）１１２を介して、半導体膜（poly−Ｓｉ）１１１が設けられている。半導体膜１１１は、図において左から、ソース領域１１１ａ、ＬＤＤ（Lightly Doped Drain）領域１１１ｂ、チャネル領域１１１ｃ、ＬＤＤ領域１１１ｄ、ドレイン領域１１１ｅとなっている。ソース領域１１１ａ及びドレイン領域１１１ｅは、一対の配線膜（Ｔｉ／Ａｌ）１０９に接続される一対の不純物領域である。チャネル領域１１１ｃは、ゲート電極（Ｃｒ／ｎ^＋）１１０直下に位置する。ＬＤＤ領域１１１ｂ，１１１ｄは、チャネル領域１１１ｃとソース領域１１１ａ及びドレイン領域１１１ｅとの間に形成される一対の低濃度不純物領域である。なお、ここでは、遮光膜１１３からゲート電極１１０までの構成をＴＦＴ１００と呼ぶことにする。

また、半導体膜１１１を覆うようにゲート絶縁膜１０４が設けられており、その上にゲート電極１１０及び層間絶縁膜（ＳｉＯ_２）１０３が設けられ、その上にコンタクトホール１０９ａを介して、ソース電極及びドレイン電極としての配線膜１０９が設けられている。更にその上に保護膜（ＳｉＮ）１０２及び平坦化膜１０１が設けられ、その上にコンタクトホール１０８ａを介して画素膜（ＩＴＯ）１０８が設けられている。画素膜１０８は、液晶ディスプレイの画素電極として機能する。

poly−Ｓｉ薄膜は、単結晶シリコンとは異なり多結晶粒界を有するので、ドレイン端に高電界が印加されるとその粒界に存在する欠陥を介してバンド間をリーク電流が流れる。そのため、poly−Ｓｉ薄膜から成るＴＦＴのオフリーク電流は、ドレイン−ゲート電圧に依存して増加する。そこで、ＬＤＤ構造を採用することにより、ドレイン端の電界を緩和して、オフリーク電流のドレイン−ゲート電圧依存性を解消している。

このようにして、ＴＦＴ１００の暗状態におけるオフリーク電流を低減することが可能である。しかし、半導体膜１１１に光が照射されるとその光量に応じてリーク電流が増加してしまう。本実施例では、半導体膜１１１下に絶縁膜１１２を介して遮光膜１１３を配しているため、遮光膜１１３による反射及び吸収により半導体膜１１１に到達する光量が低減されるため、遮光膜１１３の無い場合に比べて光オフリーク電流が低減する。

図２及び図３は、本発明に係るＴＦＴの製造方法の第一実施例を示す断面図である。以下、この図面に基づき説明する。なお、図１と同じ部分は同じ符号を付すことにより説明を省略する。

本実施例の製造方法は、図１のＴＦＴ１００を製造する方法であって、絶縁基板１０７上に積層体１００ａの各層を同一の成膜装置内で連続して形成した後、積層体１００ａの各層を同時にパターニングすることを特徴とする。

ここで、積層体１００ａは各層がシリコン又はシリコンを含む材料から成る。そのため、各層について例えば同じような成膜用ガス（例えばシラン等）を使用することにより、各層を同じ成膜装置（例えばプラズマＣＶＤ装置等）で連続的に形成することが容易になる。かつ、各層について例えば同じようなエッチング用ガス（例えば四フッ化炭素等）を使用することにより、同じエッチング装置（例えばプラズマエッチング装置等）で一括してパターニングすることが容易になる。したがって、各層を別々に成膜し別々にパターニングする場合に比べて、製造工程を大幅に簡略化できる。

次に、本実施例の製造方法について、更に詳しく説明する。

まず、図２［１］［２］に示すように、絶縁基板（ガラス）１０７を洗浄後、プラズマＣＶＤ（Chemical Vapor Deposition）装置を用いて絶縁基板１０７上に、下地膜（ＳｉＮ）１０６、下地膜（ＳｉＯ_２）１０５、遮光膜（ａ−Ｓｉ）１１３、絶縁膜（ＳｉＯ_２）１１２及びａ−Ｓｉ膜１１１ｆを連続して形成する。その表面に存在するａ−Ｓｉ膜１１１ｆは、結晶化工程において半導体膜（poly−Ｓｉ）１１１に変える。結晶化工程は、熱による固相成長法、エキシマレーザやＹＡＧ（Yttrium Aluminum Garnet）レーザを用いたレーザ結晶化法、又は触媒を用いた結晶成長法などを用いることができる。

続いて、図２［３］に示すように、結晶化工程完了後、フォトレジスト工程及びドライエッチング工程において、半導体膜１１１、絶縁膜１１２及び遮光膜１１３を一括してパターニングすることにより、積層体１００ａを得る。これらは全てシリコン系の材料であるため、ＣＦ_４と酸素との混合ガスを用いたドライエッチングを用いて連続して処理が可能である。

このように、成膜工程を単一の成膜装置で処理可能であるため、各層を別々に成膜する場合に必要な洗浄や搬送を省略できる。しかも、エッチング工程も単一のエッチング装置で処理可能であるため、各層を別々にエッチングする場合に必要な洗浄や搬送を省略できる。したがって、ＴＦＴ１００に耐光性を付与するための工程数の増加を、最小限にすることができる。

続いて、図３に示すように、半導体膜１１１において、配線膜（Ｔｉ／Ａｌ）１０９に接続される一対の不純物領域であるソース領域１１１ａ及びドレイン領域１１１ｅを、イオンドーピング法で形成する。また、ゲート電極１１０直下に位置するチャネル領域１１１ｃは、ゲート絶縁膜（ＳｉＯ_２）１０４と清浄な界面を構成すべく機能水や酸を用いて洗浄する。チャネル領域１１１ｃと一対のソース領域１１１ａ及びドレイン領域１１１ｅとの間の一対のＬＤＤ領域１１１ｂ，１１１ｄは、ゲート絶縁膜１０４及びゲート電極（Ｃｒ／ｎ^＋）１１０を形成後、自己整合的にイオン注入法で形成する。

続いて、層間絶縁膜（ＳｉＯ_２）１０３を形成後、上記不純物を電気的に活性化すべく電気炉の内部で熱処理を施す。続いて、コンタクトホール１０９ａを形成後、配線膜（Ｔｉ／Ａｌ）１０９を成膜及びパターニングする（図３［１］）。続いて、保護膜（ＳｉＮ）１０２でパッシベーションを施した上で、平坦化膜１０１を塗布し表面を平坦化する。更に、コンタクトホール１０８ａを介して画素膜（ＩＴＯ）１０８を設けることにより、画素電極を形成する（図３［２］）。

図４は、図１のＴＦＴに用いられるａ−Ｓｉ及びpoly−Ｓｉの光学特性を示す図表である。以下、図１及び図４に基づき説明する。

液晶ディスプレイに用いられるバックライトは白色光源であるため、４００〜７００ｎｍの波長の光がＴＦＴ１００に照射される。中でも短波長側の青及び緑に対応する光は、高エネルギであるため、poly−Ｓｉに光キャリアを励起しやすい。これに加え、短波長側ではpoly−Ｓｉの吸収係数も大きくなる。また、ＬＥＤ（Light Emitting Diode）バックライトの場合は、４５０ｎｍ及び５５０ｎｍ程度の波長に光強度のピークがあるものが多い。したがって、４００ｎｍ〜５００ｎｍの波長に対して遮光性能を高めることが有効である。

一方、生産性及びコストの観点から、遮光膜１１３や絶縁膜１１２は、薄い方が望ましい。厚い方が遮光性能を上げられることは明らかであるが、できるだけ薄い膜で必要な遮光性能が得られれば、成膜工程やエッチング工程の短縮を図れるからである。

図４によれば、波長が４５０ｎｍ付近の光に対して透過する光量を半減するには、ａ−Ｓｉ薄膜であれば１０ｎｍ〜２０ｎｍ、poly−Ｓｉ薄膜であれば５０ｎｍ以上の膜厚がそれぞれ必要である。

また、遮光膜１１３、絶縁膜１１２及び半導体膜１１３の厚さの総和が大きくなると、ゲート絶縁膜１０４のステップカバレッジ（段差被覆性）の性能が要求されてくる。ステップカバレッジが脆弱であると、ゲート絶縁膜１０４を介したゲートリーク電流が生じやすくなるため、本質的なトランジスタ動作に支障をきたすからである。したがって、図４に示すように、poly−Ｓｉに比べて薄くても高い遮光性能が得られるａ−Ｓｉを、遮光膜１１３に用いることが望ましい。

ａ−Ｓｉであっても、その上のpoly−Ｓｉ膜の結晶化時に、同時に結晶化される可能性がある。そこで、例えば固相成長法を用いる場合であれば、結晶核発生までのインキュベーションタイムが十分長くなるように、poly−Ｓｉ化したいａ−Ｓｉ薄膜よりも予め非晶質性を高めておく、又は結晶化が阻害されるように不純物濃度を高めておくといった方法をとることが好ましい。一方、エキシマレーザアニールのような光による結晶化過程を利用する場合は、短波長光を用いることにより遮光膜のａ−Ｓｉまで光が到達しないようにする、又は絶縁膜１１２の熱伝導率を低く抑える等によって、加熱されないようにしてａ−Ｓｉの状態を保つことが望ましい。

また、polyｉ−Ｓｉ膜を遮光膜１１３として用いることもできる。poly−Ｓｉ薄膜はａ−Ｓｉ薄膜に比べ短波長での透光性が高いため、例えば、その厚さを５０ｎｍとして、絶縁膜１１２を１０ｎｍとする。このときの遮光膜１１３は、予めpoly−Ｓｉ膜を堆積して形成してもよいし、ａ−Ｓｉを堆積した後に半導体膜１１１の結晶化時と同時に多結晶化してもよい。後者の場合の絶縁膜１１２は、熱伝導を良好にするために、絶縁性を保てる限り薄い方が望ましい。

図５は図１のＴＦＴのＶｇ−Ｉｄ特性を示すグラフであり、図５［１］がｎチャネルＴＦＴ、図５［２］がｐチャネルＴＦＴである。以下、図１及び図５に基づき説明する。

絶縁基板１０７上に、下地膜（ＳｉＮ）１０６を５０ｎｍ、下地膜（ＳｉＯ_２）１０５を１００ｎｍ、遮光膜１１３としてａ−Ｓｉ膜を２０ｎｍ、絶縁膜１１２としてＳｉＯ_２膜を３０ｎｍ、半導体膜１１１としてpolyｉ−Ｓｉ膜を５０ｎｍ、その他各層を形成して、ＴＦＴ１００を製造した。本実施例の遮光構造を有するＴＦＴ（Ａ２）（Ｂ２）は、比較例としての遮光構造を採らないＴＦＴ（Ａ１）（Ｂ１）に比べ、大幅に光リーク電流が減少した。これらの本実施例のＴＦＴ（Ａ２）（Ｂ２）を用いた液晶ディスプレイでは、縦クロストーク量を３％から１％に低減できた。

図６は、本発明に係るＴＦＴの第二実施例を示す断面図である。以下、図１及び図６に基づき説明する。なお、図６において、図１と同じ部分は、図示を省略することにより又は同じ符号を付すことにより説明を省略する。

図１の積層体１００ａは、各層が同時にパターニングされているので、積層体１００ａ周縁の段差は各層を個別にパターニングする場合に比べて大きくなる。そこで、積層体１００ａ周縁の段差をテーパ状又は階段状になだらかにすることにより、ゲート絶縁膜１０４のステップカバレージを向上させることができる。なお、テーパ状又は階段状には、テーパ状と階段状とを組み合わせた形状も含まれる。

遮光膜１１３、絶縁膜１１２及び半導体膜１１１を含む積層体１００ａは、半導体膜１１１と同時にパターニングされる。これらの膜厚はゲート絶縁膜１０４で十分被覆できる厚さとする。ＴＦＴ１００の特性すなわちオン電流やしきい値電圧は、半導体膜１１１の材料及び膜質はもとより、ゲート絶縁膜１０４の膜質及び膜厚で決定される。ＴＦＴ１００の高性能化要求に伴いゲート絶縁膜１０４の薄膜化が進むため、その要求にも応えるためにはステップカバレッジを保つ工夫が必要であり、下層から上層に向かってテーパ形状又は階段状とすることで、ステップカバレッジの向上が実現する。

すなわち、図６［１］の積層体１００ａ’は、膜厚方向での断面形状が上方になるほど小さくなるようにテーパ状にパターニングされている。図６［２］の積層体１００ａ''は、膜厚方向での断面形状が上方になるほど小さくなるように階段状にパターニングされている。これにより、ゲート絶縁膜１０４の薄膜化が進んだ場合においても十分なステップカバレッジを実現することができる。

また、遮光膜１１３の膜厚は半導体膜１１１の膜厚と同等かそれよりも薄いことが望ましく、遮光膜１１３と絶縁膜１１２との膜厚の和は半導体膜１１１の膜厚と同等かそれよりも薄いことが望ましい。また、遮光膜１１３、絶縁膜１１２と半導体膜１１１の膜厚の総和はゲート絶縁膜１０４の膜厚と同等かそれよりも薄くすることで、十分なステップカバレッジを得ることが可能になる。図６における遮光膜１１３’，１１３''、絶縁膜１１２’，１１２''及び半導体膜１１１’，１１１''についても同様である。

テーパ形状については、各層の膜種及びエッチング条件によって各層のテーパ角が決まるため、各層が同一のテーパ角を有した直線状となることもあるし、各層ごとに角度が変わることもある。更に本実施例では、膜種と形状（階段状、テーパー状）を組み合わせて図示しているが、この組み合わせに限るものではなく、また遮光膜、絶縁膜及び半導体膜の膜厚の総和はゲート絶縁膜の膜厚と同等かそれよりも薄くするとともに、上記のような形状の工夫を加えることで、更に信頼性の高い半導体装置を実現できる。

次に、図６［１］のテーパ状の積層体１００ａ’の製造方法について説明する。遮光膜１１３’がａ−Ｓｉ、絶縁膜１１２’がＳｉＯ_２、半導体膜１１１’がpolyｉ−Ｓｉであるとする。そして、半導体膜１１１’上に所定形状のフォトレジスト膜を形成し、四フッ化炭素と酸素との混合ガスを用いてプラズマエッチングを行う。一般に、四フッ化炭素の割合が多いほどＳｉＯ_２のエッチングレートが大きくなり、逆に酸素の割合が多いほどよＳｉのエッチングレートが大きくなる。したがって、四フッ化炭素と酸素との混合比を最適化することによって、ＳｉＯ_２とＳｉとのエッチングレートをほぼ等しくすることができる。この最適な条件でプラズマエッチングを行うと、等方性エッチングによって図示するようなテーパ状の積層体１００ａ’が得られる。このように、本実施例では、遮光膜１１３’、絶縁膜１１２’及び半導体膜１１１’がシリコン又はシリコンを含む材料から成るので、これら三層全体についてテーパ状のエッチングが容易である。

次に、図６［２］の階段状の積層体１００ａ''の製造方法について説明する。遮光膜１１３''がａ−Ｓｉ、絶縁膜１１２''がＳｉＯ_２、半導体膜１１１''がpolyｉ−Ｓｉであるとする。そして、半導体膜１１１''上に所定形状のフォトレジスト膜を形成し、四フッ化炭素と酸素との混合ガスを用いてプラズマエッチングを行う。一般に、四フッ化炭素の割合が多いほどＳｉＯ_２のエッチングレートが大きくなり、逆に酸素の割合が多いほどよＳｉのエッチングレートが大きくなる。また、フォトレジスト膜は、エッチングの進行につれて膜厚が減少するとともにその周縁が欠けてくる。したがって、最初にＳｉＯ_２よりもＳｉを早くエッチングする条件にするとともに、フォトレジスト膜周縁の後退を利用すると、半導体膜１１１''が後退して絶縁膜１１２''の平らな面が現れる。続いて、ＳｉよりもＳｉＯ_２を早くエッチングする条件に変えると、絶縁膜１１２''が後退して遮光膜１１３''の平らな面が現れる。これにより、図示するような階段状の積層体１００ａ''が得られる。このように、本実施例では、遮光膜１１３''、絶縁膜１１２''及び半導体膜１１１''がシリコン又はシリコンを含む材料から成るので、これら三層全体について階段状のエッチングが容易である。

次に、本発明に係るＴＦＴの製造方法の第二実施例について、図２及び図３に基づき説明をする。本実施例では、第一実施例よりも更に具体的に数値等を用いて説明する。

まず、絶縁基板（ガラス）１０７上に下地膜（ＳｉＯ_２）１０５として、シリコン酸化膜を１５０ｎｍ形成する（図２［１］）。なお、本実施例では、下地膜（ＳｉＮ）１０６は省略している。

そして、下地膜１０５の上に遮光膜１１３となるａ−Ｓｉ膜を３０ｎｍ形成する。更に、絶縁膜１１２となるシリコン酸化膜を２０ｎｍ、半導体膜１１１となるａ−Ｓｉ膜を３０ｎｍ形成する（図２［２］）。これらは、各層がシリコン又はシリコンを含む材料から成るので、例えばプラズマＣＶＤ装置を用いてシラン等のガスを原料として連続的に形成することができる。このとき、しきい値電圧Ｖｔｈの制御を目的として、微量（例えば１×１０^１２ｃｍ^−２程度の濃度）のボロンやリンといった不純物を成膜時に混入させたり、又は成膜後にイオンドーピング法やイオン注入法によって当該不純物を導入したりする。更に、ａ−Ｓｉ膜にエキシマレーザ等を照射して、特性の優れたpoly−Ｓｉ膜を形成する。半導体膜１１１として機能するpoly−Ｓｉ膜は、体積の小さい方が光キャリアの生成が抑制されるため薄い方が望ましい。

なお、遮光膜１１３としては前述したようにシリサイドを用いてもよい。このとき、例えばＷＳｉ_２であれば、六フッ化タングステンとシランとの混合ガスを用いることにより、プラズマＣＶＤ装置によって他の膜とともに連続的に形成することができる。

続いて、poly−Ｓｉ膜とその下に存在するシリコン酸化膜及びａ−Ｓｉ膜を、リソグラフィとドライエッチングとによって所望の形状にパターニングする（図２［３］）。このとき、ＣＦ_４／Ｏ_２ガスを用いて流量１８０ｓｃｃｍ／１００ｓｃｃｍ、ガス圧力３０Ｐａ、放電電力５００Ｗでpoly−Ｓｉ膜のパターニングし、その後、ガス種及び流量ＣＦ_４／Ｏ_２＝１２０ｓｃｃｍ／３０ｓｃｃｍ、ガス圧力１０Ｐａ、放電電力２０００Ｗ、又はガス種及び流量ＣＨＦ_３／ＣＯ＝１２０ｓｃｃｍ／３０ｓｃｃｍ、ガス圧力２Ｐａ、放電電力２０００Ｗ、でその下の層をエッチングする。

ゲート絶縁膜１０４はシリコン酸化膜をプラズマＣＶＤ法で形成する。このとき、絶縁基板（ガラス）１０７が大きく変形する温度よりも低い温度である６００℃以下で実施する。この際、テトラエトキシシラン（以下「ＴＥＯＳ」という。）のようにエトキシ基を持つ有機シランと少なくとも酸素ガスとを含む混合ガスを、材料ガスとして用いる。

ゲート絶縁膜１０４の形成時は、プラズマＣＶＤ装置のＲＦパワー密度を制御することにより、ＴＥＯＳ等の有機シランの分解を促進することができる。更に、その形成時の有機シランと酸素ガスとの流量比を制御すると、分解された有機シランとの反応に必要な酸素を含む中間生成物を十分供給することができる。そのため、形成時のＲＦパワー密度を０．６９０〜１．５５３Ｗ／ｃｍ^２とし、形成時の酸素ガスの流量（Ｆ０）と有機シランの流量（Ｆ１）との比（Ｆ０／Ｆ１）を５０〜５００とし、これらを同時に制御することが好ましい。これらのＲＦパワー密度及びガス流量比の範囲で制御することによって、ＴＥＯＳ等の有機シランを十分に分解することができるので、形成したシリコン酸化膜中のＣＯ_２やＨ_２Ｏの含有量を制御することが容易となる。

また、ゲート絶縁膜１０４の形成時は、その形成条件を同一にしてゲート絶縁膜１０４全体を形成することが好ましい。形成条件が同一ではなく、二段階以上に分割した場合、一様な膜質のゲート絶縁膜１０４が得られないため、電気特性の変動が小さいＴＦＴを得ることができない場合がある。また、素子間のばらつきが大きくなる可能性も高くなる。

続いて、ゲート絶縁膜１０４上にゲート電極（Ｃｒ／ｎ^＋）１１０となるゲート電極膜を形成する。このゲート電極膜には、スパッタリング法で成膜した金属膜や、ＣＶＤ法等で成膜をした不純物が混入されたシリコン膜、又はそれらの積層膜を用いる。ここでいう不純物とはボロンやリンであり、これらはしきい値を制御するために濃度及び種類を変えて混入させる。そして、このゲート電極膜上にフォトレジストパターンを形成後、ドライエッチングやウェットエッチング、又はその両方を用いてゲート電極１１０を形成する。

続いて、ソース領域１１１ａ及びドレイン領域１１１ｅを形成するために、フォトレジストパターンをこれらの上に形成した後、このフォトレジストパターンをマスクとして、高濃度な不純物をイオンドーピング法又はイオン注入法を用いて導入する。この不純物は、ｐチャネルＴＦＴを形成する場合はボロン、ｎチャネルＴＦＴを形成する場合はリンを用いる。その後、そのフォトレジストパターンを剥離する。

更に、ＬＤＤ領域１１１ｂ，１１１ｄを形成するために、ゲート電極１１０をマスクとして、ソース領域１１１ａ及びドレイン領域１１１よりも低濃度になるように、不純物を導入する。この不純物は、ｐチャネルＴＦＴを形成する場合はボロン、ｎチャネルＴＦＴを形成する場合はリンを用いる。なお、本実施例では、ソース領域１１１ａ及びドレイン領域１１１ｅを、ゲート電極１１０を形成した後に形成する例を示したが、ゲート電極１１０を形成する以前に行っても効果は同じである。

続いて、プラズマＣＶＤ法等を用いて、層間絶縁膜１０３として、シリコン酸化膜若しくはシリコン窒化膜又はこれらの積層膜を形成する。続いて、比較的高い温度（例えば３００℃以上）で不純物の活性化をするための熱処理を炉で行う。この不純物の活性化では、エキシマレーザを照射する方法を用いても良い。

この後、リソグラフィと、ドライエッチングやウェットエッチング、又はその両方とを用いることによってソース領域１１１ａ及びドレイン領域１１１ｅ並びにゲート電極１１０上にコンタクトホール１０９，…を形成する。

続いて、スパッタリング法で、ソース領域１１１ａ、ドレイン領域１１１ｅ及びゲート電極１１０とコンタクトを得るための金属膜を形成する。更に、リソグラフィと、ドライエッチングやウェットエッチング又はその両方と、を用いてパターニングすることによって、配線膜（Ｔｉ／Ａｌ）１０９を形成する（図３［１］）。

これにより、ＴＦＴ１００の基本的な構成が完成する。場合によっては、poly−Ｓｉ膜や、poly−Ｓｉ膜とゲート絶縁膜との界面に、存在するダングリングボンドを水素で終端するために、水素プラズマ処理が施される。水素プラズマ処理は、最終の段階で施しても良いが、不純物の活性化のための熱処理の後でも施しても良い。

その後、ＴＦＴ１００の用途によって、この上に別の電極膜、パッシベーション膜、層間絶縁膜、平坦化膜、容量絶縁膜等が適宜形成される（図３［２］）。また、本発明に係るアクティブマトリックス基板は、本発明に係るＴＦＴを所望の位置に配置するように上記のような工程を経ることにより形成することができる。

次に、本発明に係るＴＦＴの第三実施例について、図１に基づき説明をする。

本発明では、ゲート絶縁膜１０４が被覆する段差は半導体膜１１１のみを被覆する場合に比べ大きいため、ゲート絶縁膜１０４に高い絶縁性能が求められる。

ゲート絶縁膜１０４としてのシリコン酸化膜の形成時にＴＥＯＳ等の有機シランを用いた場合、シリコン酸化膜中には、有機シランの不十分な分解で残ったカーボンを含む中間生成物が含まれる。また、プラズマＣＶＤ法や減圧ＣＶＤ法といった化学的気相成長法でシリコン酸化膜を形成した場合、シリコン酸化膜中にはＨ_２Ｏが比較的に多く含まれる。これらの物質がＴＦＴ１００のゲート絶縁膜１０４中に多く存在すると、ＴＦＴ１００の動作信頼性は劣化してしまう。そこで、ＴＦＴ１００に、ＣＯ_２が含まれるゲート絶縁膜１０４を適用することで、ＴＦＴ１００の動作信頼性を改善することができる。

現時点においては、この原因は未だ十分に理解されていないが、次のように推定している。シリコン酸化膜中のポア（細孔）部分には、Ｈ_２Ｏや、有機シランの不十分な分解で残ったカーボンを含む中間生成物が取り込まれやすい。このシリコン酸化膜中のポア部分にＣＯ_２が吸着されると、前述のＨ_２Ｏや中間生成物のシリコン酸化膜中の含有量を減らすことができる。

更にＣＯ_２は安定な化合物であるので、ＣＯ_２が含まれるシリコン酸化膜をゲート絶縁膜１０４に用いた場合、ＴＦＴ１００の動作中に発生するホットキャリアによる影響を受けにくく、これによりＴＦＴ１００の電気特性の変動を抑制することができるのである。特に、ＴＦＴ１００の動作中にゲート絶縁膜１０４に注入されるキャリア（電荷）は、poly−Ｓｉ膜の近傍に注入されるため、poly−Ｓｉ膜の近傍に位置するゲート絶縁膜１０４の特性に大きく影響する。そのため、ＣＯ_２は、poly−Ｓｉ膜の近傍、つまり、ゲート絶縁膜１０４の膜厚の１０％程度の領域であってpoly−Ｓｉ膜に接する側に存在することが望ましい。

シリコン酸化膜の赤外吸収スペクトルには、波数１０６０ｃｍ^−１付近にＳｉ−Ｏに帰属する大きなピークが観測される。シリコン酸化膜にＣＯ_２が含まれる場合、その赤外吸収スペクトルには、波数２３４０ｃｍ^−１付近にピークが観測される。この赤外吸収スペクトルの波数１０６０ｃｍ^−１付近のピーク面積強度に対して、前述の波数２３４０ｃｍ^−１付近のピーク面積強度が８×１０^−４倍以上である場合、ＴＦＴ１００のゲート電極１１０に電圧が長時間印加された場合の電気特性の変動を抑制する程度のＣＯ_２が、シリコン酸化膜に含まれていることになる。

更に、ゲート絶縁膜１０４として、poly−Ｓｉ膜の近傍のシリコン酸化膜に含まれるＨ_２Ｏが９×１０^２０個／ｃｃ以下であると、電圧が長時間印加された場合のＴＦＴ１００の電気特性の変動を抑制できるだけではなく、Ｈ_２Ｏが起因するＴＦＴ１００の電気特性のばらつき、例えば、基板間のしきい値電圧Ｖｔｈのばらつきも抑制される。

前述のＣＯ_２が含まれるシリコン酸化膜をゲート絶縁膜１０４に用いたＴＦＴ１００は、動作信頼性が高いため、高いステップカバレッジ性能を示す。そのため、ＴＦＴ１００を搭載したアクティブマトリックス基板は、高い動作信頼性を有する。

図７は、本発明に係るアクティブマトリックス基板の第一実施例を示す斜視図である。以下、この図面に基づき説明する。

本実施例のアクティブマトリクス基板２１は、絶縁基板１０７上に多数のＴＦＴ１００（その一部を図中に黒点で示す。）が縦横に設けられて成る。ＴＦＴ１００は、上記各実施例において開示したＴＦＴのいずれでもよい。ＴＦＴ１００を用いたことにより、安価で耐光性に優れたアクティブマトリクス基板２１を得ることができる。

更に詳しく説明する。本実施例は、アクティブマトリックス基板２１を液晶ディスプレイパネル３１に応用した例である。分解して示された液晶ディスプレイパネル３１において、相互に隔離してかつ平行に配置されたアクティブマトリックス基板２１（ＴＦＴ基板とも呼ばれる。）及び対向基板２６が設けられている。また、アクティブマトリックス基板２１と対向基板２６との間には液晶層２５が設けられている。そして、アクティブマトリックス基板２１においては、絶縁基板１０７の対向基板２６に対向する側に、画素回路２２、データ回路２３及び走査回路２４が形成されている。

本実施例によれば、液晶ディスプレイパネル３１は、光リーク電流を低減したＴＦＴ１００を有するため、高輝度バックライトを用いても安定して動作させることができる。このため、液晶ディスプレイパネル３１の表示性能が高まる。

図８は、本発明に係る電子機器の第一実施例を示す斜視図である。以下、この図面に基づき説明する。

本実施例の電子機器としての携帯電話機３３は、図７のアクティブマトリクス基板２１を含んで成る。図７のアクティブマトリクス基板２１を用いたことにより、安価で耐光性に優れた携帯電話機３３を得ることができる。

更に詳しく説明する。携帯電話３３には筐体３２が設けられており、筐体３２に表示部として液晶ディスプレイパネル３１が搭載されている。液晶ディスプレイパネル３１は、前述の各実施例のＴＦＴのいずれかを含むアクティブマトリックス基板が用いられている。

本実施例によれば、液晶ディスプレイパネル３１に含まれるＴＦＴの光リーク電流が抑制されているために、携帯電話機３３を外光下で使用できるような高輝度バックライトを用いても、液晶ディスプレイパネル３１の動作が不安定になる現象を抑制することができる。このため、ユーザは携帯電話機３３の高い表示品質を享受することができる。

なお、本発明は、言うまでもなく、上記各実施例に限定されるものではない。例えば本発明に係る電子機器は、携帯電話機に限定されず、例えば、パーソナルコンピュータ、ＰＤＡ（Personal Digital Assistance）、デジタルビデオ等であってもよい。

本発明に係るＴＦＴの第一及び第三実施例を示す断面図である。 本発明に係るＴＦＴの製造方法の第一及び第二実施例を示す断面図（その１）であり、図２［１］〜図２［３］の順に工程が進行する。 本発明に係るＴＦＴの製造方法の第一及び第二実施例を示す断面図（その２）であり、図３［１］、図３［２］の順に工程が進行する。 図１のＴＦＴに用いられるａ−Ｓｉ及びpoly−Ｓｉの光学特性を示す図表であり、図４［１］がａ−Ｓｉ、図４［２］がpoly−Ｓｉである。 図１のＴＦＴのＶｇ−Ｉｄ特性を示すグラフであり、図５［１］がｎチャネルＴＦＴ、図５［２］がｐチャネルＴＦＴである。 本発明に係るＴＦＴの第二実施例を示す断面図であり、図６［１］がテーパ状の一例、図６［２］が階段状の一例である。 本発明に係るアクティブマトリックス基板の第一実施例を示す斜視図である。 本発明に係る電子機器の第一実施例を示す斜視図である。 特許文献１のＴＦＴを示す断面図である。

符号の説明

１００ ＴＦＴ
１００ａ 積層体
１０４ ゲート絶縁膜
１０７ 絶縁基板
１１１，１１１’，１１１'' 半導体膜
１１２，１１２’，１１２'' 絶縁膜
１１３，１１３’，１１３'' 遮光膜
２１ アクティブマトリクス基板
３３ 携帯電話機

Claims (8)

1. 絶縁基板上に形成された遮光膜と、この遮光膜上に形成された絶縁膜と、この絶縁膜上に形成された半導体膜と、この半導体膜上に形成されたゲート絶縁膜とを有し、前記遮光膜、前記絶縁膜及び前記半導体膜を含む複数層から成る積層体の各層が同時にパターニングされている、薄膜トランジスタにおいて、
   前記積層体の各層がシリコン又はシリコンを含む材料から成り、
   前記積層体は、膜厚方向での断面形状において左右対称となる側面であって、膜厚方向での断面形状が上方になるほど小さくなるようにテーパ状にパターニングされた側面を有し、
   前記各層の膜厚の総和は、前記ゲート絶縁膜の膜厚以下であり、
   前記遮光膜と前記絶縁膜との膜厚の和は、前記半導体膜の膜厚以下であり、
   前記ゲート絶縁膜はＣＯ _２ を含むシリコン酸化膜からなり、
   前記シリコン酸化膜の赤外吸収スペクトルは、ＳｉＯ _２ に帰属する波数１０６０ｃｍ ^−１ 付近のピーク面積強度に対して、ＣＯ _２ に帰属する波数２３４０ｃｍ ^−１ 付近のピーク面積強度が８×１０ ^−４ 倍以上である、
   ことを特徴とする薄膜トランジスタ。
2. 前記積層体は、膜厚方向での断面形状が上方になるほど小さくなるようにテーパ状かつ階段状にパターニングされた側面を有する、
   ことを特徴とする請求項１記載の薄膜トランジスタ。
3. 前記シリコンを含む材料はシリコンを主成分とする材料である、
   ことを特徴とする請求項１又は２記載の薄膜トランジスタ。
4. 前記半導体膜及び前記遮光膜はシリコンから成り、前記絶縁膜は酸化シリコンから成る、
   ことを特徴とする請求項３に記載の薄膜トランジスタ。
5. 前記半導体膜は多結晶シリコンから成り、前記遮光膜はアモルファスシリコンから成る、
   ことを特徴とする請求項４記載の薄膜トランジスタ。
6. 請求項１乃至５のいずれか一項に記載の薄膜トランジスタを製造する方法であって、
   前記絶縁基板上に前記積層体の各層を同一の成膜装置内で連続して形成した後、当該積層体の各層を同時にパターニングする、
   ことを特徴とする薄膜トランジスタの製造方法。
7. 絶縁基板上に多数の薄膜トランジスタが縦横に設けられて成るアクティブマトリクス基板において、
   前記薄膜トランジスタが請求項１乃至５のいずれか一項に記載の薄膜トランジスタである、
   ことを特徴とするアクティブマトリクス基板。
8. アクティブマトリクス基板を含んで成る電子機器において、
   前記アクティブマトリクス基板が請求項７記載のアクティブマトリクス基板である、
   ことを特徴とする電子機器。

Images