KR101117727B1 - 유기 발광 디스플레이 장치 및 그 제조 방법 - Google Patents

유기 발광 디스플레이 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101117727B1
KR101117727B1 KR1020090125683A KR20090125683A KR101117727B1 KR 101117727 B1 KR101117727 B1 KR 101117727B1 KR 1020090125683 A KR1020090125683 A KR 1020090125683A KR 20090125683 A KR20090125683 A KR 20090125683A KR 101117727 B1 KR101117727 B1 KR 101117727B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
light emitting
oxide
organic light
Prior art date
Application number
KR1020090125683A
Other languages
English (en)
Other versions
KR20110068631A (ko
Inventor
안태경
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090125683A priority Critical patent/KR101117727B1/ko
Priority to TW099134657A priority patent/TWI597835B/zh
Priority to US12/944,619 priority patent/US8710503B2/en
Publication of KR20110068631A publication Critical patent/KR20110068631A/ko
Application granted granted Critical
Publication of KR101117727B1 publication Critical patent/KR101117727B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02153—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing titanium, e.g. TiSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 외부로부터의 수분이나 산소 등의 침투를 방지하고 대형 표시장치에의 적용이 용이하며 양산성이 뛰어난 유기 발광 디스플레이 장치 및 그 제조 방법을 제공하기 위한 것으로, 게이트 전극, 상기 게이트 전극과 절연된 활성층, 상기 게이트 전극과 절연되고 상기 활성층에 콘택되는 소스 및 드레인 전극, 및 상기 소스 전극 및 드레인 전극과 상기 활성층의 사이에 개재된 절연층을 포함하는 박막 트랜지스터; 및 상기 박막 트랜지스터에 전기적으로 연결된 유기 발광 소자;를 포함하고, 상기 절연층은, 상기 활성층에 접하는 제1 절연층; 및 상기 제1 절연층 상에 구비된 제2 절연층을 포함하는 유기 발광 디스플레이 장치 및 그 제조 방법에 관한 것이다.

Description

유기 발광 디스플레이 장치 및 그 제조 방법{Organic light emitting display and manufacturing method thereof}
본 발명은 유기 발광 디스플레이 장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 박막 트랜지스터를 구비한 유기 발광 디스플레이 장치 및 그 제조 방법에 관한 것이다.
액티브 매트릭스형 유기 발광 디스플레이 장치는 각 화소마다 박막 트랜지스터와 이에 연결된 유기 발광 소자를 포함한다.
상기 박막 트랜지스터의 활성층은 비정질 실리콘이나 폴리 실리콘으로 만들어지는 데, 이 외에도 최근에는 산화물 반도체로도 형성하려는 시도가 있다.
그런데 상기 산화물 반도체는 외부로부터의 수분이나 산소 등의 침투에 의하여 문턱전압, S-factor등의 성질이 쉽게 변한다. 또한 이러한 수분이나 산소 등에 의한 문턱전압 변화의 문제는 박막 트랜지스터의 구동 중에 게이트 전극의 DC bias에 의하여 한층 가속되어서, 실제로 DC stability가 산화물 반도체의 사용에 가장 큰 문제점으로 대두되고 있는 상황이다.
산화물 반도체에 수분 또는 산소에 대한 배리어 특성을 강화시키기 위하여 AlOx 또는 TiN 등의 막을 적용시키기도 하나, 이들 막은 reactive sputtering법이나 atomic layer deposition (ALD) 법으로 제작되어야 하기 때문에, 대형기판에의 적용이 어렵다. 또한, 양산성도 매우 떨어진다.
본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 외부로부터의 수분이나 산소 등의 침투를 방지할 수 있는 박막 트랜지스터를 갖춘 유기 발광 디스플레이 장치 및 그 제조 방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 대형 표시장치에의 적용이 용이하고 양산성이 뛰어난 유기 발광 디스플레이 장치 및 그 제조 방법을 제공하기 위한 것이다.
본 발명은, 게이트 전극, 상기 게이트 전극과 절연된 활성층, 상기 게이트 전극과 절연되고 상기 활성층에 콘택되는 소스 및 드레인 전극, 및 상기 소스 전극 및 드레인 전극과 상기 활성층의 사이에 개재된 절연층을 포함하는 박막 트랜지스터; 및 상기 박막 트랜지스터에 전기적으로 연결된 유기 발광 소자;를 포함하고, 상기 절연층은, 상기 활성층에 접하는 제1 절연층; 및 상기 제1 절연층 상에 구비된 제2 절연층을 포함하는 유기 발광 디스플레이 장치를 제공한다.
본 발명에 있어서, 상기 제1 절연층은 실리콘 옥사이드(SiOx)를 포함할 수 있다.
여기서, 상기 제1 절연층은 250℃ 이하에서 성막될 수 있다.
본 발명에 있어서, 상기 제2 절연층은 실리콘 옥사이드(SiOx)를 포함할 수 있다.
여기서, 상기 제2 절연층은 300℃ 이상에서 성막될 수 있다. 본 발명에 있어서, 수 있다.
본 발명에 있어서, 상기 제2 절연층은 실리콘 나이트라이드(SiNx), 금속 산화물 및 금속 질화물 중 하나 이상을 포함할 수 있다.
여기서, 상기 금속 산화물 및 금속 질화물은 알루미늄-옥사이드, 알루미늄-나이트라이드, 티타늄-옥사이드 또는 티타늄-나이트라이드를 포함할 수 있다.
본 발명에 있어서, 상기 제2 절연층은 상기 제1 절연층에 비하여 상대적으로 밀도가 높도록 형성될 수 있다.
본 발명에 있어서, 상기 제2 절연층은 상기 제1 절연층에 비하여 상대적으로 고온에서 형성될 수 있다.
본 발명에 있어서, 상기 활성층은 산화물 반도체로 구비될 수 있다.
다른 측면에 관한 본 발명은, 기판상에 게이트 전극을 형성하는 단계; 상기 기판상에 상기 게이트 전극을 덮는 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 활성층을 형성하는 단계; 상기 활성층의 적어도 채널 영역을 덮는 절연층을 형성하는 단계; 상기 절연층 상에 상기 활성층과 콘택되는 소스 및 드레인 전극을 형성하는 단계; 및 상기 소스 및 드레인 전극 중 하나와 전기적으로 연결된 유기 발광 소자를 형성하는 단계;를 포함하고, 상기 절연층을 형성하는 단계는, 상기 활성층의 적어도 채널 영역을 덮는 제1 절연층을 형성하는 단계; 및 상기 제1 절연층을 덮는 제2 절연층을 형성하는 단계를 포함하는 유기 발광 디스플레이 장치의 제조 방법을 제공한다.
본 발명에 있어서, 상기 제1 절연층을 형성하는 단계는, 250℃이하에서 상기 활성층 상에 실리콘 옥사이드(SiOx)를 성막할 수 있다.
본 발명에 있어서, 상기 제2 절연층을 형성하는 단계는, 300℃이상에서 상기 제1 절연층 상에 실리콘 옥사이드(SiOx)를 성막할 수 있다.
본 발명에 있어서, 상기 제2 절연층은 실리콘 나이트라이드(SiNx), 금속 산화물 및 금속 질화물 중 하나 이상을 포함할 수 있다.
여기서, 상기 금속 산화물 및 금속 질화물은 알루미늄-옥사이드, 알루미늄-나이트라이드, 티타늄-옥사이드 또는 티타늄-나이트라이드를 포함할 수 있다.
본 발명에 있어서, 상기 제2 절연층은 상기 제1 절연층에 비하여 상대적으로 밀도가 높도록 형성될 수 있다.
본 발명에 있어서, 상기 제2 절연층은 상기 제1 절연층에 비하여 상대적으로 고온에서 형성될 수 있다.
본 발명에 있어서, 상기 활성층은 산화물 반도체로 구비될 수 있다.
상기와 같은 본 발명에 의하면, 상기 절연층이 활성층에 대한 배리어 효과를 더욱 높여줄 수 있고, 이에 따라 수분이나 산소로부터 활성층을 충분히 보호해줄 수 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 한 바람직한 실시예를 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 바람직한 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 1을 참조하면 기판(1) 상에 박막 트랜지스터(2)와 유기 발광 소자(3)가 구비된다. 도 1은 유기 발광 디스플레이 장치의 일 화소의 일부를 도시한 것으로, 본 발명의 유기 발광 디스플레이 장치는 이러한 화소가 복수 개 존재한다.
상기 박막 트랜지스터(2)는 기판(1) 상에 형성된 게이트 전극(21)과, 이 게이트 전극(21)을 덮는 게이트 절연층(22)과, 게이트 절연층(22) 상에 형성된 활성층(23)과, 활성층(23)을 덮도록 게이트 절연층(22) 상에 형성된 절연층(24)과, 절연층(24) 상에 형성되어 활성층(23)과 컨택 되는 소스 전극(25) 및 드레인 전극(26)을 포함한다. 도 1에는 바텀 게이트(bottom gate) 구조의 박막 트랜지스터(2)를 예시하였으나, 본 발명의 권리범위는 반드시 이에 한정되는 것은 탑 게이트(top gate) 구조의 박막 트랜지스터에도 적용 가능함은 물론이다.
기판(1) 상에는 실리콘 옥사이드 등의 무기물로 버퍼층(미도시)이 더 형성되어 있을 수 있다.
이러한 기판(1) 상에 형성된 게이트 전극(21)은 도전성 금속으로 단층 혹은 복수층으로 형성될 수 있다. 상기 게이트 전극(21)은 몰리브덴을 포함할 수 있다.
게이트 절연층(22)은 실리콘 옥사이드, 탄탈륨 옥사이드, 또는 알루미늄 옥사이드 등으로 형성될 수 있는 데, 반드시 이에 한정되는 것은 아니다.
게이트 절연층(22) 상에는 패터닝된 활성층(23)이 형성된다. 상기 활성층(23)은 산화물 반도체로 형성될 수 있으며, 상세하게는 갈륨(Ga), 인(In), 아 연(Zn), 주석(Sn) 및 하프늄(Hf) 군에서 선택된 하나 이상의 원소 및 산소를 포함할 수 있다. 예를 들어, 상기 활성층(23)은 ZnO, ZnGaO, ZnInO, GaInO, GaSnO, ZnSnO, InSnO, HfInZnO 또는 ZnGaInO 등의 물질을 포함할 수 있으며, 바람직하게는 G-I-Z-O층[a(In2O3)b(Ga2O3)c(ZnO)층](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)일 수 있다.
이러한 활성층(23)을 덮도록 절연층(24)이 형성된다. 상기 절연층(24)은 특히 활성층(23)의 채널(23a)을 보호하기 위한 것으로, 도 1에서 볼 수 있듯이, 상기 절연층(24)은 소스/드레인 전극(25)(26)과 컨택되는 영역을 제외한 활성층(23) 전체를 덮도록 할 수 있으나, 반드시 이에 한정되는 것은 아니며, 비록 도면으로 도시하지는 않았지만 채널(23a) 상부에만 형성될 수도 있다.
여기서, 본 발명의 일 실시예에 관한 유기 발광 디스플레이 장치는 절연층(24)이 제1 절연층(241)과 제2 절연층(242)의 두 층으로 구성되어 있는 것을 특징으로 하는바, 이에 대하여는 뒤에서 상세히 설명하도록 한다.
한편, 절연층(24) 상에는 소스 전극(25)과 드레인 전극(26)이 상기 활성층(23)과 컨택 되도록 형성된다.
그리고, 상기 절연층(24) 상에는 이 소스 전극(25)과 드레인 전극(26)을 덮도록 패시베이션층(27)이 형성되고, 이 패시베이션층(27) 상에는 드레인 전극(26)과 컨택 되는 유기 발광 소자(3)의 제1 전극(31)이 형성된다.
상기 패시베이션층(27) 상에는 상기 제1 전극(31)의 일부를 노출시키는 화소 정의막(28)이 형성되고, 화소 정의막(28)으로 노출된 제1 전극(31) 상부로 유기 층(32) 및 제2 전극(33)이 형성된다.
상세히, 화소 정의막(PDL: pixel defining layer, 28)은 제1 전극(231)의 가장자리를 덮도록 구비된다. 이 화소 정의막(28)은 발광 영역을 정의해주는 역할 외에, 제1 전극(31)의 가장자리와 제2 전극(33) 사이의 간격을 넓혀, 제1 전극(31)의 가장자리 부분에서 전계가 집중되는 현상을 방지함으로써 제1 전극(31)과 제2 전극(33)의 단락을 방지하는 역할을 한다.
상기 제1 전극(31)은 각 화소별로 패터닝되도록 구비된다.
제2 전극(33)의 방향으로 화상을 구현하는 전면 발광형 구조의 경우, 상기 제1 전극(31)은 반사형 전극으로 구비될 수 있다. 이를 위해 Al, Ag 등의 합금으로 구비된 반사막을 구비하도록 한다.
상기 제1 전극(31)을 애노드 전극으로 사용할 경우, 일함수(절대치)가 높은 ITO, IZO, ZnO 등의 금속 산화물로 이루어진 층을 포함하도록 한다. 상기 제1 전극(31)을 캐소드 전극으로 사용할 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 등의 일함수(절대치)가 낮은 고도전성의 금속을 사용한다. 따라서, 이 경우에는 전술한 반사막은 불필요하게 될 것이다.
상기 제2 전극(33)은 광투과형 전극으로 구비될 수 있다. 이를 위해 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 등을 박막으로 형성한 반투과 반사막을 포함하거나, ITO, IZO, ZnO 등의 광투과성 금속 산화물을 포함할 수 있다. 상기 제1 전극(31)을 애노드로 할 경우, 제2 전극(33)은 캐소드로, 상기 제1 전극(31)을 캐소드로 할 경우, 상기 제2 전극(33)은 애노드로 한다.
상기 제1 전극(31)과 제2 전극(33) 사이에 개재된 유기층(32)은 정공 주입 수송층, 발광층, 전자 주입 수송층 등이 모두 또는 선택적으로 적층되어 구비될 수 있다. 다만, 발광층은 필수적으로 구비한다.
한편, 도면으로 도시하지는 않았지만 상기 제2 전극(33) 위로는 보호층이 더 형성될 수 있고, 글라스 등에 의한 밀봉이 이루어질 수 있다.
이하에서는 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치 중 절연층(24)에 대하여 상세히 설명하도록 한다.
상술한 바와 같이, 산화물 반도체로 구성된 활성층은 외부로부터의 수분이나 산소 등의 침투에 의하여 문턱 전압, S-factor 등의 성질이 쉽게 변한다. 또한 이러한 수분이나 산소 등에 의한 문턱 전압 변화의 문제는 박막 트랜지스터의 구동 중에 게이트 전극의 DC bias에 의하여 한층 가속되어서, 실제로 DC stability가 산화물 반도체의 사용에 가장 큰 문제점으로 대두되고 있다. 이와 같은 문제점을 해결하기 위하여, 활성층의 상부에 절연층을 배치하여, 활성층을 산소, 수분으로부터 차단하는 동시에 공정 시 발생하는 플라스마 데미지(damage)로부터 보호하고자 하는 시도가 있어왔다.
그러나 이와 같은 절연층은 활성층의 특성을 저하시키지 않는다는 조건 하에서 형성되어야 하기 때문에, 비교적 저온에서 성막하여야 한다는 제한 조건이 존재하였다. 그런데, 이와 같이 절연층을 저온에서 성막하게 되면, 절연층의 막 특성이 좋지 못하며 활성층의 신뢰성이 떨어진다는 문제점이 존재하였다.
이와 같은 문제점을 해결하기 위하여, 본 발명의 일 실시예에 관한 유기 발광 디스플레이 장치는 절연층(24)을 제1 절연층(241)과 제2 절연층(242)의 서로 특성이 다른 두 층으로 구성하는 것을 일 특징으로 한다.
상세히, 상기 절연층(24)은 상기 활성층(23)에 접하는 제1 절연층(241)과, 상기 제1 절연층(241) 상에 구비된 제2 절연층(242)을 포함할 수 있다. 여기서 제1 절연층(241)은 활성층(23)과 직접 접촉하기 때문에, 성막 시 활성층(23)에 데미지(damage)를 적게 주는 층으로 형성한다. 한편, 제2 절연층(242)은 활성층(23)에 대한 배리어 효과가 높아 수분이나 산소로부터 활성층(23)을 충분히 보호해줄 수 있는 층으로 구성한다.
여기서, 상기 제1 절연층(241)은 비교적 저온, 예를 들어 250℃이하에서 PECVD나 sputter로 성막된 SiOx등의 산화막으로 구성될 수 있다. 이 산화막은 밀도 및 농도가 상대적으로 낮은 물질로 구성될 수 있다.
한편, 상기 제2 절연층(242)은 SiNx, 금속 산화물 또는 금속 질화물일 수 있는 데, 알루미늄-옥사이드, 알루미늄-나이트라이드, 티타늄-옥사이드 또는 티타늄-나이트라이드를 포함할 수 있다. 또는 고온, 예를 들어 300℃이상에서 PECVD나 sputter로 성막되는 SiOx등의 산화막으로 구성될 수도 있다. 이러한 제2 절연층(242)은 밀도 및 농도가 상대적으로 높은 물질로 구성될 수 있다.
여기서, 제2 절연층(242)은 제1 절연층(241)에 비하여 상대적으로 고밀도 및 고농도의 물질로 형성될 수 있다. 또한, 제2 절연층(242)은 제1 절연층(241)에 비하여 상대적으로 고온에서 형성될 수 있다. 왜냐하면, 절연층을 250℃이하의 저온 에서 성막하면 소자의 특성은 향상되는 대신 소자의 신뢰성은 낮아지는 반면, 절연층을 300℃이하의 고온에서 성막하면 소자의 신뢰성은 향상되는 대신 소자의 특성은 낮아지기 때문에, 소자와 직접 접촉하는 제1 절연층(241)은 저온에서 성막하여 소자의 특성을 향상시키는 동시에, 배리어 역할을 담당하는 제2 절연층(242)은 고온에서 성막하여 소자의 신뢰성을 향상시킬 수 있는 것이다.
이처럼 본 발명의 절연층(24)은 제1 절연층(241) 및 제2 절연층(242)의 적층 구조로 인하여 실리콘 옥사이드 또는 실리콘 나이트라이드 단일막으로 형성되는 종래의 절연층에 비해 활성층(23)에 대한 배리어 효과가 높아, 수분이나 산소로부터 활성층(23)을 충분히 보호해줄 수 있다.
다음으로, 이러한 본 발명의 절연층(24)에 대한 제조 방법을 구체적으로 설명한다.
도 2a 내지 도 2e는 도 1에 따른 실시예의 제조 방법을 순차적으로 도시한 단면도들이다.
도 2a를 참조하면, 먼저 기판(1)을 마련한다. 이러한 기판(1)으로는 실리콘(Si), 글래스(glass) 또는 유기물 재료를 사용할 수 있다. 실리콘(Si) 기판을 사용하는 경우, 열산화 공정에 의해 그 표면에 절연층(미도시)을 더 형성할 수 있다. 다음으로, 기판(1) 상에 금속 또는 전도성 금속 산화물 등의 전도성 물질을 도포한 후, 이를 패터닝 함으로써 게이트 전극(21)을 형성한다.
다음으로, 도 2b를 참조하면, 게이트 전극(21) 상부에 절연 물질을 도포하고 패터닝하여 게이트 절연층(22)을 형성한다.
다음으로, 도 2c를 참조하면, 게이트 전극(21)에 대응되는 게이트 절연층(22) 상에 반도체 물질을 PVD, CVD 또는 ALD 등의 공정으로 도포한 뒤 패터닝함으로써 활성층(23)을 형성한다. 여기서 반도체 물질은 예를 들면 G-I-Z-O층[a(In2O3)b(Ga2O3)c(ZnO)층](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수) 또는 HfInZnO층 일 수 있다.
다음으로, 도 2d를 참조하면, 활성층(23)을 덮도록 제1 절연층(241) 및 제2 절연층(242)을 차례로 형성한다.
상세히, 패터닝된 활성층(23)을 덮도록 제1 절연층(241)을 성막한다. 제1 절연층(241)은 실리콘 옥사이드를 PECVD나 sputter로 성막한다. 전술한 바와 같이 이 제1 절연층(241)은 성막 시 활성층(23)에 데미지(damage)를 적게 주는 층으로 형성한다. 이를 위하여, 상기 제1 절연층(241)은 비교적 저온, 예를 들어 250℃이하에서 PECVD나 sputter로 성막된 SiOx등의 산화막으로 구성될 수 있다. 이 산화막은 밀도 및 농도가 상대적으로 낮은 물질로 구성될 수 있다.
다음으로, 상기 제1 절연층(241) 위에 제2 절연층(242)을 성막한다. 전술한 바와 같이, 제2 절연층(242)은 활성층(23)에 대한 배리어 효과가 높아 수분이나 산소로부터 활성층(23)을 충분히 보호해줄 수 있는 층으로 구성한다. 이를 위하여, 제2 절연층(242)은 SiNx, 금속 산화물 또는 금속 질화물일 수 있다. 금속 산화물 또는 금속 질화물로 구성된 제2 절연층(242)을 성막하기 위하여, 먼저 금속층을 성막한 후, 상기 금속층을 산소분위기에서의 열처리함으로써 금속 산화물을 형성시키 거나, N2 plasma 처리를 통하여 금속 질화물로 형성시킬 수 있다. 또는 제2 절연층(242)은 비교적 고온, 예를 들어 300℃이상에서 PECVD나 sputter로 성막되는 SiOx등의 산화막으로 구성될 수도 있다.
여기서, 제2 절연층(242)은 제1 절연층(241)에 비하여 상대적으로 고밀도 및 고농도의 물질로 형성될 수 있다. 또한, 제2 절연층(242)은 제1 절연층(241)에 비하여 상대적으로 고온에서 형성될 수 있다.
다음으로, 도 2e를 참조하면, 절연층(24)에 홀을 형성하고 금속 또는 전도성 금속 산화물 등의 물질을 절연층(24) 상에 도포하여 활성층(23)의 양측부에 연결되도록 패터닝함으로써 소스 전극(25) 및 드레인 전극(26)을 형성한다.
마지막으로, 소스 전극(25)과 드레인 전극(26)을 덮도록 패시베이션층(27)을 형성하고, 이 패시베이션층(27) 상에는 드레인 전극(26)과 컨택 되는 유기 발광 소자(3)의 제1 전극(31)을 형성한다. 그리고, 패시베이션층(27) 상에는 상기 제1 전극(31)의 일부를 노출시키는 화소 정의막(28)이 형성하고, 화소 정의막(28)으로 노출된 제1 전극(31) 상부로 유기층(32) 및 제2 전극(33)이 형성하면, 도 1에 도시된 바와 같은 유기 발광 디스플레이 장치의 제조가 완료된다.
이처럼 본 발명의 절연층(24)은 제1 절연층(241) 및 제2 절연층(242)의 적층 구조로 인하여 실리콘 옥사이드 또는 실리콘 나이트라이드 단일막으로 형성되는 종래의 절연층에 비해 활성층(23)에 대한 배리어 효과가 높아, 수분이나 산소로부터 활성층(23)을 충분히 보호해줄 수 있다.
본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.
도 1은 본 발명의 바람직한 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 2a 내지 도 2e는 도 1에 따른 실시예의 제조 방법을 순차적으로 도시한 단면도들이다.

Claims (18)

  1. 게이트 전극, 상기 게이트 전극과 절연된 활성층, 상기 게이트 전극과 절연되고 상기 활성층에 콘택되는 소스 및 드레인 전극, 및 상기 소스 전극 및 드레인 전극과 상기 활성층의 사이에 개재된 절연층을 포함하는 박막 트랜지스터; 및
    상기 박막 트랜지스터에 전기적으로 연결된 유기 발광 소자;를 포함하고,
    상기 절연층은,
    상기 활성층에 접하고, 실리콘 옥사이드(SiOx)를 포함하는 제1 절연층; 및
    상기 제1 절연층 상에 구비되고, 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 금속 산화물 및 금속 질화물 중 하나 이상을 포함하는 제2 절연층;을 포함하는 유기 발광 디스플레이 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제1 절연층은 250℃ 이하에서 성막되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제2 절연층은 실리콘 옥사이드(SiOx)를 포함하고,
    상기 제2 절연층은 300℃ 이상에서 성막되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 제2 절연층은 실리콘 나이트라이드(SiNx), 금속 산화물 및 금속 질화물 중 하나 이상을 포함하고,
    상기 금속 산화물 및 금속 질화물은 알루미늄-옥사이드, 알루미늄-나이트라이드, 티타늄-옥사이드 또는 티타늄-나이트라이드를 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 제2 절연층은 상기 제1 절연층에 비하여 상대적으로 밀도가 높도록 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 제2 절연층은 상기 제1 절연층에 비하여 상대적으로 고온에서 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  10. 제 1 항에 있어서,
    상기 활성층은 산화물 반도체로 구비된 것을 특징으로 하는 유기 발광 디스플레이 장치.
  11. 기판상에 게이트 전극을 형성하는 단계;
    상기 기판상에 상기 게이트 전극을 덮는 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 활성층을 형성하는 단계;
    상기 활성층의 적어도 채널 영역을 덮는 절연층을 형성하는 단계;
    상기 절연층 상에 상기 활성층과 콘택되는 소스 및 드레인 전극을 형성하는 단계; 및
    상기 소스 및 드레인 전극 중 하나와 전기적으로 연결된 유기 발광 소자를 형성하는 단계;를 포함하고,
    상기 절연층을 형성하는 단계는,
    상기 활성층의 적어도 채널 영역을 덮고, 실리콘 옥사이드(SiOx)를 포함하는 제1 절연층을 형성하는 단계; 및
    상기 제1 절연층을 덮고, 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 금속 산화물 및 금속 질화물 중 하나 이상을 포함하는 제2 절연층을 형성하는 단계;를 포함하는 유기 발광 디스플레이 장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 제1 절연층을 형성하는 단계는,
    250℃이하에서 상기 활성층 상에 실리콘 옥사이드(SiOx)를 성막하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.
  13. 제 11 항에 있어서,
    상기 제2 절연층을 형성하는 단계는,
    300℃이상에서 상기 제1 절연층 상에 실리콘 옥사이드(SiOx)를 성막하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.
  14. 제 11 항에 있어서,
    상기 제2 절연층은 실리콘 나이트라이드(SiNx), 금속 산화물 및 금속 질화물 중 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.
  15. 제 14 항에 있어서,
    상기 금속 산화물 및 금속 질화물은 알루미늄-옥사이드, 알루미늄-나이트라이드, 티타늄-옥사이드 또는 티타늄-나이트라이드를 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.
  16. 제 11 항에 있어서,
    상기 제2 절연층은 상기 제1 절연층에 비하여 상대적으로 밀도가 높도록 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.
  17. 제 11 항에 있어서,
    상기 제2 절연층은 상기 제1 절연층에 비하여 상대적으로 고온에서 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.
  18. 제 11 항에 있어서,
    상기 활성층은 산화물 반도체로 구비된 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.
KR1020090125683A 2009-12-16 2009-12-16 유기 발광 디스플레이 장치 및 그 제조 방법 KR101117727B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090125683A KR101117727B1 (ko) 2009-12-16 2009-12-16 유기 발광 디스플레이 장치 및 그 제조 방법
TW099134657A TWI597835B (zh) 2009-12-16 2010-10-12 有機發光顯示器及製造其之方法
US12/944,619 US8710503B2 (en) 2009-12-16 2010-11-11 Organic light-emitting display and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090125683A KR101117727B1 (ko) 2009-12-16 2009-12-16 유기 발광 디스플레이 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110068631A KR20110068631A (ko) 2011-06-22
KR101117727B1 true KR101117727B1 (ko) 2012-03-07

Family

ID=44141920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090125683A KR101117727B1 (ko) 2009-12-16 2009-12-16 유기 발광 디스플레이 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US8710503B2 (ko)
KR (1) KR101117727B1 (ko)
TW (1) TWI597835B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125904B1 (ko) * 2010-07-26 2012-03-21 서울대학교산학협력단 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
TWI534905B (zh) * 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法
WO2013047631A1 (en) * 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101894329B1 (ko) * 2011-10-14 2018-09-04 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
TWI497689B (zh) * 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
KR20130113972A (ko) * 2012-04-06 2013-10-16 한국전자통신연구원 산화물 박막 트랜지스터의 제조 방법
US9594287B2 (en) * 2014-08-24 2017-03-14 Royole Corporation Substrate-less flexible display and method of manufacturing the same
KR102386458B1 (ko) 2014-11-17 2022-04-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US11049887B2 (en) 2017-11-10 2021-06-29 Applied Materials, Inc. Layer stack for display applications

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008286905A (ja) * 2007-05-16 2008-11-27 Sony Corp 表示装置、表示装置の駆動方法および電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293814B1 (ko) 1998-06-26 2001-11-05 박종섭 박막 트랜지스터의 에치 스톱퍼 형성방법
KR100692598B1 (ko) 1999-09-22 2007-04-13 한국전자통신연구원 이중 절연층을 갖는 유기전기발광소자의 구조 및 제조방법
KR100342443B1 (ko) 2000-03-10 2002-06-28 김효근 전계효과 트랜지스터의 서브미크론 티이형 게이트형성방법
KR100600878B1 (ko) * 2004-06-29 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법
KR100796592B1 (ko) * 2005-08-26 2008-01-21 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100877678B1 (ko) 2007-03-09 2009-01-09 정영옥 놀이시설물용 발판
JP2008251872A (ja) * 2007-03-30 2008-10-16 Nippon Telegr & Teleph Corp <Ntt> 複合型有機発光トランジスタ素子およびその製造方法
JP5458367B2 (ja) * 2007-07-09 2014-04-02 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ及びその製造方法
US7786481B2 (en) * 2008-08-26 2010-08-31 Lg Display Co., Ltd. Organic light emitting diode display and fabricating method thereof
KR101352290B1 (ko) * 2008-09-30 2014-01-16 엘지디스플레이 주식회사 유기발광다이오드 표시소자
WO2010050161A1 (ja) * 2008-10-27 2010-05-06 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008286905A (ja) * 2007-05-16 2008-11-27 Sony Corp 表示装置、表示装置の駆動方法および電子機器

Also Published As

Publication number Publication date
US8710503B2 (en) 2014-04-29
KR20110068631A (ko) 2011-06-22
TW201123441A (en) 2011-07-01
TWI597835B (zh) 2017-09-01
US20110140115A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
KR101117727B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101117730B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101976133B1 (ko) 표시 장치
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
US10692975B2 (en) Thin-film transistor array substrate
KR101084176B1 (ko) 유기 발광 디스플레이 장치
KR101064402B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR100975204B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
KR20120024241A (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
US9153700B2 (en) Method of manufacturing thin-film transistor, method of manufacturing organic light-emitting display device including the same, and thin-film transistor and organic light-emitting display device manufactured using the methods
KR20130007310A (ko) 유기 발광 소자, 유기 발광 표시 장치 및 그 제조 방법
KR101108158B1 (ko) 유기 발광 표시장치 및 그 제조 방법
KR20180035954A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US20140312315A1 (en) Back plane of flat panel display and method of manufacturing the same
US20130001566A1 (en) Back plane for use in flat panel displays and method of manufacturing the back plane
KR101269723B1 (ko) 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터를 구비한 평판 표시 장치
KR100810641B1 (ko) 유기 전계 발광 표시장치
KR20160106278A (ko) 산화물 박막트랜지스터를 포함하는 표시장치용 어레이기판 및 그 제조방법
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR20130040342A (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 9