KR20130040342A - 박막 트랜지스터 및 그 제조방법 - Google Patents
박막 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR20130040342A KR20130040342A KR1020110105033A KR20110105033A KR20130040342A KR 20130040342 A KR20130040342 A KR 20130040342A KR 1020110105033 A KR1020110105033 A KR 1020110105033A KR 20110105033 A KR20110105033 A KR 20110105033A KR 20130040342 A KR20130040342 A KR 20130040342A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- layer
- gate insulating
- oxide
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 166
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 29
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 238000002161 passivation Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 239000011787 zinc oxide Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 229910052990 silicon hydride Inorganic materials 0.000 claims description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 239000011651 chromium Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
박막 트랜지스터의 제조방법은, 기판 상에 산화물 반도체로 구성된 액티브층을 형성하는 단계와, 상기 액티브층이 형성된 상기 기판 상에 실리콘 산화물 또는 실리콘 산화질화물을 증착하여 제1 게이트 절연층을 형성하는 단계와, 상기 제1 게이트 절연층 상에 알루미늄 산화물을 제2 게이트 절연층으로써 형성하는 단계와, 상기 제2 게이트 절연층 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 상기 제2 게이트 절연층 상에 층간 절연층을 형성하는 단계와, 상기 층간 절연층 상에 상기 액티브층의 일측 및 타측에 각각 콘택되는 소오스/드레인 전극을 형성하는 단계와, 상기 소오스/드레인 전극이 형성된 상기 층간 절연층 상에 수소화 실리콘 산화물, 실리콘 산화물, 실리콘 질화물 및 실리콘 산화질화물 중 어느 하나의 물질로 구성되는 패시베이션층을 형성하는 단계;를 포함한다.
Description
본 발명은 박막 트랜지스터에 관한 것으로, 액티브층이 산화물 반도체로 구성된 박막 트랜지스터에 관한 것이다.
평판 표시장치는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 유기 발광 표시장치(ORGANIC ELECTRO LUMINESCENCE DISPLAY DEVICE} 등이 있다. 특히, 유기 발광 표시장치는 자발광소자로서 다른 평판 표시장치에 비해 응답속도가 빠르고 발광효율, 휘도 및 시야각 측면에서 보다 유리하다. 이러한 유기 발광 표시장치는 애노드(Anode)와 캐소드(Cathode) 사이에 유기 발광층을 포함하는 유기 화합물층을 포함한다. 유기 발광 표시장치는 애노드로부터 공급받는 정공과 캐소드로부터 공급받은 전자가 유기 발광층 내에서 결합하여 정공-전자쌍인 엑시톤(exciton)을 형성하고 엑시톤이 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하게 된다.
한편, 평판 표시장치는 각 화소를 선택적으로 구동하기 위하여 박막 트랜지스터(Thin Film Transistor, TFT)를 포함하고 있다. 즉 박막 트랜지스터(Thin Film Transistor, TFT)는 선택된 화소를 구동하는 스위칭 소자로써 이용된다.
박막 트랜지스터의 채널 영역을 형성하는 액티브층은 산화물 반도체로 형성될 수 있는데, 산화물 반도체를 이용할 경우, 저온공정을 통해 형성하더라도 높은 이동도를 얻을 수 있으며 산소의 함량에 따라 저항의 변화가 커서 원하는 물성을 얻기가 매우 용이하다. 산화물 반도체는 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4, IGZO) 등으로 구성될 수 있다.
하지만, 산화물 반도체로 구성되는 액티브층의 캐리어 농도는 산소 함량 변화에 민감하여, 제조공정 중 산소(O2), 수분(H2O) 등에 노출될 경우 물리적, 전기적 성질이 크게 변화될 수 있다. 특히 액티브층이 손상을 입게 되면, 캐리어의 농도가 필요이상으로 증가하게 되어 박막 트랜지스터의 특성 불량 및 불균일을 유발할 수 있다. 따라서 종래에는 실리콘 산화물(SiO2) 및 알루미늄 산화물(Al2O3) 등을 상부의 패시베이션층으로 이용하여, 산소 및 수분 등의 외기 환경을 차단하였다. 하지만 액티브층이 산화물 반도체로 구성되는 박막 트랜지스터에서 'H', 'O'의 함량이 많은 물질은 패시베이션층으로 사용할 수 없었다.
본 발명은 상기와 같은 기술적 과제를 해결하기 위해 제안된 것으로, 알루미늄 산화물 및 실리콘 산화물을 복합적으로 이용하여 게이트 절연층을 형성함으로써, 패시베이션층을 구성하는 물질을 자유도를 향상시킬 수 있는 박막 트랜지스터 및 그 제조방법을 제공한다.
본 발명의 실시예에 따르면, 산화물 반도체로 구성된 액티브층을 포함하는 박막 트랜지스터에 있어서, 기판 상에 패터닝된 상기 액티브층; 상기 액티브층이 형성된 상기 기판 상에 실리콘 산화물 또는 실리콘 산화질화물로 형성된 제1 게이트 절연층; 상기 제1 게이트 절연층 상에 알루미늄 산화물로 형성된 제2 게이트 절연층; 상기 제2 게이트 절연층 상에 형성된 게이트 전극; 상기 게이트 전극이 형성된 상기 제2 게이트 절연층 상에 형성된 층간 절연층; 상기 층간 절연층 상에 각각 형성되며, 콘택 홀을 통해서 상기 액티브층의 일측 및 타측에 각각 전기적으로 접속되는 소오스/드레인 전극; 및 상기 소오스/드레인 전극이 형성된 상기 층간 절연층 상에 형성되는 패시베이션층;을 포함하며, 상기 패시베이션층은 수소화 실리콘 산화물, 실리콘 산화물, 실리콘 질화물 및 실리콘 산화질화물 중 어느 하나의 물질로 형성되는 것을 특징으로 하는 박막 트랜지스터가 제공된다.
또한, 상기 제2 게이트 절연층은 100 옴스트롬 이하의 두께로 형성되는 것을 특징으로 한다.
또한, 상기 산화물 반도체는 아연 산화물, 인듐-아연 산화물, 인듐-갈륨-아연 산화물 중 어느 하나의 물질로 형성되는 것을 특징으로 한다.
또한, 상기 드레인 전극에 화소 전극이 콘택되는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 기판 상에 산화물 반도체로 구성된 액티브층을 형성하는 단계; 상기 액티브층이 형성된 상기 기판 상에 실리콘 산화물 또는 실리콘 산화질화물을 증착하여 제1 게이트 절연층을 형성하는 단계; 상기 제1 게이트 절연층 상에 알루미늄 산화물을 제2 게이트 절연층으로써 형성하는 단계; 상기 제2 게이트 절연층 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 상기 제2 게이트 절연층 상에 층간 절연층을 형성하는 단계; 상기 층간 절연층 상에 상기 액티브층의 일측 및 타측에 각각 콘택되는 소오스/드레인 전극을 형성하는 단계; 및 상기 소오스/드레인 전극이 형성된 상기 층간 절연층 상에 수소화 실리콘 산화물, 실리콘 산화물, 실리콘 질화물 및 실리콘 산화질화물 중 어느 하나의 물질로 구성되는 패시베이션층을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조방법이 제공된다.
또한, 상기 액티브층의 일측 및 타측이 노출되도록 상기 층간 절연층에 상기 콘택 홀을 각각 형성하고, 노출된 액티브층, 즉 소오스/드레인 영역에 수소 플라즈마 처리를 수행하여 상기 소오스/드레인 영역을 도체로 변환하는 단계;를 더 포함하는 것을 특징으로 한다.
또한, 상기 제2 게이트 절연층을 형성하는 단계는, 상기 제1 게이트 절연층 상에 알루미늄층을 증착하는 단계; 및 상기 알루미늄층을 산화시켜 알루미늄 산화물(Al2O3)층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 제2 게이트 절연층은 100 옴스트롬 이하의 두께로 형성되는 것을 특징으로 한다.
또한, 상기 산화물 반도체는 아연 산화물, 인듐-아연 산화물, 인듐-갈륨-아연 산화물 중 어느 하나의 물질로 형성되는 것을 특징으로 한다.
또한, 상기 드레인 전극에 화소 전극이 콘택되는 것을 특징으로 한다.
본 발명에 따른 박막 트랜지스터 및 그 제조방법은 다음과 같은 효과가 있다.
알루미늄 산화물을 게이트 절연층으로 이용하여, 산소 및 수분 등의 외기 환경을 차단할 수 있다. 따라서, 박막 트랜지스터의 임계전압(Threshold Voltage, Vth) 특성 등을 안정화 시킬 수 있으므로, 트랜지스터 소자의 신뢰성을 개선할 수 있다.
또한, 알루미늄 산화물로 형성된 게이트 절연층이 산소 및 수분 등의 외기 환경을 차단하므로, 최상위층에 형성되는 패시베이션층을 구성하는 물질의 자유도를 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법의 개략적인 흐름도이다.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법을 나타낸 공정 단면도들이다.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법을 나타낸 공정 단면도들이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 소개하기로 한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법의 개략적인 흐름도이다.
도 1을 참조하면, 실시예에 따른 박막 트랜지스터의 제조방법은, 기판 상에 산화물 반도체로 구성된 액티브층을 형성하는 단계(S10)와, 액티브층이 형성된 기판 상에 실리콘 산화물 또는 실리콘 산화질화물을 증착하여 제1 게이트 절연층을 형성하는 단계(S20)와, 제1 게이트 절연층 상에 알루미늄 산화물을 제2 게이트 절연층으로써 형성하는 단계(S30)와, 제2 게이트 절연층 상에 게이트 전극을 형성하는 단계(S40)와, 게이트 전극이 형성된 제2 게이트 절연층 상에 층간 절연층을 형성하는 단계(S50)와, 액티브층의 일측 및 타측이 노출되도록 층간 절연층에 콘택 홀을 각각 형성하고, 노출된 액티브층, 즉 소오스/드레인 영역에 수소 플라즈마 처리를 수행하여 소오스/드레인 영역을 도체로 변환하는 단계(S60)와, 노출된 액티브층의 일측 및 타측에 각각 콘택되는 소오스/드레인 전극을 형성하는 단계(S70)와, 소오스/드레인 전극이 형성된 층간 절연층 상에 수소화 실리콘 산화물(SiOx:H), 실리콘 산화물(SiOx), 실리콘 질화물(SiN) 및 실리콘 산화질화물(SiON) 중 어느 하나의 물질로 구성되는 패시베이션층을 형성하는 단계(S80)를 포함한다.
도 2a 내지 도 2h를 참조하여, 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법을 보다 구체적으로 살펴보면 다음과 같다.
우선, 기판(100) 상에 산화물 반도체로 구성된 액티브층(110)을 형성한다. 본 실시예에서 산화물 반도체는 아연 산화물(ZnO), 인듐-아연 산화물(InZnO), 인듐-갈륨-아연 산화물(InGaZnO4, IGZO) 중 어느 하나의 물질로 형성될 수 있다. 기판(100)은 투명한 유리 또는 플라스틱 등의 절연기판으로 구성될 수 있다. 참고적으로 실시예에 따라 액티브층(110)이 소오스 영역 및 드레인 영역으로 분할되어 패터닝 될 수도 있을 것이다.
다음으로, 액티브층(110)이 형성된 기판(100) 상에 실리콘 산화물(SiOx) 또는 실리콘 산화질화물(SiON)을 증착하여 제1 게이트 절연층(120)을 형성한다. 제1 게이트 절연층(120)을 구성하는 물질은, 'H', 'O'의 함량이 적은 물질이 바람직할 것이다.
다음으로, 제1 게이트 절연층(120) 상에 알루미늄층(130)을 증착하고, 알루미늄층(130)을 산화시켜 제2 게이트 절연층(130A)을 형성한다. 즉, 열처리를 통해서 알루미늄층(130)을 산화시켜서 제2 게이트 절연층(130A)을 형성한다. 본 실시예에서 알루미늄 산화물(Al2O3)로 구성되는 제2 게이트 절연층(130A)은 100 옴스트롬 이하의 두께로 형성되는 것이 바람직하다.
다음으로, 제2 게이트 절연층(130A) 상에 게이트 전극(140)을 형성한다. 참고적으로 게이트 전극(140)은, 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 은(Ag), 티타늄(Ti) 등과 같은 금속 또는 그들의 합금으로 구성될 수 있다. 게이트 전극(140)은 고융점 금속으로 형성되는 것이 바람직하며 상대적으로 저융점인 금속층 위에 고융점인 금속층이 형성된 구조로 구성될 수도 있다. 또한, 게이트 전극(140)은 실시예에 따라 폴리 실리콘을 통해서 형성될 수도 있을 것이다.
다음으로, 게이트 전극(140)이 형성된 제2 게이트 절연층(130A) 상에 층간 절연층(150)을 형성하고, 액티브층(110)의 일측 및 타측이 노출되도록 층간 절연층(150)에 콘택 홀(211,212)을 형성한다.
다음으로, 노출된 액티브층, 즉 소오스/드레인 영역에 수소 플라즈마 처리를 수행하여 소오스/드레인 영역을 도체로 변환한다.
다음으로, 액티브층(110)의 일측 및 타측에 각각 콘택되는 소오스 전극(161) 및 드레인 전극(162)을 콘택 홀(211,212)에 형성한다. 참고적으로 소오스 전극(161) 및 드레인 전극(162)은, 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 은(Ag), 티타늄(Ti) 등과 같은 금속 또는 그들의 합금으로 구성될 수 있다. 소오스 전극(161) 및 드레인 전극(162)은 고융점 금속으로 형성되는 것이 바람직하며 상대적으로 저융점인 금속층 위에 고융점인 금속층이 형성된 구조로 구성될 수도 있다.
다음으로, 소오스 전극(161) 및 드레인 전극(162)이 형성된 층간 절연층(150) 상에 수소화 실리콘 산화물(SiOx:H), 실리콘 산화물(SiOx), 실리콘 질화물(SiN) 및 실리콘 산화질화물(SiON) 중 어느 하나의 물질로 구성되는 패시베이션층(170)을 형성한다.
본 실시예에서 패시베이션층(170)은 'H', 'O'의 함량이 많은 절연물을 사용할 수 있다. 즉, 알루미늄 산화물(Al2O3)로 구성된 제2 게이트 절연층(130A)이 외부의 영향, 특히 산소(O2), 수분(H2O)으로부터 액티브층(110)을 보호한다. 따라서 상부의 패시베이션층(170)을 구성하는 물질을 보다 자유롭게 선택할 수 있다.
참고적으로, 표시장치의 화소영역에 포함된 박막 트랜지스터일 경우, 드레인 전극(162)에 화소 전극(미도시됨)이 콘택될 수 있다. 즉, 박막 트랜지스터가 화소 전극을 선택적으로 구동하는 스위칭 소자로서 사용될 수 있다.
즉, 본 실시예에 따른, 산화물 반도체로 구성된 액티브층을 포함하는 박막 트랜지스터는, 기판(100) 상에 패터닝된 액티브층(110)과, 액티브층이 형성된 기판(100) 상에 실리콘 산화물(SiOx) 또는 실리콘 산화질화물(SiON)로 형성된 제1 게이트 절연층(120)과, 제1 게이트 절연층(120) 상에 알루미늄 산화물(Al2O3)로 형성된 제2 게이트 절연층(130A)과, 제2 게이트 절연층(130A) 상에 형성된 게이트 전극(140)과, 게이트 전극(140)이 형성된 제2 게이트 절연층(130A) 상에 형성된 층간 절연층(150)과, 층간 절연층(150) 상에 각각 형성되며, 콘택 홀(211,212)을 통해서 액티브층(110)의 일측 및 타측에 각각 전기적으로 접속되는 소오스 전극(161)/드레인 전극(162)과, 소오스 전극(161)/드레인 전극(162)이 형성된 층간 절연층(150) 상에 형성되는 패시베이션층(170)을 포함한다. 특히, 패시베이션층(170)은 수소화 실리콘 산화물(SiOx:H), 실리콘 산화물(SiOx), 실리콘 질화물(SiN) 및 실리콘 산화질화물(SiON) 중 어느 하나의 물질로 형성될 수 있다.
본 실시예에 따른 박막 트랜지스터는, 알루미늄 산화물(Al2O3) 및 실리콘 산화물(SiOx)로 구성되는 이중 구조의 게이트 절연층을 구비하고 있으므로, 알루미늄 산화물(Al2O3)을 통해서 산소(O2) 및 수분(H2O) 등의 외기 환경으로 부터 액티브층(110)을 보호할 수 있다. 따라서, 박막 트랜지스터의 임계전압(Threshold Voltage, Vth) 특성 등을 안정화 시킬 수 있으므로, 트랜지스터 소자의 신뢰성을 개선할 수 있다. 또한, 이중 구조의 게이트 절연층이 산소 및 수분 등의 외기 환경을 차단하므로, 최상위층에 형성되는 패시베이션층을 구성하는 물질의 자유도를 향상시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
100 : 기판
110 : 액티브층
120 : 제1 게이트 절연층
130: 알루미늄층
130A : 제2 게이트 절연층
140 : 게이트 전극
150 : 층간 절연층
161 : 소오스 전극
162 : 드레인 전극
170 : 패시베이션층
211, 212 : 콘택 홀
110 : 액티브층
120 : 제1 게이트 절연층
130: 알루미늄층
130A : 제2 게이트 절연층
140 : 게이트 전극
150 : 층간 절연층
161 : 소오스 전극
162 : 드레인 전극
170 : 패시베이션층
211, 212 : 콘택 홀
Claims (10)
- 산화물 반도체로 구성된 액티브층을 포함하는 박막 트랜지스터에 있어서,
기판 상에 패터닝된 상기 액티브층;
상기 액티브층이 형성된 상기 기판 상에 실리콘 산화물 또는 실리콘 산화질화물로 형성된 제1 게이트 절연층;
상기 제1 게이트 절연층 상에 알루미늄 산화물로 형성된 제2 게이트 절연층;
상기 제2 게이트 절연층 상에 형성된 게이트 전극;
상기 게이트 전극이 형성된 상기 제2 게이트 절연층 상에 형성된 층간 절연층;
상기 층간 절연층 상에 각각 형성되며, 콘택 홀을 통해서 상기 액티브층의 일측 및 타측에 각각 전기적으로 접속되는 소오스/드레인 전극; 및
상기 소오스/드레인 전극이 형성된 상기 층간 절연층 상에 형성되는 패시베이션층;을 포함하며,
상기 패시베이션층은 수소화 실리콘 산화물, 실리콘 산화물, 실리콘 질화물 및 실리콘 산화질화물 중 어느 하나의 물질로 형성되는 것을 특징으로 하는 박막 트랜지스터. - 제1항에 있어서,
상기 제2 게이트 절연층은 100 옴스트롬 이하의 두께로 형성되는 것을 특징으로 하는 박막 트랜지스터. - 제1항에 있어서,
상기 산화물 반도체는 아연 산화물, 인듐-아연 산화물, 인듐-갈륨-아연 산화물 중 어느 하나의 물질로 형성되는 것을 특징으로 하는 박막 트랜지스터. - 제1항에 있어서,
상기 드레인 전극에 화소 전극이 콘택되는 것을 특징으로 하는 박막 트랜지스터. - 기판 상에 산화물 반도체로 구성된 액티브층을 형성하는 단계;
상기 액티브층이 형성된 상기 기판 상에 실리콘 산화물 또는 실리콘 산화질화물을 증착하여 제1 게이트 절연층을 형성하는 단계;
상기 제1 게이트 절연층 상에 알루미늄 산화물을 제2 게이트 절연층으로써 형성하는 단계;
상기 제2 게이트 절연층 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극이 형성된 상기 제2 게이트 절연층 상에 층간 절연층을 형성하는 단계;
상기 층간 절연층 상에 상기 액티브층의 일측 및 타측에 각각 콘택되는 소오스/드레인 전극을 형성하는 단계; 및
상기 소오스/드레인 전극이 형성된 상기 층간 절연층 상에 수소화 실리콘 산화물, 실리콘 산화물, 실리콘 질화물 및 실리콘 산화질화물 중 어느 하나의 물질로 구성되는 패시베이션층을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조방법. - 제5항에 있어서,
상기 액티브층의 일측 및 타측이 노출되도록 상기 층간 절연층에 상기 콘택 홀을 각각 형성하고, 노출된 액티브층, 즉 소오스/드레인 영역에 수소 플라즈마 처리를 수행하여 상기 소오스/드레인 영역을 도체로 변환하는 단계;를 더 포함하는 박막 트랜지스터의 제조방법. - 제5항에 있어서,
상기 제2 게이트 절연층을 형성하는 단계는,
상기 제1 게이트 절연층 상에 알루미늄층을 증착하는 단계; 및
상기 알루미늄층을 산화시켜 알루미늄 산화물(Al2O3)층을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법. - 제5항에 있어서,
상기 제2 게이트 절연층은 100 옴스트롬 이하의 두께로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법. - 제5항에 있어서,
상기 산화물 반도체는 아연 산화물, 인듐-아연 산화물, 인듐-갈륨-아연 산화물 중 어느 하나의 물질로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법. - 제5항에 있어서,
상기 드레인 전극에 화소 전극이 콘택되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110105033A KR101894329B1 (ko) | 2011-10-14 | 2011-10-14 | 박막 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110105033A KR101894329B1 (ko) | 2011-10-14 | 2011-10-14 | 박막 트랜지스터 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130040342A true KR20130040342A (ko) | 2013-04-24 |
KR101894329B1 KR101894329B1 (ko) | 2018-09-04 |
Family
ID=48440184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110105033A KR101894329B1 (ko) | 2011-10-14 | 2011-10-14 | 박막 트랜지스터 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101894329B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020021938A1 (ja) * | 2018-07-23 | 2020-01-30 | 株式会社ジャパンディスプレイ | 表示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100752367B1 (ko) * | 2004-10-22 | 2007-08-27 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
KR20090009728A (ko) * | 2007-07-20 | 2009-01-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시장치 |
US20090108256A1 (en) * | 2007-10-31 | 2009-04-30 | Sang-Ki Kwak | Thin-film transistor substrate and method of manufacturing the same |
KR20090119666A (ko) * | 2008-05-15 | 2009-11-19 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
KR20110068631A (ko) * | 2009-12-16 | 2011-06-22 | 삼성모바일디스플레이주식회사 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
-
2011
- 2011-10-14 KR KR1020110105033A patent/KR101894329B1/ko active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100752367B1 (ko) * | 2004-10-22 | 2007-08-27 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
KR20090009728A (ko) * | 2007-07-20 | 2009-01-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시장치 |
US20090108256A1 (en) * | 2007-10-31 | 2009-04-30 | Sang-Ki Kwak | Thin-film transistor substrate and method of manufacturing the same |
KR20090119666A (ko) * | 2008-05-15 | 2009-11-19 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
JP2009278115A (ja) * | 2008-05-15 | 2009-11-26 | Samsung Electronics Co Ltd | トランジスタとこれを含む半導体素子及びそれらの製造方法 |
KR20110068631A (ko) * | 2009-12-16 | 2011-06-22 | 삼성모바일디스플레이주식회사 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020021938A1 (ja) * | 2018-07-23 | 2020-01-30 | 株式会社ジャパンディスプレイ | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
KR101894329B1 (ko) | 2018-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7058724B2 (ja) | Tft基板とその製造方法、及びoledパネルの製造方法 | |
US10692975B2 (en) | Thin-film transistor array substrate | |
KR102180037B1 (ko) | 가요성 표시 장치 및 그 제조 방법 | |
JP5362613B2 (ja) | 有機電界発光表示装置の製造方法 | |
US10644165B2 (en) | Thin-film transistor, method of fabricating thin-film transistor, and display device | |
TWI567966B (zh) | 有機發光二極體顯示器及製造其之方法 | |
CN106537567B (zh) | 晶体管、显示装置和电子设备 | |
KR101073301B1 (ko) | 유기 전계발광 표시장치 및 그 제조방법 | |
TWI535034B (zh) | 畫素結構及其製作方法 | |
JP2011082487A (ja) | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置 | |
JP5740270B2 (ja) | 薄膜トランジスタ、その製造方法、および表示装置 | |
KR20090124527A (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
TW201413975A (zh) | 薄膜電晶體陣列基板及其製造方法 | |
JP2010016347A (ja) | 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置 | |
KR102188690B1 (ko) | 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치 | |
KR101117727B1 (ko) | 유기 발광 디스플레이 장치 및 그 제조 방법 | |
US9893193B2 (en) | Thin-film transistor including a gate electrode with a side wall insulating layer and display device | |
US20130260497A1 (en) | Method for manufacturing a thin film transistor array panel | |
KR20090105561A (ko) | 반도체 장치 및 그를 구비하는 평판 표시 장치 | |
KR20180069974A (ko) | 트랜지스터 표시판 및 이를 포함하는 표시 장치 | |
KR101064470B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
WO2020118988A1 (zh) | 显示面板及其制作方法 | |
KR101894329B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
KR20080095540A (ko) | 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치 | |
KR20210004356A (ko) | 산화물 반도체 패턴을 포함하는 디스플레이 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |