KR20080095540A - 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치 - Google Patents
박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치 Download PDFInfo
- Publication number
- KR20080095540A KR20080095540A KR1020070040158A KR20070040158A KR20080095540A KR 20080095540 A KR20080095540 A KR 20080095540A KR 1020070040158 A KR1020070040158 A KR 1020070040158A KR 20070040158 A KR20070040158 A KR 20070040158A KR 20080095540 A KR20080095540 A KR 20080095540A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- semiconductor layer
- drain electrode
- source electrode
- inclination angle
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 34
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 14
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 239000011787 zinc oxide Substances 0.000 claims description 6
- 229910007717 ZnSnO Inorganic materials 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 5
- 238000002161 passivation Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- UPGUYPUREGXCCQ-UHFFFAOYSA-N cerium(3+) indium(3+) oxygen(2-) Chemical compound [O--].[O--].[O--].[In+3].[Ce+3] UPGUYPUREGXCCQ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 기판, 상기 기판 상에 위치하는 소오스 전극 및 드레인 전극, 상기 소오스 전극 및 드레인 전극 상에 위치하며, 산화물을 포함하는 반도체층, 상기 반도체층 상에 위치하는 게이트 절연막 및 상기 게이트 절연막 상에 위치하며, 상기 반도체층의 일정 영역과 대응되도록 위치하는 게이트 전극을 포함하며, 상기 소오스 전극 및 드레인 전극의 각 일측은 상기 반도체층에 접하며, 상기 반도체층과 접하는 소오스 전극 및 드레인 전극의 일측의 경사각은 소오스 전극 및 드레인 전극의 타측의 경사각보다 작은 것을 특징으로 하는 박막 트랜지스터를 제공한다.
산화물 반도체, 박막 트랜지스터
Description
도 1a는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 단면도.
도 1b는 본 발명의 일 실시 예에 따른 평판표시장치의 단면도.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 박막 트랜지스터 및 평판표시장치의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
300 : 기판 305 : 버퍼층
310a : 소오스 전극 310b : 드레인 전극
315a : 소오스 보조전극 315b : 드레인 보조전극
320 : 반도체층 330 : 게이트 절연막
340 : 게이트 전극 350 : 패시베이션막
355 : 비어홀 360 : 제 1 전극
370 : 절연막 375 : 개구부
380 : 발광층 390 : 제 2 전극
본 발명은 박막 트랜지스터 및 그 제조방법, 이를 포함하는 평판표시장치에 관한 것이다.
최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정표시장치(Liquid Crystal Display : LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 전계발광표시장치(Light Emitting Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.
이들 중, 액정표시장치는 음극선관에 비하여 시인성이 우수하고, 평균소비전력 및 발열량이 작으며, 또한, 전계발광표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 평판 표시 장치로 주목받고 있다.
평판표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 화소 전극에 연결하고 박막 트랜지스터의 게이트 전극에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
평판표시장치를 구동하기 위한 박막 트랜지스터는 이동도, 누설전류 등과 같은 기본적인 박막 트랜지스터의 특성뿐만 아니라, 오랜 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다. 여기서, 박막 트랜지스터의 반도체층은 주로 비정질 실리콘 또는 다결정 실리콘으로 형성되는데, 비정질 실리콘은 성막 공정이 간단하고 생산 비용이 적게 드는 장점이 있지만 전기적 신뢰성이 확보되지 못하는 문제가 있다. 또한 다결정 실리콘은 높은 공정 온도로 인하여 대면적 응용이 매우 곤란하며, 결정화 방식에 따른 균일도가 확보되지 못하는 문제점이 있다.
한편, 산화물로 반도체층을 형성할 경우, 낮은 온도에서 성막하여도 높은 이동도를 얻을 수 있으며 산소의 함량에 따라 저항의 변화가 커서 원하는 물성을 얻기가 매우 용이하기 때문에 최근 박막 트랜지스터로의 응용에 있어 큰 관심을 끌고 있다. 특히, 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4) 등을 그 예로 들 수 있다.
종래 산화물 반도체층을 포함하는 바텀(bottom) 게이트형 박막 트랜지스터를 제작할 경우, 반도체층 형성 후에 소오스 전극 및 드레인 전극을 증착하고 패터닝하게 되면 소오스 전극 및 드레인 전극 하부에 위치한 반도체층이 패터닝 공정에 의해 손상되기 때문에 박막 트랜지스터의 특성이 저하되는 문제점이 있다.
또한, 산화물로 반도체층을 형성할 경우, 산화물 반도체층의 특성상 스텝 커버리지가 좋지 않기 때문에 소자 특성이 저하되는 문제점이 있다.
따라서, 박막 트랜지스터의 신뢰성 및 제조수율을 확보할 수 없는 문제점이 있다.
따라서, 본 발명은 반도체 특성의 저하를 방지함으로써 소자의 신뢰성을 향상시킬 수 있는 박막트랜지스터 및 그 제조방법, 이를 포함하는 평판표시장치를 제공한다.
상기한 목적을 달성하기 위해, 본 발명은, 기판, 상기 기판 상에 위치하는 소오스 전극 및 드레인 전극, 상기 소오스 전극 및 드레인 전극 상에 위치하며, 산화물을 포함하는 반도체층, 상기 반도체층 상에 위치하는 게이트 절연막 및 상기 게이트 절연막 상에 위치하며, 상기 반도체층의 일정 영역과 대응되도록 위치하는 게이트 전극을 포함하며, 상기 소오스 전극 및 드레인 전극의 각 일측은 상기 반도체층에 접하며, 상기 반도체층과 접하는 소오스 전극 및 드레인 전극의 일측의 경사각은 소오스 전극 및 드레인 전극의 타측의 경사각보다 작은 것을 특징으로 하는 박막 트랜지스터를 제공한다.
또한, 본 발명은 기판 상에 소오스 전극 및 드레인 전극을 형성하되, 소오스 전극 및 드레인 전극의 일측의 경사각을 타측의 경사각보다 작게 형성하는 단계, 상기 소오스 전극 및 드레인 전극 상에 산화물을 포함하는 반도체층을 형성하는 단 계, 상기 반도체층을 포함한 기판 전면에 게이트 절연막을 형성하는 단계 및 상기 반도체층의 일정 영역에 대응하며, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.
또한, 본 발명은 기판, 상기 기판 상에 위치하는 소오스 전극 및 드레인 전극, 상기 소오스 전극 및 드레인 전극 상에 위치하며, 산화물을 포함하는 반도체층, 상기 반도체층 상에 위치하는 게이트 절연막, 상기 게이트 절연막 상에 위치하며, 상기 반도체층의 일정 영역과 대응되도록 위치하는 게이트 전극 및 상기 소오스 전극 또는 드레인 전극과 전기적으로 연결된 제 1 전극을 포함하며, 상기 소오스 전극 및 드레인 전극의 각 일측은 상기 반도체층에 접하며, 상기 반도체층과 접하는 소오스 전극 및 드레인 전극의 일측의 경사각은 소오스 전극 및 드레인 전극의 타측의 경사각보다 작은 것을 특징으로 하는 평판표시장치를 제공한다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시 예들을 상세하게 설명하도록 한다.
<실시예>
도 1a는 본 발명의 일 실시예에 따른 박막 트랜지스터를 도시한 단면도이다.
도 1a를 참조하면, 기판(100) 상에 버퍼층(105)이 위치한다. 상기 버퍼층(105) 상에 소오스 전극(110a) 및 드레인 전극(110b)이 위치한다. 상기 소오스 전극(110a) 및 드레인 전극(110b)의 일측의 경사각은 5 내지 60°인 것이 바람직하다. 여기서, 상기 소오스 전극(110a) 및 드레인 전극(110b)의 일측의 경사각이 5° 이상일 경우에는 전극 사이즈가 커지는 것을 방지하여 초소형 소자의 구현이 가능하고, 60°이하인 경우에는 후속 공정에서 산화물 반도체층의 스텝 커버리지를 향상시켜 소자 특성이 저하되는 것을 방지할 수 있는 이점이 있다. 따라서, 상기 소오스 전극(110a) 및 드레인 전극(110b)의 일측의 경사각이 5 내지 60°인 것이 바람직하며, 보다 바람직하게는 10 내지 50°, 더욱 바람직하게는 25 내지 45°일 수 있다.
상기 소오스 전극(110a) 및 드레인 전극(110b) 상에 상기 소오스 전극(110a) 및 드레인 전극(110b)과 전기적으로 연결되며, 산화물을 포함하는 반도체층(120)이 위치한다. 상기 반도체층(120)은 아연 산화물(ZnO), 인듐 아연 산화물(InZnO), 인듐 갈륨 아연 산화물(InGaZnO) 및 아연 주석 산화물(ZnSnO)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 것이 바람직하다. 상기 반도체층(120)은 상기 소오스 전극(110a) 및 드레인 전극(110b)의 각각의 일측에 접하며, 상기 일측의 경사각이 5 내지 60°로 낮기 때문에 반도체층(120)의 스텝 커버리지가 우수하게 된다.
또한, 상기 소오스 전극(110a) 및 드레인 전극(110b)의 배선저항을 낮추기 위해, 상기 소오스 전극(110a) 및 드레인 전극(110b)과 반도체층(120)이 접하는 부분 이외의 부분에 소오스 보조전극(115a) 및 드레인 보조전극(115b)이 위치한다.
상기 반도체층(120) 상에는 게이트 절연막(130)이 위치한다. 상기 게이트 절연막(130) 상에 상기 반도체층(120)의 일정 영역과 대응되는 게이트 전극(140)이 위치한다.
이상과 같은 구조를 갖는 본 발명의 일 실시 예에 따른 박막 트랜지스터는 반도체층과 접하는 소오스 전극 및 드레인 전극의 일측의 경사각을 5 내지 60°로 형성함으로써, 소오스 전극 및 드레인 전극 상부에 형성되는 산화물을 포함하는 반도체층의 스텝 커버리지를 향상시켜 박막 트랜지스터의 전기적 특성이 저하되는 것을 방지할 수 있다. 따라서, 소자의 신뢰성이 높은 박막 트랜지스터를 제공할 수 있는 이점이 있다.
도 1b는 본 발명의 일 실시예에 따른 평판표시장치의 구조를 도시한 단면도이다.
도 1b를 참조하면, 도 1a에 도시된 바와 같은 구조를 갖는 박막 트랜지스터가 기판(100) 상에 위치한다.
상기 박막 트랜지스터는 소오스 전극(110a), 드레인 전극(110b), 소오스 보조전극(115a), 드레인 보조전극(115b), 산화물을 포함하는 반도체층(120), 게이트 절연막(130) 및 게이트 전극(140)을 포함한다.
상기 박막 트랜지스터상에 패시베이션막(150)이 위치한다. 상기 패시베이션막(150) 및 상기 게이트 절연막(130)은 드레인 보조전극(115b)의 일부를 노출시키는 비어홀(155)이 위치한다. 또한, 상기 패시베이션막(180) 상에는 상기 비어홀(155)을 통해 드레인 보조전극(115b)과 전기적으로 연결되는 제 1 전극(160)이 위치한다.
상기 제 1 전극(160)을 포함하는 기판(100) 상에 절연막(170)이 위치한다. 상기 절연막(170)은 상기 제 1 전극(160)의 일부 영역을 노출시키는 개구부(175)가 형성된다.
상기 절연막(170) 및 개구부(175) 상에 발광층(180)이 위치하고, 상기 발광층(180)을 포함하는 기판(100) 상에 제 2 전극(190)이 위치한다.
이상과 같은, 본 발명의 실시 예에 따른 평판표시장치는 반도체층의 스텝 커버리지가 저하되는 것을 방지하여 박막 트랜지스터의 특성이 저하되는 것을 방지할 수 있는 신뢰성이 높은 평판표시장치를 제공할 수 있는 이점이 있다.
이하에서는 도 2a 내지 도 2e를 참조하여, 상기와 같은 구조를 갖는 본 발명의 실시예에 따른 박막 트랜지스터 및 평판표시장치의 제조방법을 설명하기로 한다.
도 2a를 참조하면, 기판(300)이 제공된다. 상기 기판(300)은 절연유리, 플라스틱 또는 도전성 물질을 포함할 수 있으며, 플렉서블 기판일 수 있다. 기판(300) 상에 버퍼층(305)을 형성한다. 버퍼층(305)은 기판(300)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성하는 것으로, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등을 사용하여 선택적으로 형성한다.
이어, 버퍼층(305) 상에 크롬(Cr), 몰리브덴(Mo), 인듐 틴 옥사이드(ITO) 또는 알루미늄(Al) 등과 같은 금속을 적층하고 이를 패터닝하여 소오스 전극(310a) 및 드레인 전극(310b)을 형성한다. 이때, 상기 소오스 전극(310a) 및 드레인 전 극(310b)의 일측의 경사각을 5 내지 60°로 형성하는 것이 바람직하다. 상기 소오스 전극(310a) 및 드레인 전극(310b)의 일측의 경사각이 5°이상일 경우에는 전극 사이즈가 커지는 것을 방지하여 초소형 소자의 구현이 가능하고, 60°이하인 경우에는 후속 공정에서 산화물 반도체층의 스텝 커버리지를 좋게 하여 소자 특성이 저하되는 것을 방지할 수 있는 이점이 있다. 따라서, 상기 소오스 전극(310a) 및 드레인 전극(310b)의 일측의 경사각이 5 내지 60°인 것이 바람직하며, 보다 바람직하게는 10 내지 50°, 더욱 바람직하게는 25 내지 45°일 수 있다.
여기서, 상기 소오스 전극(310a) 및 드레인 전극(310b)의 경사각을 형성하는 방법으로는 습식 또는 건식 식각법을 사용할 수 있으며, 습식 식각의 경우에는 등방성 식각이기 때문에 경사각을 완만하게 할 수 있고, 또한, 식각용액의 농도를 낮춰 식각 속도를 천천히 함으로써 경사를 완만하게 할 수 있다. 이와는 달리, 건식 식각법의 경우에는 일반적으로 기판쪽에 바이어스를 걸어 기판쪽으로 오는 반응이온에 속도를 가하여 식각하는 방법이지만, 본 발명에서는 기판쪽에 역바이어스를 걸어 반응 이온의 반응성을 낮춤으로써 경사각을 완만하게 할 수 있다.
이어, 소오스 전극(310a) 및 드레인 전극(310b) 상에 소오스 보조전극(315a) 및 드레인 보조전극(315b)을 형성한다. 상기 소오스 보조전극(315a) 및 드레인 보조전극(315b)은 상기 소오스 전극(310a) 및 드레인 전극(310b)의 배선저항을 낮추기 위해, 알루미늄(Al), 은(Ag), 마그네슘(Mg) 또는 몰리브덴(Mo) 등과 같은 저저항의 금속을 사용하는 것이 바람직하다.
이때, 소오스 보조전극(315a) 및 드레인 보조전극(315b)은 상기 소오스 전 극(310a) 및 드레인 전극(310b)이 이후 공정에서 형성될 반도체층에 접하는 부분 이외에 형성하여 반도체층과 소오스 전극(310a) 및 드레인 전극(310b) 사이에 콘택 저항이 발생하는 것을 방지하는 것이 바람직하다.
본 발명의 실시예에서는 소오스 전극(310a) 및 드레인 전극(310b)을 형성한 후에, 소오스 보조전극(315a) 및 드레인 보조전극(315b)을 형성하였지만, 이와는 달리, 소오스 보조전극(315a) 및 드레인 보조전극(315b)을 형성한 후에, 소오스 전극(310a) 및 드레인 전극(310b)을 형성할 수도 있다.
다음, 상기 소오스 전극(310a) 및 드레인 전극(310b) 상에 반도체층(320)을 형성한다. 상기 반도체층(320)은 양측 단부는 각각 소오스 전극(310a) 및 드레인 전극(310b)과 전기적으로 연결된다. 이때, 반도체층(320)은 산화물로 형성할 수 있으며, 아연 산화물(ZnO), 인듐 아연 산화물(InZnO), 아연 주석 산화물(ZnSnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4)을 포함하도록 형성할 수 있다.
도 2b를 참조하면, 도 2a의 A영역을 도시한 것으로, 상기 소오스 전극(310a) 또는 드레인 전극(310b)의 일측과 반도체층(320)이 접하는 부분을 나타낸다. 산화물을 포함하는 반도체층(320)은 스텝 커버리지가 좋지 않기 때문에 상기 소오스 전극(310a) 및 드레인 전극(310b)이 반도체층(320)에 접하는 부분의 경사각을 낮춤으로써, 상기 반도체층(320)의 스텝 커버리지를 향상시킬 수 있다. 따라서, 상기 소오스 전극(310a) 또는 드레인 전극(310b)의 경사각(θ)은 5 내지 60°, 바람직하게는 10 내지 50°, 보다 바람직하게는 25 내지 45°를 이룬다.
이어서, 도 2c를 참조하면, 상기 반도체층(320)을 포함하는 기판(300) 상에 게이트 절연막(330)을 형성한다. 상기 게이트 절연막(330)은 실리콘 산화물(SiOx) 또는 실리콘 산화질화물(SiOxNy)을 포함할 수 있으며, 5nm 내지 500nm의 두께를 갖는 것이 바람직하다.
이어, 상기 게이트 절연막(330)을 포함하는 기판(300) 상에 크롬(Cr), 몰리브덴(Mo), 인듐 틴 옥사이드(ITO) 또는 알루미늄(Al)과 같은 금속막을 적층한 다음, 이를 패터닝하여, 게이트 전극(340)을 형성한다. 이때, 상기 게이트 전극(340)은 상기 반도체층(320)의 일정 영역과 대응되도록 형성하는 것이 바람직하다.
상기와 같이, 소오스 전극(310a), 드레인 전극(310b), 소오스 보조전극(315a) 및 드레인 보조전극(315b), 반도체층(320), 게이트 절연막(330) 및 게이트 전극(340)을 포함하는 박막 트랜지스터가 제조된다.
이어, 도 2d를 참조하면, 상기 박막 트랜지스터가 형성된 기판(300) 상에 패시베이션막(350)을 형성한다. 그런 다음, 상기 패시베이션막(350) 및 게이트 절연막(330)을 식각하여, 상기 드레인 보조전극(315b)의 일부를 노출시키는 비어홀(355)을 형성한다.
이어서, 상기 패시베이션막(350) 및 비어홀(355) 상에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ICO(Indium Cerium Oxide) 또는 ZnO(Zinc Oxide)와 같은 일함수가 높은 도전물질을 적층하고 이를 패터닝하여 제 1 전극(360)을 형성한다.
다음, 도 2e를 참조하면, 상기 제 1 전극(360)을 포함하는 기판(300) 상에 절연막(370)을 형성한다. 상기 절연막(370)은 무기막으로 형성하는 경우 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 SOG(silicate on glass)를 사용하여 형성하는 것이 바람직하고, 유기막으로 형성하는 경우 아크릴계 수지, 폴리이미드계 수지 또는 BCB(benzocyclobutene)을 사용하여 형성하는 것이 바람직하다.
이어, 상기 절연막(370)의 일부를 식각하여 상기 제 1 전극(360)의 일부 영역을 노출시키는 개구부(375)를 형성한다. 그리고, 상기 절연막(370) 및 개구부(375) 상에 발광층(380)을 형성한다. 상기 발광층(380)은 유기물 또는 무기물을 포함할 수 있다.
이어서, 상기 발광층(380)을 포함하는 기판(300) 상에 배선 저항 및 일함수가 낮은 마그네슘(Mg), 은(Ag), 알루미늄(Al), 칼슘(Ca) 또는 이들의 합금 물질을 적층하여 제 2 전극(390)을 형성하여 본 발명의 일 실시예에 따른 평판표시장치를 완성한다.
본 발명의 일 실시예에서는 제 1 전극(360)과 제 2 전극(390) 사이에 발광층(380)을 포함하는 평판표시장치를 개시하지만, 이와는 달리, 제 1 전극(360)과 제 2 전극(390) 사이에 액정층을 포함하는 액정표시장치에도 적용 가능하다.
상기와 같이, 본 발명의 일 실시예에 따른 박막 트랜지스터 및 평판표시장치는 반도체층과 접하는 소오스 전극 및 드레인 전극의 일측의 경사각을 5 내지 60°로 형성함으로써, 소오스 전극 및 드레인 전극 상부에 형성되는 산화물을 포함하는 반도체층의 스텝 커버리지를 향상시켜 박막 트랜지스터의 전기적 특성이 저하되는 것을 방지할 수 있다.
또한, 소오스 전극 및 드레인 전극을 형성한 이후에 반도체층을 형성함으로써, 종래 반도체층을 형성한 이후에 소오스 전극 및 드레인 전극을 형성함에 따라 반도체층이 손상되어 박막 트랜지스터의 전기적 특성이 저하되는 것을 방지할 수 있다.
따라서, 소자의 신뢰성이 높은 박막 트랜지스터 및 평판표시장치를 제공할 수 있는 이점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 바와 같이, 본 발명의 박막 트랜지스터 및 그 제조방법, 이를 포함하는 평판표시장치는 박막 트랜지스터의 전기적 특성이 저하되는 것을 방지할 수 있다.
따라서, 소자의 신뢰성이 높은 박막 트랜지스터 및 이를 포함하는 평판표시장치를 제공할 수 있는 이점이 있다.
Claims (22)
- 기판;상기 기판 상에 위치하는 소오스 전극 및 드레인 전극;상기 소오스 전극 및 드레인 전극 상에 위치하며, 산화물을 포함하는 반도체층;상기 반도체층 상에 위치하는 게이트 절연막; 및상기 게이트 절연막 상에 위치하며, 상기 반도체층의 일정 영역과 대응되도록 위치하는 게이트 전극을 포함하며,상기 소오스 전극 및 드레인 전극의 각 일측은 상기 반도체층에 접하며, 상기 반도체층과 접하는 소오스 전극 및 드레인 전극의 일측의 경사각은 소오스 전극 및 드레인 전극의 타측의 경사각보다 작은 것을 특징으로 하는 박막 트랜지스터.
- 제 1항에 있어서,상기 반도체층과 접하는 소오스 전극 및 드레인 전극의 일측의 경사각은 5 내지 60°인 것을 특징으로 하는 박막 트랜지스터.
- 제 1항에 있어서,상기 반도체층과 접하는 소오스 전극 및 드레인 전극의 일측의 경사각은 10 내지 50°인 것을 특징으로 하는 박막 트랜지스터.
- 제 1항에 있어서,상기 반도체층과 접하는 소오스 전극 및 드레인 전극의 일측의 경사각은 25 내지 45°인 것을 특징으로 하는 박막 트랜지스터.
- 제 1항에 있어서,상기 반도체층은 아연산화물(ZnO), 인듐아연산화물(InZnO), 인듐갈륨아연산화물(InGaZnO) 및 아연주석산화물(ZnSnO)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 것을 특징으로 하는 박막 트랜지스터.
- 제 1항에 있어서,상기 소오스 전극 및 드레인 전극은 보조전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터.
- 제 6항에 있어서,상기 보조전극은 상기 반도체층에 접하는 상기 소오스 전극 및 드레인 전극 부분을 제외한 부분에 위치하는 것을 특징으로 하는 박막 트랜지스터.
- 기판 상에 소오스 전극 및 드레인 전극을 형성하되, 소오스 전극 및 드레인 전극의 일측의 경사각을 타측의 경사각보다 작게 형성하는 단계;상기 소오스 전극 및 드레인 전극 상에 산화물을 포함하는 반도체층을 형성하는 단계;상기 반도체층을 포함한 기판 전면에 게이트 절연막을 형성하는 단계; 및상기 반도체층의 일정 영역에 대응하며, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 8항에 있어서,상기 반도체층은 아연산화물(ZnO), 인듐아연산화물(InZnO), 인듐갈륨아연산화물(InGaZnO) 및 아연주석산화물(ZnSnO)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 8항에 있어서,상기 반도체층과 접하는 소오스 전극 및 드레인 전극의 일측의 경사각은 5 내지 60°로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 8항에 있어서,상기 반도체층과 접하는 소오스 전극 및 드레인 전극의 일측의 경사각은 10 내지 50°로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 8항에 있어서,상기 반도체층과 접하는 소오스 전극 및 드레인 전극의 일측의 경사각은 25 내지 45°로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 8항에 있어서,상기 소오스 전극 및 드레인 전극 상에 보조전극을 더 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 13항에 있어서,상기 보조전극은 상기 반도체층에 접하는 상기 소오스 전극 및 드레인 전극 부분을 제외한 부분에 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 기판;상기 기판 상에 위치하는 소오스 전극 및 드레인 전극;상기 소오스 전극 및 드레인 전극 상에 위치하며, 산화물을 포함하는 반도체층;상기 반도체층 상에 위치하는 게이트 절연막;상기 게이트 절연막 상에 위치하며, 상기 반도체층의 일정 영역과 대응되도록 위치하는 게이트 전극; 및상기 소오스 전극 또는 드레인 전극과 전기적으로 연결된 제 1 전극을 포함하며,상기 소오스 전극 및 드레인 전극의 각 일측은 상기 반도체층에 접하며, 상기 반도체층과 접하는 소오스 전극 및 드레인 전극의 일측의 경사각은 소오스 전극 및 드레인 전극의 타측의 경사각보다 작은 것을 특징으로 하는 평판표시장치.
- 제 15항에 있어서,상기 반도체층과 접하는 소오스 전극 및 드레인 전극의 일측의 경사각은 5 내지 60°인 것을 특징으로 하는 평판표시장치.
- 제 15항에 있어서,상기 반도체층과 접하는 소오스 전극 및 드레인 전극의 일측의 경사각은 10 내지 50°인 것을 특징으로 하는 평판표시장치.
- 제 15항에 있어서,상기 반도체층과 접하는 소오스 전극 및 드레인 전극의 일측의 경사각은 25 내지 45°인 것을 특징으로 하는 평판표시장치.
- 제 15항에 있어서,상기 반도체층은 아연산화물(ZnO), 인듐아연산화물(InZnO), 인듐갈륨아연산화물(InGaZnO) 및 아연주석산화물(ZnSnO)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 것을 특징으로 하는 평판표시장치.
- 제 15항에 있어서,상기 소오스 전극 및 드레인 전극은 보조전극을 더 포함하는 것을 특징으로 하는 평판표시장치.
- 제 15항에 있어서,상기 보조전극은 상기 반도체층에 접하는 상기 소오스 전극 및 드레인 전극 부분을 제외한 부분에 위치하는 것을 특징으로 하는 평판표시장치.
- 제 15항에 있어서,상기 제 1 전극 상에 위치하는 제 2 전극을 포함하며, 상기 제 1 전극과 제 2 전극 사이에 발광층 또는 액정층을 더 포함하는 것을 특징으로 하는 평판표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070040158A KR20080095540A (ko) | 2007-04-25 | 2007-04-25 | 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070040158A KR20080095540A (ko) | 2007-04-25 | 2007-04-25 | 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080095540A true KR20080095540A (ko) | 2008-10-29 |
Family
ID=40155183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070040158A KR20080095540A (ko) | 2007-04-25 | 2007-04-25 | 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080095540A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013109071A1 (ko) * | 2012-01-20 | 2013-07-25 | 경희대학교 산학협력단 | 산화물 반도체 박막 트랜지스터 제조방법 및 이를 이용한 능동구동 디스플레이 장치, 능동구동 센서장치 |
| US8890139B2 (en) | 2011-10-19 | 2014-11-18 | Samsung Display Co., Ltd. | Solution composition for passivation layer, thin film transistor array panel, and manufacturing method for thin film transistor array panel |
| US8912027B2 (en) | 2012-07-24 | 2014-12-16 | Samsung Display Co., Ltd | Display device and method of manufacturing the same |
| KR20190018555A (ko) * | 2010-02-19 | 2019-02-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
| JP2022140487A (ja) * | 2009-12-04 | 2022-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2007
- 2007-04-25 KR KR1020070040158A patent/KR20080095540A/ko not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022140487A (ja) * | 2009-12-04 | 2022-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20190018555A (ko) * | 2010-02-19 | 2019-02-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
| US8890139B2 (en) | 2011-10-19 | 2014-11-18 | Samsung Display Co., Ltd. | Solution composition for passivation layer, thin film transistor array panel, and manufacturing method for thin film transistor array panel |
| US9188867B2 (en) | 2011-10-19 | 2015-11-17 | Samsung Display Co., Ltd. | Solution composition for passivation layer, thin film transistor array panel, and manufacturing method for thin film transistor array panel |
| US9470978B2 (en) | 2011-10-19 | 2016-10-18 | Samsung Display Co., Ltd. | Solution composition for passivation layer, thin film transistor array panel, and manufacturing method for thin film transistor array panel |
| WO2013109071A1 (ko) * | 2012-01-20 | 2013-07-25 | 경희대학교 산학협력단 | 산화물 반도체 박막 트랜지스터 제조방법 및 이를 이용한 능동구동 디스플레이 장치, 능동구동 센서장치 |
| CN104272462A (zh) * | 2012-01-20 | 2015-01-07 | 庆熙大学校产学协力团 | 氧化物半导体薄膜晶体管的制备方法、使用该晶体管的有源操作显示装置和有源操作传感器装置 |
| US8912027B2 (en) | 2012-07-24 | 2014-12-16 | Samsung Display Co., Ltd | Display device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018227750A1 (zh) | 柔性tft基板的制作方法 | |
| KR102180037B1 (ko) | 가요성 표시 장치 및 그 제조 방법 | |
| US9190630B2 (en) | Flexible organic electroluminescent device and method for fabricating the same | |
| US9391097B2 (en) | Thin film transistor, array substrate and method of manufacturing the same and display device | |
| TWI535034B (zh) | 畫素結構及其製作方法 | |
| US10164217B2 (en) | Method of manufacturing array substrate having OLED connected to TFT substrate with a conductive bridge | |
| CN107680993A (zh) | Oled面板及其制作方法 | |
| CN109166896A (zh) | 显示面板及其制作方法 | |
| EP3278368B1 (en) | Thin film transistor, array substrate, and fabrication method thereof, and display apparatus | |
| TW580776B (en) | Organic LED device and manufacturing method of the same | |
| CN105552249A (zh) | Oled显示基板及其制作方法、显示装置 | |
| KR101622645B1 (ko) | 유기발광 표시장치의 제조방법 | |
| WO2015103837A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及有机发光显示面板 | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| KR20110055936A (ko) | 어레이 기판 및 이의 제조방법 | |
| CN103258743A (zh) | 薄膜晶体管、薄膜晶体管阵列基板及其制造方法 | |
| CN106229297B (zh) | Amoled像素驱动电路的制作方法 | |
| KR20090041506A (ko) | 박막 트랜지스터 및 이를 포함하는 표시장치 | |
| WO2019080252A1 (zh) | Oled背板的制作方法 | |
| US9099497B2 (en) | Pixel drive circuit and preparation method therefor, and array substrate | |
| US20070262299A1 (en) | Organic light emitting device and method of fabricating the same | |
| US10504731B2 (en) | TFT substrate and manufacturing method thereof | |
| WO2013170574A1 (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN103247762A (zh) | 一种主动式oled显示器件及其制备方法 | |
| KR101689886B1 (ko) | 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |