CN103258743A - 薄膜晶体管、薄膜晶体管阵列基板及其制造方法 - Google Patents

薄膜晶体管、薄膜晶体管阵列基板及其制造方法 Download PDF

Info

Publication number
CN103258743A
CN103258743A CN2012105197106A CN201210519710A CN103258743A CN 103258743 A CN103258743 A CN 103258743A CN 2012105197106 A CN2012105197106 A CN 2012105197106A CN 201210519710 A CN201210519710 A CN 201210519710A CN 103258743 A CN103258743 A CN 103258743A
Authority
CN
China
Prior art keywords
layer
insulating barrier
grid
grid insulating
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105197106A
Other languages
English (en)
Other versions
CN103258743B (zh
Inventor
徐铉植
金峰澈
金大元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103258743A publication Critical patent/CN103258743A/zh
Application granted granted Critical
Publication of CN103258743B publication Critical patent/CN103258743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了薄膜晶体管、薄膜晶体管阵列基板及其制造方法。所述制造薄膜晶体管的方法，包括：顺序形成基板上的第一金属层和第一金属层上铜的第二金属层；执行等离子体工艺以在第二金属层上形成氮化铜层；图案化氮化铜层、第二金属层和第一金属层以形成栅极；在包括栅极的基板上形成氮化硅的第一栅极绝缘层；在第一栅极绝缘层上形成氧化硅的第二栅极绝缘层；在第二栅极绝缘层上形成由氧化物半导体材料形成的半导体层；和在半导体层上形成源极和漏极，所述源极与漏极分隔开。

Description

薄膜晶体管、薄膜晶体管阵列基板及其制造方法
本申请要求2012年2月15日于韩国提交的韩国专利申请10-2012-0015290的权益，在此通过参考将其并入本文。
技术领域
本发明涉及一种薄膜晶体管（TFT）以及TFT阵列基板，更特别地，涉及一种使用铜信号线的TFT和TFT阵列基板及其制造方法。
背景技术
例如等离子体显示面板（PDP）装置、液晶显示（LCD）装置和有机发光二极管（OLED）装置的平板显示器受到广泛的研究和使用。由于平板显示器在厚度、重量和功耗方面具有优势，因此用作取代阴极射线管（CRT）的显示器。
为了满足大尺寸和高分辨率的平板显示器的需求，需要降低信号线的宽度和增加信号线的长度，由此快速增大了线电阻且会发生压降。
为了降低线电阻，将相对低阻的材料，例如铜（Cu）和银（Ag）用于例如栅极线的信号线。特别是，Cu的图案化工艺比Ag简单，且Cu膜的电阻率（即2.1~2.3μΩcm）小于广泛用作信号线的铝膜的电阻率（即3.1μΩcm）。此外，Cu层比Al层对小丘问题（hillock problem）具有更强的抵抗性。因此在用作信号线的材料方面Cu膜受到关注。
但是，Cu与玻璃的粘附性较差。因此，会发生Cu线自玻璃基板剥落的问题。此外，由于Cu离子尺寸小，因此Cu离子容易扩散通过氧化硅膜。因此，在形成氧化硅的绝缘层于Cu线上的情况下，Cu线的Cu离子会扩散到绝缘层中，使得绝缘层的绝缘性变差。
而且，由于Cu具有高氧化性，因此当暴露到空气时Cu容易被氧化。被氧化的Cu增加了Cu线的电阻和应力，使得Cu线的电学特性变差。
发明内容
因此，本发明旨在提供一种薄膜晶体管、制造该薄膜晶体管的方法、以及制造平板显示器的方法，其基本避免了由于现有技术的限制和不足导致的一个或多个问题。
本发明的一个目的是提供一种具有改进性能的阵列基板。
本发明的另一目的是提供一种能够通过使用特别用于栅极的Cu层来防止压降问题的平板显示器。
具体地，本发明实现以下目标。
第一，存在由SiO2制成的绝缘层自包括Cu的栅极剥落的问题。这可能是由于SiO2和Cu之间粘附性较差导致的。这个问题导致Cu离子扩散到SiO2中，这会降低绝缘性。第二，存在包括Cu的栅极自基板剥落的另一问题。这个问题也是由于Cu和例如由玻璃、塑料等制成的基板之间粘附性较差导致的。第三，必须改进包括Cu的栅极对氧化物和H2O的抵抗性。这是由于Cu易被氧化。本发明解决了上述问题。
在下文描述中将列出本发明的其他特征和优势，且根据描述其一部分是显而易见的，或者可通过实践本发明获知。可通过在所撰写的说明书及其权利要求和所附附图中特别指出的结构实现并获得本发明目的和其它优势。
为了实现这些和其他优势且根据本发明的目的，如本文所体现且广泛描述的，一种制造薄膜晶体管的方法包括：顺序地在基板上形成第一金属层和在第一金属层上形成铜的第二金属层；执行等离子体工艺以在第二金属层上形成氮化铜层；图案化氮化铜层、第二金属层和第一金属层以形成栅极；在包括栅极的基板上形成氮化硅的第一栅极绝缘层；在第一栅极绝缘层上形成氧化硅的第二栅极绝缘层；在第二栅极绝缘层上形成由氧化物半导体材料形成的半导体层；和在半导体层上形成源极和漏极，所述源极与漏极分隔开。
另一方面，一种制造薄膜晶体管（TFT）阵列基板的方法包括：顺序形成在基板上的第一金属层和在第一金属层上的铜的第二金属层；执行等离子体工艺以在第二金属层上形成氮化铜层；图案化氮化铜层、第二金属层和第一金属层以形成栅极线和栅极；在包括栅极线和栅极的基板上形成氮化硅的第一栅极绝缘层；在第一栅极绝缘层上形成氧化硅的第二栅极绝缘层；在第二栅极绝缘层上形成由氧化物半导体材料成的半导体层；在半导体层上形成蚀刻停止层；在半导体层上形成源极和漏极和在第二栅极绝缘层上形成数据线，所述源极与漏极通过插入两者之间的蚀刻停止层而分隔开，且所述源极连接到数据线；和形成连接到漏极的像素电极。
另一方面，一种薄膜晶体管包括：在基板上的栅极，其中栅极包括由铜形成的第一层和第一层上由氮化铜形成的第二层；在包括栅极的基板上且由氮化硅形成的第一栅极绝缘层；在第一栅极绝缘层上且由氧化硅形成的第二栅极绝缘层；在第二栅极绝缘层上由氧化物半导体材料形成的半导体层；形成在半导体层上的蚀刻停止层；和形成在蚀刻停止层上且彼此间隔的源极和漏极。
另一方面，一种薄膜晶体管（TFT）阵列基板包括：在基板上的栅极，其中栅极包括由铜形成的第一层和在第一层上由氮化铜形成的第二层；在包括栅极的基板上且由氮化硅形成的第一栅极绝缘层；在第一栅极绝缘层上且由氧化硅形成的第二栅极绝缘层；在第二栅极绝缘层上由氧化物半导体材料形成的半导体层；和形成在半导体层上的蚀刻停止层；形成在蚀刻停止层上且彼此间隔的源极和漏极；连接到栅极的栅极线；在第二栅极绝缘层上且连接到源极的数据线；和连接到漏极的像素电极。
应当理解，前述一般描述和以下的具体描述都是示范性和说明性的，且意在提供如所要求保护的本发明的进一步解释。
附图说明
包括附图以提供本发明的进一步理解，附图结合到本说明书中并构成说明书的一部分，附图示出了本发明的实施例且与文字描述一起用于解释本发明的原理。
图1是根据本发明实施例的用于平板显示器的包括薄膜晶体管的阵列基板的截面图。
图2A至2I是根据本发明实施例的用于平板显示器的阵列基板的截面图。
图3是根据本发明实施例的用于平板显示器的包括薄膜晶体管的阵列基板的截面图。
图4是根据本发明实施例的有机发光二极管器件的截面图。
图5是图4中的有机发光显示器的部分放大截面图。
具体实施方式
现在将具体参考优选实施例，其实例于附图中示出。
图1是根据本发明实施例的用于平板显示器的包括薄膜晶体管的阵列基板的截面图。
参考图1，用于平板显示器的阵列基板包括栅极线（未示出）、数据线133、薄膜晶体管（TFT）Tr、像素电极129。
栅极线和数据线133彼此交叉以在显示区域A限定像素区。TFT Tr被设置在栅极线和数据线133的交叉部分。用于TFT Tr的区域称作开关区域TrA。像素电极129被设置在像素区P中。
TFT Tr包括栅极110、第一栅极绝缘层121、第二栅极绝缘层123、氧化物半导体层115、源极117和漏极119。TFT Tr还包括用于防止氧化物半导体层115暴露到用于图案化源极117和漏极119的蚀刻剂的蚀刻停止层116。
栅极110连接到栅极线，源极117连接到数据线133。即，TFT Tr电连接到栅极线和数据线133。漏极119与源极117分隔开。
钝化层125形成在TFT Tr上且包括暴露出漏极119的漏极接触孔127。像素电极129被设置在钝化层125上且经由漏极接触孔127接触漏极119。
包括氧化物半导体层115的TFT Tr具有较大迁移率（mobility），该迁移率是包括非晶硅半导体层的TFT的几倍至几百倍。例如，当氧化物半导体层由每一个都具有非晶硅结构、掺杂有铝（Al）、镍（Ni）、铜（Cu）、钽（Ta）、钼（Mo）、铪（Hf）和钛（Ti）中一种的氧化锌、氧化锡、氧化镓铟锌和氧化铟锡中的一种材料形成时，包括所述氧化物半导体层的TFT与包括非晶硅半导体层的TFT相比具有约20倍的迁移率。此外，即使在相对低温下沉积氧化物半导体层，氧化物半导体层也具有高迁移率和可靠性。
栅极110包括缓冲层111、在缓冲层111上的Cu层113和在Cu层113上的氮化铜（CuN）层114。缓冲层111由Mo、Ti和Mo-Ti合金（MoTi）中的一种形成。Cu层113具有低阻特性。
虽然Cu与玻璃基板具有较差的粘附性，但是Mo、Ti或者MoTi的缓冲层111与玻璃基板101具有卓越的粘附性。因此，由于缓冲层111，增加了Cu层113与基板101的粘附强度。
第一栅极绝缘层121由氮化硅形成，第二栅极绝缘层123由氧化硅形成。由于氮化硅具有大于氧化硅的介电常数，因此氮化硅的第一栅极绝缘层121足以改善存储电容器的存储容量。另一方面，由于氧化硅的绝缘性强于氮化硅，因此氧化硅的第二绝缘层123足以改善绝缘性。在本发明中，由于栅极绝缘层包括氮化硅的第一栅极绝缘层121和氧化硅的第二栅极绝缘层123，因此由于该栅极绝缘层而在存储容量和绝缘性两个方面都存在优势。
通常，使用具有卓越绝缘性的氧化硅作为栅极绝缘层。但是，当栅极由铜形成时，由于氧化硅层与铜层的不良接触或者不良粘附性，存在氧化硅层的剥落问题。在本发明中，与铜层113以及第二栅极绝缘层123具有良好接触或者良好粘附性的氮化硅的第一栅极绝缘层121形成在铜层113和第二栅极绝缘层之间，从而防止了上述问题。
此外，由于氮化硅的第一栅极绝缘层121被设置在包括Cu的栅极110和氧化硅的第二栅极绝缘层123之间，因此防止了Cu自栅极110扩散到氧化硅的第二栅极绝缘层123中。因此，防止了（否则会由于Cu离子扩散导致的）第二栅极绝缘层123的绝缘性降低。
另一方面，Cu易于被氧化。但是，第一栅极绝缘层121覆盖栅极110，防止了栅极110的Cu层113被来自第二栅极绝缘层123的SiO2的氧化物质氧化。
在本发明中，如上所述，栅极110包括在Cu层113上的氮化铜层114。在Cu层113上执行使用氨（NH3）气、具有氮气的NH3气或者氮气的等离子体处理工艺，使得Cu层113表面上的晶粒变小且更致密。即，通过等离子体处理工艺，Cu层表面的氧化铜被还原成Cu，且在Cu层113上形成氮化铜层114。
因此，本发明中栅极110和栅极线中的每一个都具有Mo/Cu/CuN、Ti/Cu/CuN或者MoTi/Cu/CuN的三层。氮化铜层114覆盖Cu层113，从而进一步防止了Cu层113的氧化问题，且防止了由于Cu层113的氧化导致的电阻增加的问题。
而且，防止了在Cu层113中形成铜硅化物，从而进一步防止了电阻增加的问题。更具体地，如上所述，氮化硅的第一栅极绝缘层121形成在Cu层113上，以防止Cu离子扩散。这种情况下，通过Cu和氮化硅的反应，可在Cu层113中形成铜硅化物。在Cu层113中的铜硅化物会引起Cu层113的漏电流问题和击穿问题。
但是，通过等离子体处理工艺将氮化铜层114形成在Cu层113上，从而防止了Cu和氮化硅的反应。因此，能抑制在Cu层113中形成铜硅化物。
另一方面，第一栅极绝缘层121包括低于20%的氢（H2），从而防止空气中的氧气（O2）渗入到第一栅极绝缘层121中。最小化了通过第一栅极绝缘层121中的H2与空气或者第二栅极绝缘层123中的O2反应形成H2O。因此，最小化了H2O导致的TFT性能降低。
特别是，氢原子可用作氧化物半导体层115中的载流子，从而将氧化物层115转变成导电层。但是，由于第一栅极绝缘层121中的氢低于20%，和第二栅极绝缘层123被设置在第一栅极绝缘层121和氧化物半导体层115之间，因此防止了上述问题。
在本发明中，由于栅极110和栅极线由具有低阻特性的Cu形成，因此即使显示器较大也能防止由信号层导致的信号延迟。即，能防止由压降导致的图像质量变差。此外，由于可降低信号线宽度，所以提高了孔径比。
而且，由于Cu层113下方的缓冲层111，防止了由于Cu层113和基板101之间粘附强度较差导致的信号线剥落问题。由于防止了Cu层氧化，因此也能防止信号线的电特性变差。
而且，由于第一栅极绝缘层121中的氢低于20%，因此能防止空气中的氧气（O2）渗入到第一栅极绝缘层121中。结果，能防止H2O引起的Cu层113的氧化，且最小化了由H2O导致的TFT性能变差。防止了将氧化物半导体层115转变成导电层的问题。
图2A至2I是根据本发明实施例的用于平板显示器的阵列基板的截面图。为了便于说明，形成了TFT T的开关区域TrA被限定在像素区P中。
如图2A中所示，通过沉积Mo、Ti和MoTi中的一种将第一金属层110a形成在玻璃基板101上，通过沉积Cu将第二金属层113a形成在第一金属层110a上。当将Cu的第二金属层直接沉积在基板上时，存在由于Cu层和基板之间较差接触或者较差粘附性导致的剥落问题。但是，Mo或者MoTi的第一层110a与基板101和Cu的第二层113a两者都具有良好接触和良好粘附性，因此防止了由于基板101和Cu的第二金属层113a之间较差接触或者较差粘附性导致的剥落问题。
接下来，如图2B中所示，形成了第一和第二金属层110a和113a的基板101被设置在等离子体工艺腔室（未示出）中，用氨气、具有氮气的氨气或者氮气在第二金属层113a上进行等离子体工艺。例如，使用氨气和氮气的混合气体，将氮化铜材料层114a形成在第二金属层113a上，而不会对第二金属层113a表面造成损伤。
这种情况下，在真空等级为约80至120mTorr、功率为约800至1000W的腔室内执行等离子体工艺。将速率为约50至5000标准立方厘米每分钟（sccm）的氨气和速率为约10至5000sccm的氮气流入到腔室内。保持等离子体状态约1至100秒。
另一实例中，使用氨气和氮气的混合气体，在真空等级为约80至120mTorr、功率为约5k至15kW的腔室内执行等离子体工艺。将速率为约15000至30000sccm的氨气和速率为约35000至45000sccm的氮气流入到腔室内。保持等离子体状态约5至100秒。
如上所述，在其上形成了第二金属层113a的基板101上执行仅使用氮气的等离子体工艺。例如，在真空等级为约80至120mTorr、功率为约1k至5kW的腔室内执行等离子体工艺。将速率为约20000至40000sccm的氮气流入到腔室内。保持等离子体状态约5至100秒。通过使用氮气的等离子体工艺，能降低或去除CuN层114中的H2。
通过上述等离子体工艺，将氮化铜材料层114a形成在第二金属层113a上，从而防止第二金属层113a氧化。即，氮化铜层114a用作第二金属层113a的保护层。
接下来，如图2C中所示，执行第一掩模工艺，以图案化氮化铜材料层114a、第二金属层113a和第一金属层110a，第一掩模工艺包括形成光刻胶（PR）层的步骤、使用曝光掩模曝光PR层的步骤、显影曝光的PR层以形成PR图案的步骤、使用PR图案作为蚀刻掩模对层进行蚀刻的步骤、和剥去或者灰化PR图案的步骤。结果，在基板101上形成了每一个都包括缓冲层111、Cu层113和氮化铜层114的栅极线（未示出）和栅极110。栅极线沿着一方向延伸。栅极110连接到栅极线且位于开关区TrA中。
图2B和2C示出了在执行等离子体工艺之后，将层110a、113a和114a图案化。或者，可在等离子体工艺之前将层110a和113a图案化。这种情况下，氮化铜层形成在Cu层113的侧表面以及顶表面，从而进一步防止了铜离子从Cu层113扩散到第二栅极绝缘层123（图2D）中。因此，进一步防止了铜层113中的Cu与第一栅极绝缘层121中的氮化硅反应。
接下来，通过沉积氮化硅，将第一栅极绝缘层121形成在栅极线和栅极110上。通过使用氮气和硅烷（SiH4）气体的化学气相沉积（CVD），形成第一栅极绝缘层121。例如，在真空等级为约80至120mTorr、功率为约1500至1700W的腔室内沉积第一栅极绝缘层121。将速率为约600至800sccm的氮气和速率为约130至150sccm的硅烷气体流入到腔室中。
由于使用氮气和硅烷气体沉积了第一栅极绝缘层121，因此第一栅极绝缘层121中氢的重量%低于20%。因此，防止了空气中的氧气渗入到第一栅极绝缘层121中，也防止了湿气导致的Cu层113的氧化问题。
另一方面，当氮化硅的第一栅极绝缘层直接形成在Cu层上时，通过铜和氮化硅的反应在Cu层中形成铜硅化物。但是，由于通过上述等离子体工艺将氮化铜层114形成在Cu层113表面上，通过氮化铜层114防止了Cu层113中的Cu与第一栅极绝缘层121中的氮化硅反应。即，氮化铜层114用作Cu层113的防扩散层。
第一栅极绝缘层121具有约50至4000埃的厚度。氮化硅层具有相对高的介电常数。因此，考虑到存储容量，可控制第一栅极绝缘层121的厚度以将该厚度降低。
接下来，如图2D中所示，通过沉积氧化硅，将第二栅极绝缘层123形成在第一栅极绝缘层121上。例如，第二栅极绝缘层123可具有约500至4000埃的厚度，第二栅极绝缘层123的厚度大于第一栅极绝缘层121的厚度。
由于第一栅极绝缘层121使栅极线和栅极110不接触第二栅极绝缘层123，因此防止了铜离子扩散到第二栅极绝缘层123中。此外，铜层113不接触第二栅极绝缘层123，进一步防止了第二栅极绝缘层中的氧化物导致的铜氧化。
接下来，如图2E中所示，通过溅射方法将氧化物半导体层（未示出）沉积在第二栅极绝缘层123上，和将氧化物半导体层图案化成在开关区TrA中具有岛状的氧化物半导体层115。氧化物半导体层115对应于栅极110。如上所述，氧化物半导体115由掺杂有铝（Al）、镍（Ni）、铜（Cu）、钽（Ta）、钼（Mo）、铪（Hf）和钛（Ti）中一种的氧化锌、氧化锡、氧化镓铟锌和氧化铟锡中的一种形成。
当将氧化物半导体层115直接形成在氮化硅的第一栅极绝缘层121上，而没有第二栅极绝缘层123时，氧化物半导体层115中的氧化物半导体材料会由于氢原子而转变成具有导电性。但是，由于第一栅极绝缘层121中的氢低于约20重量%，且通过第二栅极绝缘层123阻挡了氢原子扩散到氧化物半导体层115中，因此防止了该问题。
接下来，如图2F中所示，无机绝缘材料层（未示出）形成在氧化物半导体层115上，且将无机绝缘材料层图案化以形成蚀刻停止层116。
接下来，如图2G中所示，通过沉积铝（Al）、Al合金、铜（Cu）、铜合金、钼（Mo）和铬（Cr）中的至少一种，将第三金属层（未示出）形成在蚀刻停止层116上。将第三金属层图案化以形成数据线133、源极117和漏极119。数据线133与栅极线交叉以限定像素区P并连接到源极117。源极和漏极117和119位于开关区TrA中且彼此间隔。
由于蚀刻停止层116覆盖氧化物半导体层115，因此在源极和漏极117和119的蚀刻工艺期间不会对氧化物半导体115造成损伤。
接下来，如图2H中所示，通过沉积例如氧化硅或氮化硅的无机绝缘材料、或者涂覆诸如苯并环丁烯（BC）或光丙烯的有机绝缘材料，将钝化层125形成在源极和漏极117和119以及数据线133上。图案化钝化层125以形成暴露出漏极119的漏极接触孔127。
接下来，如图2I中所示，通过沉积诸如氧化铟锡（ITO）或者氧化铟锌（IZO）的透明导电材料，在钝化层125上形成透明导电材料层（未示出）。图案化透明导电材料层以在像素区P中形成像素电极129。像素电极129经由漏极接触孔127接触漏极119。
另一方面，为了降低源极和漏极117和119以及数据线133的电阻，源漏极117和119以及数据线133中的每一个都包括铜层。这种情况下，如图3中所示，源极和漏极117和119以及数据线133分别包括Mo、Ti或者MoTi的第一层117a、119a和133a，Cu的第二层117b、119b和133b以及氮化铜的第三层117c、119c和133c。即，源极和漏极117和119以及数据线133具有与栅极110和栅极线相似的结构。
由于第一层117a、119a和133a，防止了铜离子扩散到氧化硅的第二栅极绝缘层123中。另一方面，当钝化层125由氧化硅形成时，由于第三层117c、119c和133c，防止了第二层117b、119b和133b中的铜氧化问题。当铜被氧化时，Cu线的电阻和应力增加，从而Cu线的电学特性降低。但是，由于上述结构，不再出现这些问题。此外，当钝化层125由氮化硅形成在没有第三层117c、119c和133c的源极和漏极117和119以及数据线133上时，通过铜和氮化硅的反应，铜硅化物会形成在铜的第二层117b、119b和133b中。但是，通过等离子体处理工艺，在第二层117b、119b和133b上形成氮化铜的第三层117c、119c和133c，从而防止了铜和氮化硅反应。因此，抑制了在第二层117b、119b和133b中形成铜硅化物。
此外，当钝化层125由氮化硅形成时，在钝化层中的氢原子容易与空气中的氧原子反应以形成湿气。在这种情况下，铜容易被湿气氧化。但是，由于第三层117c、119c和133c位于钝化层125和每一个第二层117b、119b和133b之间，因此防止了第二层117b、119b和133b中的铜氧化。
图4是根据本发明实施例的有机发光二极管器件的截面图，图5是图4中的有机发光二极管器件的部分放大截面图。
在平板显示器当中，有机电致发光显示（OELD）装置是自发光型的，且不需要背光单元。结果，OELD装置具有低重量和低功耗。此外，OELD装置在视角、对比度、响应时间等方面具有卓越特性。特别是，通过更简单的工艺制造OELD装置，OELD装置具有低制造成本。目前，提出了一种柔性OELD装置。
根据光传输方向，OELD装置分为顶发光型和底发光型。用底发光型OELD装置来解释实施例。
参考图4和5，OELD装置200包括基部基板101、发光二极管E和封装基板102。在基部基板101上，形成驱动TFT DTr、开关TFT（未示出）和发光二极管E。
在OELD装置200中，一个像素区P分成多个子像素SP。在每个子像素SP中，限定了用于驱动TFT DTr的驱动区DA、非显示区NA、用于滤色器131的发光区PA。
形成在每个子像素SP的驱动区DA中的驱动TFT DTr包括栅极110、第一和第二栅极绝缘层121和123、氧化物半导体层115、源极117和漏极119。尽管未示出，但是栅极线和数据线分别沿着子像素SP的边界延伸，且开关TFT具有与驱动TFT DTr相似的结构。开关TFT连接到栅极和数据线以及驱动TFTDTr。
驱动TFT DTr还包括防止氧化物半导体层115暴露到用于图案化源极117和漏极119的蚀刻剂的蚀刻停止层116。
包括氧化物半导体层115的驱动TFT DTr具有较大迁移率，该迁移率是包括非晶硅半导体层的驱动TFT DTr的几倍至几百倍。例如，当氧化物半导体层由每一个都具有非晶硅结构、掺杂有铝（Al）、镍（Ni）、铜（Cu）、钽（Ta）、钼（Mo）、铪（Hf）和钛（Ti）中一种的氧化锌、氧化锡、氧化镓铟锌和氧化铟锡中的一种材料形成时，与包括非晶硅半导体层的TFT相比，包括氧化物半导体层的驱动TFT DTr具有约20倍的迁移率。此外，即使在相对低温下沉积氧化物半导体层，氧化物半导体层也具有高迁移率和高可靠性。
栅极110包括缓冲层111、缓冲层111上的Cu层113、和Cu层113上的氮化铜（CuN）层114。缓冲层111由Mo、Ti和Mo-Ti合金（MoTi）中的一种形成。Cu层113具有低阻特性。
虽然Cu与玻璃基板具有较差粘附性，但是Mo、Ti或者MoTi的缓冲层111与玻璃基板101具有卓越的粘附性。因此，由于缓冲层111，增加了Cu层113与基板101的粘附强度。
第一栅极绝缘层121由氮化硅形成，且第二栅极绝缘层123由氧化硅形成。由于氮化硅具有大于氧化硅的介电常数，因此氮化硅的第一栅极绝缘层121足以提高存储电容器的存储容量。另一方面，由于氧化硅具有优于氮化硅的绝缘性，因此氧化硅的第二绝缘层123足以改善绝缘性。在本发明中，由于栅极绝缘层包括氮化硅的第一栅绝缘层121和氧化硅的第二栅极绝缘层123，因此由于该栅极绝缘层，在存储容量和绝缘性两个方面都存在优势。
此外，由于氮化硅的第一栅极绝缘层121设置在包括Cu的栅极110和氧化硅的第二栅极绝缘层123之间，因此防止了Cu自栅极110扩散到氧化硅的第二栅极绝缘层123中。氧化硅层易于被Cu离子损伤。但是，第一栅极绝缘层121用作Cu离子扩散的阻挡，不存在Cu离子对第二栅极绝缘层123造成的损伤。
另一方面，Cu易于被氧化。但是，第一栅极绝缘层121覆盖了栅极110，防止了栅极110的Cu层113的氧化。
在本发明中，如上所述，栅极110包括Cu层113上的氮化铜层114。使用氨（NH3）气或者具有氮气的NH3气，在Cu层113上执行等离子体处理工艺，从而在Cu层113表面上的晶粒变得较小且较致密。即，通过等离子体处理工艺，Cu层表面的氧化铜还原成Cu，且氮化铜层114形成在Cu层113上。
因此，本发明中的栅极110和栅极线中的每一个具有Mo/Cu/CuN、Ti/Cu/CuN或者MoTi/Cu/CuN的三层。氮化铜层114覆盖Cu层113，从而进一步防止了Cu层113的氧化问题，且防止了由Cu层113的氧化导致的电阻增加问题。
而且，防止了在Cu层113中形成铜硅化物，从而进一步防止了电阻增加问题。更具体地，如上所述，氮化硅的第一栅极绝缘层121形成在Cu层113上，以防止Cu离子扩散。这种情况下，通过Cu和氮化硅的反应，在Cu层113中形成铜硅化物。Cu层113中的铜硅化物引起Cu层113的漏电流问题和击穿问题。但是，通过等离子体处理工艺将氮化铜层114形成在Cu层113上，从而防止了Cu与氮化硅反应。因此，抑制了在Cu层113中形成铜硅化物。
另一方面，第一栅极绝缘层121包括低于20%的氢（H2），从而防止空气中的氧气（O2）渗入到第一栅极绝缘层121中。最小化了通过第一栅极绝缘层121中的H2与空气或者第二栅极绝缘层123中的O2反应形成H2O。因此，最小化了H2O导致的驱动TFT DTr性能降低。
特别是，氢原子可用作氧化物半导体层115中的载流子，从而将氧化物半导体层115转变成导电层。但是，由于第一栅极绝缘层121中的氢低于20%，且第二栅极绝缘层123位于第一栅极绝缘层121和氧化物半导体层115之间，因此防止了上述问题。
钝化层125形成在驱动TFT DTr上，包括红、绿和蓝色滤色器图案R、G和B的滤色器131形成在钝化层125上和红、绿和蓝色子像素R-SP、G-SP和B-SP中每一个的发光区PA中。因此，OELD装置200能提供全彩色图像。
在本发明中，为了提供高亮度白光，OELD装置200可进一步包括白色子像素W-SP。即，在OELD装置200中，红、绿、蓝和白色子像素R-SP、G-SP、B-SP和W-SP构成了一个像素P。这种情况下，由于发光二极管E发白光，因此在白色子像素W-SP中不存在滤色器图案。
外涂层134形成在滤色器131上。外涂层134提供平坦顶部表面且用作滤色器131的保护层。
光路径控制层135形成在外涂层134上。由于光路径控制层135，OELD装置200具有微空腔（micro cavity）效应。为了降低光路径控制层135引起的反射问题，光路径控制层135由折射系数与发光二极管E的有机发光层203材料相似的材料形成。例如，光路径控制层135的材料在可见光波长范围内具有约1.6至2.4的折射系数。此外，为了最小化光路径控制层135的光损失，光路径控制层135在可见光波长范围内具有高于约90%的光透射率。例如，光路径控制层135可由氮化硅形成，且具有低于约20重量%的氢。因此，防止了空气中的氧气（O2）渗入到光路径控制层135中，和最小化了通过光路径控制层135中的H2与O2反应形成H2O。因此，最小化了由H2O或O2导致的发光二极管E性能降低。
更具体地，H2O或者O2降低了发光二极管E的性能，例如寿命。但是，通过降低光路径控制层135中氢的重量%，最小化了H2O或者O2导致的发光二极管E的性能降低。
光路径控制层135、外涂层134和钝化层125包括暴露出驱动TFT DTr的漏极119的漏极接触孔127。在光路径控制层135上，形成第一电极201、有机发光层203和第二电极205。第一电极201、有机发光层203和第二电极205构成了发光二极管E。
第一电极201经由漏极接触孔127接触驱动TFT DTr的漏极119，并与另一子像素SP中的第一电极分离。
此外，堤岸层211形成在相邻第一电极201之间的非显示区NA中。即，堤岸层211具有栅格形状，从而通过堤岸层211分离相邻子像素SP中的第一电极201。
例如，第一电极201可由高功函数材料形成以用作阳极。第一电极201可由ITO形成。此外，第二电极205可由低功函数材料形成以用作阴极。第二电极205可由Al或者Al合金形成。
有机发光层203被设置在第一和第二电极201和205之间。来自有机发光层203的光通过第一电极201。
有机发光层203具有发光材料层的单层。或者，为了改善发光效率，有机发光层203可具有空穴注入层、空穴传输层、发光材料层、电子传输层和电子注入层的多层。
当将电压施加到第一和第二电极201和205时，来自第一电极201的空穴和来自第二电极205的电子传输到有机发光层203中以形成激子。激子自激发态跃迁到基态，使得光自有机发光层203发出。光通过第一电极201和基部基板101，从而OELD装置200可提供图像。
使用粘附层130将封装基板102贴附到发光二极管E上，从而封装OELD装置200。
如上所述，在本发明的OELD装置200中，栅极和栅极线由具有低阻特性的Cu形成，即使显示器较大也能防止由于信号层导致的信号延迟。即，防止了由于压降导致的图像质量降低。此外，由于可降低信号线宽度，因此改善了孔径比。
而且，通过Cu层下方的缓冲层，防止了Cu层和基部基板之间的粘附强度较差导致的信号线剥落问题。由于防止了Cu层的氧化，因此也防止了信号线电特性变差。
而且，由于第一栅极绝缘层中的氢低于20%，因此防止了空气中的氧气O2渗入到第一栅极绝缘层中。结果，防止了H2O氧化Cu层，且最小化了H2O导致的驱动TFT性能降低。防止了将氧化物半导体层转变成导电层的问题。
对于本领域技术人员很明显，在不脱离本发明的精神和范围的情况下可做出各种修改和变化。由此，本发明意指覆盖本发明的这种修改和变化，只要它们落入到所附权利要求及其等价物的范围内。

Claims (14)

1.一种制造薄膜晶体管的方法，包括：
顺序形成基板上的第一金属层和第一金属层上的铜的第二金属层；
执行等离子体工艺以在第二金属层上形成氮化铜层；
图案化氮化铜层、第二金属层和第一金属层以形成栅极；
在包括栅极的基板上形成氮化硅的第一栅极绝缘层；
在第一栅极绝缘层上形成氧化硅的第二栅极绝缘层；
在第二栅极绝缘层上形成由氧化物半导体材料形成的半导体层；和
在半导体层上形成源极和漏极，所述源极与漏极分隔开。
2.如权利要求1所述的方法，其中形成所述第一栅极绝缘层的步骤包括使用氮气和硅烷气体沉积氮化硅，使得第一栅极绝缘层包括重量%低于20的氢。
3.如权利要求1所述的方法，其中所述第一金属层由钼、钛和钼钛合金中的一种形成。
4.如权利要求1所述的方法，其中执行所述等离子体工艺的步骤使用具有氮气的氨气、氨气或者氮气。
5.一种制造薄膜晶体管（TFT）阵列基板的方法，所述方法包括：
顺序形成基板上的第一金属层和第一金属层上的铜的第二金属层；
执行等离子体工艺以在第二金属层上形成氮化铜层；
图案化氮化铜层、第二金属层和第一金属层以形成栅极线和栅极；
在包括栅极线和栅极的基板上形成氮化硅的第一栅极绝缘层；
在第一栅极绝缘层上形成氧化硅的第二栅极绝缘层；
在第二栅极绝缘层上形成由氧化物半导体材料形成的半导体层；
在半导体层上形成蚀刻停止层；
在半导体层上形成源极和漏极和在第二栅极绝缘层上形成数据线，所述源极与漏极通过插入两者之间的蚀刻停止层而分隔开，且所述源极连接到数据线；和
形成连接到漏极的像素电极。
6.如权利要求5所述的方法，其中形成所述第一栅极绝缘层的步骤包括使用氮气和硅烷气体沉积氮化硅，使得第一栅极绝缘层包括重量%低于20的氢。
7.如权利要求5所述的方法，其中所述第一金属层由钼、钛、和钼钛合金中的一种形成。
8.如权利要求5所述的方法，其中执行所述等离子体工艺的步骤使用具有氮气的氨气、氨气或者氮气。
9.一种薄膜晶体管，包括：
在基板上的栅极，其中所述栅极包括由铜形成的第一层和在第一层上由氮化铜形成的第二层；
在包括栅极的基板上由氮化硅形成的第一栅极绝缘层；
在第一栅极绝缘层上由氧化硅形成的第二栅极绝缘层；
在第二栅极绝缘层上由氧化物半导体材料形成的半导体层；
在半导体层上形成的蚀刻停止层；和
形成在蚀刻停止层上且彼此间隔开的源极和漏极。
10.如权利要求9所述的薄膜晶体管，其中所述第一栅极绝缘层包括重量%低于20的氢。
11.如权利要求9所述的薄膜晶体管，其中所述栅极还包括第三层，所述第三层设置在基板和第一层之间，且由钼、钛和钼钛合金中的一种形成。
12.一种薄膜晶体管（TFT）阵列基板，包括：
在基板上的栅极，其中所述栅极包括由铜形成的第一层和在第一层上由氮化铜形成的第二层；
在包括栅极的基板上由氮化硅形成的第一栅极绝缘层；
在第一栅极绝缘层上由氧化硅形成的第二栅极绝缘层；
在第二栅极绝缘层上由氧化物半导体材料形成的半导体层；
形成在半导体层上的蚀刻停止层；
形成在蚀刻停止层上且彼此间隔开的源极和漏极；
连接到栅极的栅极线；
在第二栅极绝缘层上且连接到源极的数据线；和
连接到漏极的像素电极。
13.如权利要求12所述的TFT阵列基板，还包括在源极、漏极和数据线上并包括暴露出漏极的漏极接触孔的钝化层，其中所述像素电极被设置在钝化层上且经由漏极接触孔接触漏极。
14.如权利要求13所述的TFT阵列基板，其中所述源极、漏极和数据线中的每一个都包括钼、钛和钼钛合金中一种的第三层、铜的第四层和氮化铜的第五层，所述第四层被设置在第三和第五层之间，其中所述钝化层由氧化硅或者氮化硅形成。
CN201210519710.6A 2012-02-15 2012-12-06 薄膜晶体管、薄膜晶体管阵列基板及其制造方法 Active CN103258743B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0015290 2012-02-15
KR20120015290 2012-02-15

Publications (2)

Publication Number Publication Date
CN103258743A true CN103258743A (zh) 2013-08-21
CN103258743B CN103258743B (zh) 2016-04-06

Family

ID=48944878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210519710.6A Active CN103258743B (zh) 2012-02-15 2012-12-06 薄膜晶体管、薄膜晶体管阵列基板及其制造方法

Country Status (4)

Country Link
US (1) US8937311B2 (zh)
JP (1) JP5642142B2 (zh)
KR (1) KR102068956B1 (zh)
CN (1) CN103258743B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022160A (zh) * 2014-06-20 2014-09-03 华北水利水电大学 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管
CN104659035A (zh) * 2013-11-25 2015-05-27 乐金显示有限公司 包括氧化物薄膜晶体管的阵列基板及其制造方法
CN104716195A (zh) * 2015-03-13 2015-06-17 北京大学 一种掺钼氧化锌薄膜晶体管及其制备方法
CN104716201A (zh) * 2015-04-03 2015-06-17 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、阵列基板、显示设备
WO2016000342A1 (zh) * 2014-06-30 2016-01-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105914227A (zh) * 2016-06-01 2016-08-31 京东方科技集团股份有限公司 一种走线结构、阵列基板及其制备方法、显示面板
CN106990592A (zh) * 2017-03-14 2017-07-28 惠科股份有限公司 一种显示面板及其制造方法
CN107482019A (zh) * 2017-08-10 2017-12-15 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制备方法和液晶面板
CN108258011A (zh) * 2016-12-28 2018-07-06 乐金显示有限公司 显示装置
CN109979946A (zh) * 2019-03-15 2019-07-05 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
WO2019214413A1 (zh) * 2018-05-09 2019-11-14 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法
CN107452748B (zh) * 2016-06-01 2020-03-17 群创光电股份有限公司 元件基板以及显示装置
CN115240566A (zh) * 2021-04-23 2022-10-25 川奇光电科技（扬州）有限公司 电子装置及其线路结构
WO2023103044A1 (zh) * 2021-12-09 2023-06-15 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置以及显示面板的制作方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102050434B1 (ko) * 2012-10-31 2019-11-29 엘지디스플레이 주식회사 플렉서블 유기전계 발광소자 및 그 제조방법
CN103887343B (zh) * 2012-12-21 2017-06-09 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
KR102132412B1 (ko) * 2013-10-17 2020-07-09 엘지디스플레이 주식회사 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
JP2016111104A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜半導体基板の製造方法
KR102458864B1 (ko) * 2015-10-16 2022-10-26 엘지디스플레이 주식회사 유기발광 표시장치
KR20170050729A (ko) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102517127B1 (ko) 2015-12-02 2023-04-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
CN105742189B (zh) * 2016-01-27 2019-07-23 青岛中微创芯电子有限公司 一种氧化物半导体薄膜晶体管的制备方法
CN107068895B (zh) * 2016-12-28 2019-09-24 上海天马微电子有限公司 一种显示面板及其显示器
KR20190114158A (ko) 2018-03-29 2019-10-10 한국과학기술원 악성 임베디드 펌웨어 분석 및 탐지를 위한 동적 분석 방법
KR20200092508A (ko) 2019-01-15 2020-08-04 한국과학기술원 IoT 기기 악성코드 분석을 위한 대규모 허니팟 시스템
KR102092550B1 (ko) * 2019-11-14 2020-03-24 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567549A (zh) * 2003-06-12 2005-01-19 统宝光电股份有限公司 低温多晶硅薄膜晶体管的制造方法
CN1897269A (zh) * 2005-07-15 2007-01-17 三星电子株式会社 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN101981225A (zh) * 2007-12-21 2011-02-23 应用材料股份有限公司 低湿蚀刻速率的氮化硅膜
CN102270644A (zh) * 2010-06-04 2011-12-07 三星电子株式会社 薄膜晶体管显示面板及其制造方法
US20110309510A1 (en) * 2006-07-20 2011-12-22 Samsung Electronics Co., Ltd. Array substrate, display device having the same and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3679567B2 (ja) * 1997-09-30 2005-08-03 三洋電機株式会社 薄膜トランジスタの製造方法
KR101318436B1 (ko) * 2006-06-14 2013-10-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
JP5412026B2 (ja) * 2006-09-11 2014-02-12 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
US7919795B2 (en) * 2006-12-21 2011-04-05 Samsung Electronics Co., Ltd. Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating the thin film transistor substrate
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011068016A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8664658B2 (en) * 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567549A (zh) * 2003-06-12 2005-01-19 统宝光电股份有限公司 低温多晶硅薄膜晶体管的制造方法
CN1897269A (zh) * 2005-07-15 2007-01-17 三星电子株式会社 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
US20110309510A1 (en) * 2006-07-20 2011-12-22 Samsung Electronics Co., Ltd. Array substrate, display device having the same and method of manufacturing the same
CN101981225A (zh) * 2007-12-21 2011-02-23 应用材料股份有限公司 低湿蚀刻速率的氮化硅膜
CN102270644A (zh) * 2010-06-04 2011-12-07 三星电子株式会社 薄膜晶体管显示面板及其制造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659035A (zh) * 2013-11-25 2015-05-27 乐金显示有限公司 包括氧化物薄膜晶体管的阵列基板及其制造方法
CN104022160B (zh) * 2014-06-20 2017-04-05 华北水利水电大学 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管
CN104022160A (zh) * 2014-06-20 2014-09-03 华北水利水电大学 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管
WO2016000342A1 (zh) * 2014-06-30 2016-01-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9761616B2 (en) 2014-06-30 2017-09-12 Boe Technology Group Co., Ltd. Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
CN104716195A (zh) * 2015-03-13 2015-06-17 北京大学 一种掺钼氧化锌薄膜晶体管及其制备方法
CN104716201A (zh) * 2015-04-03 2015-06-17 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、阵列基板、显示设备
CN105914227A (zh) * 2016-06-01 2016-08-31 京东方科技集团股份有限公司 一种走线结构、阵列基板及其制备方法、显示面板
WO2017206624A1 (zh) * 2016-06-01 2017-12-07 京东方科技集团股份有限公司 走线结构、阵列基板及其制备方法、显示面板
CN107452748B (zh) * 2016-06-01 2020-03-17 群创光电股份有限公司 元件基板以及显示装置
CN108258011A (zh) * 2016-12-28 2018-07-06 乐金显示有限公司 显示装置
CN108258011B (zh) * 2016-12-28 2022-02-25 乐金显示有限公司 显示装置
CN106990592A (zh) * 2017-03-14 2017-07-28 惠科股份有限公司 一种显示面板及其制造方法
US10996502B2 (en) 2017-03-14 2021-05-04 HKC Corporation Limited Display panel and method of manufacturing the same
CN107482019A (zh) * 2017-08-10 2017-12-15 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制备方法和液晶面板
WO2019214413A1 (zh) * 2018-05-09 2019-11-14 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法
WO2020187073A1 (zh) * 2019-03-15 2020-09-24 惠科股份有限公司 阵列基板及其制造方法和显示面板
CN109979946A (zh) * 2019-03-15 2019-07-05 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
CN115240566A (zh) * 2021-04-23 2022-10-25 川奇光电科技（扬州）有限公司 电子装置及其线路结构
WO2023103044A1 (zh) * 2021-12-09 2023-06-15 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置以及显示面板的制作方法

Also Published As

Publication number Publication date
KR20130094161A (ko) 2013-08-23
KR102068956B1 (ko) 2020-01-23
JP2013168632A (ja) 2013-08-29
JP5642142B2 (ja) 2014-12-17
US20130207110A1 (en) 2013-08-15
US8937311B2 (en) 2015-01-20
CN103258743B (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
CN103258743B (zh) 薄膜晶体管、薄膜晶体管阵列基板及其制造方法
US9842934B2 (en) Array substrate and method of fabricating the same
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
KR100686120B1 (ko) 유기 ｅｌ 소자의 제조방법
WO2016176886A1 (zh) 柔性oled及其制作方法
CN104637438A (zh) 柔性显示器及其制造方法
KR20100094817A (ko) 어레이 기판의 제조방법
US20200303428A1 (en) Manufacturing method of flexible thin film transistor backplate and flexible thin film transistor backplate
CN103872060B (zh) 阵列基板及其制造方法
TW201413975A (zh) 薄膜電晶體陣列基板及其製造方法
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
CN102651339B (zh) 一种tft阵列基板及其制造方法和显示装置
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
CN102263111A (zh) 阵列基板及制造该阵列基板的方法
US20210366943A1 (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate
KR20130066410A (ko) 삼중 금속층 게이트 요소를 갖는 박막 트랜지스터 기판 제조 방법
KR100934480B1 (ko) 유기 발광 표시 패널 및 그의 제조 방법
KR101308437B1 (ko) 액정표시장치의 제조방법
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20080095540A (ko) 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
US8927970B2 (en) Organic electroluminescence device and method for manufacturing the same
KR20080102665A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20090021709A (ko) 전계발광소자 및 그 제조방법
US12022686B2 (en) Manufacturing method of OLED panel and OLED panel
KR20090058167A (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant