CN104659035A - 包括氧化物薄膜晶体管的阵列基板及其制造方法 - Google Patents

包括氧化物薄膜晶体管的阵列基板及其制造方法 Download PDF

Info

Publication number
CN104659035A
CN104659035A CN201410687377.9A CN201410687377A CN104659035A CN 104659035 A CN104659035 A CN 104659035A CN 201410687377 A CN201410687377 A CN 201410687377A CN 104659035 A CN104659035 A CN 104659035A
Authority
CN
China
Prior art keywords
layer
gate
barrier layer
data
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410687377.9A
Other languages
English (en)
Other versions
CN104659035B (zh
Inventor
杨熙正
金东先
扈源俊
金娥罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104659035A publication Critical patent/CN104659035A/zh
Application granted granted Critical
Publication of CN104659035B publication Critical patent/CN104659035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

包括氧化物薄膜晶体管的阵列基板及其制造方法。一种阵列基板包括：栅屏障层，其在基板上；选通线，其在所述栅屏障层上，所述选通线具有暴露栅极区中的栅屏障层的栅开口部分；栅绝缘层，其在所述选通线上；有源层，其在所述栅极区中的所述栅屏障层上方的所述栅绝缘层上；源极和漏极，其在所述有源层上彼此分隔开。

Description

包括氧化物薄膜晶体管的阵列基板及其制造方法
相关申请的交叉引用
本申请要求2013年11月25日在韩国知识产权局提交的韩国专利申请No.10-2013-0143734的优先权，该专利申请的全文以引用方式并入本文。
技术领域
本公开涉及阵列基板，更特别地，涉及包括氧化物薄膜晶体管的阵列基板及其制造方法。
背景技术
近来，随着信息社会的发展，处理和显示大量信息的显示装置已经快速进步并且已经开发出各种平板显示器(FPD)。具体地，已经用具有薄外形、轻重量和低功耗的优异性能的诸如液晶显示器(LCD)装置、等离子体显示面板(PDP)装置、有机发光二极管(OLED)显示装置和场发射显示(FED)装置的FPD替代了阴极射线管(CRT)。
在各种FPD之中，在诸如笔记本、监视器和电视的各种领域中，已经使用了具有高对比度、显示移动图像的优点和低功耗的LCD装置。LCD装置利用液晶分子的光学各向异性和偏振性质。
另外，OLED显示装置具有诸如高亮度和能够低压下驱动的优异性质。由于OLED显示装置具有发射型，因此OLED显示装置具有高对比度和薄外形。OLED显示装置由于几微秒(μs)的短响应时间而在显示移动图像方面有优点。OLED显示装置在视角方面不受限制并且即使在低温下也是稳定的。
LCD装置和OLED显示装置包括具有薄膜晶体管(TFT)的阵列基板，薄膜晶体管用于开关像素区。通常，通过使用诸如非晶硅的半导体材料来形成TFT。
近来，随着FPD的尺寸和分辨率增大，需要具有更快处理速度、更稳定操作和耐久性的TFT。然而，由于使用非晶硅的TFT的迁移率小于大约1cm2/Vsec，因此使用非晶硅的TFT在应用于具有大尺寸和高分辨率的FPD时受到限制。
因此，广泛研究的是其中有源层由具有高迁移率和均一电流性质的氧化物半导体材料形成的氧化物TFT。
图1是示出根据相关技术的阵列基板的选通线的平面图，图2是示出根据相关技术的阵列基板的氧化物薄膜晶体管的剖视图。
在图1和图2中，选通线24沿着第一方向形成在基板10上并且包括对应于栅极区L1的栅极23。栅绝缘层30、有源层40、蚀刻阻止层45以及源极52和漏极54顺序形成在栅极23上，以构成氧化物薄膜晶体管(TFT)。另外，钝化层60和像素电极70顺序形成在氧化物TFT上。钝化层60具有暴露漏极54的漏接触孔62并且像素电极70通过漏接触孔62连接到漏极54。
包括栅极23的选通线24由具有相对低的电阻、相对高的导电率和相对低的介电常数的铜(Cu)形成。由于为了制造氧化物TFT执行多个热处理过程，因此由于热，导致在栅极23的顶表面上会生长铜的晶粒。
图3A是示出根据相关技术的阵列基板的栅极的顶表面上的晶粒生长的剖视图，图3B是示出图3A的AA部分的扫描电子显微图像。
在图3A和图3B中，由于热，导致在栅极23的中心部分的顶表面上生长晶粒。晶粒可从顶表面突出，在栅极23和选通线24中形成突起23a和腔体。另外，突起23a可造成顺序在栅极23上的栅绝缘层30、有源层40和钝化层60的突起，以致栅绝缘层30、有源层40和钝化层60没有平坦的顶表面。因为氧化物TFT的性质由于突起而劣化，所以包括氧化物TFT的阵列基板的可靠性降低并且使用阵列基板的显示装置的缺陷率升高。
另外，在具有不同于铜(Cu)的金属材料的金属中会出现晶粒生长和腔体形成并且包括金属线的阵列基板可劣化。
发明内容
本发明的实施方式涉及阵列基板和制造阵列基板的方法。因此，一个示例性实施方式涉及基本上消除了由于相关技术的限制和缺点导致的一个或多个问题的阵列基板。
一个示例性实施方式是一种阵列基板和制造阵列基板的方法，在该阵列基板中，栅极包括栅开口部分并且通过栅开口部分暴露栅屏障层，使得可防止栅极中的晶粒生长和腔体形成。
另外，一个示例性实施方式是一种阵列基板和制造阵列基板的方法，在该阵列基板中，去除源极和漏极并且分别通过源开口部分和漏开口部分暴露数据屏障层和漏屏障层，使得可防止源极和漏极中的晶粒生长和腔体形成。
另外，一个示例性实施方式是一种包括氧化物薄膜晶体管的阵列基板和制造阵列基板的方法，在该阵列基板中，提高了可靠性并且防止了劣化。
本公开的优点和特征将在随后的描述中部分阐述，对于阅读了下文的本领域普通技术人员而言部分将变得清楚，或者可通过实践本发明而获知。可通过书面描述及其权利要求书以及附图中特别指出的结构来实现和获得本文实施方式的其它优点和特征。
为了按照根据本发明一方面的目的实现其它优点和特征，一个示例性实施方式是一种阵列基板，该阵列基板包括：栅屏障层，其在基板上；选通线，其在所述栅屏障层上，所述选通线具有暴露栅极区中的栅屏障层的栅开口部分；栅绝缘层，其在所述选通线上；有源层，其在所述栅极区中的所述栅屏障层上方的所述栅绝缘层上；源极和漏极，其在所述有源层上彼此分隔开。
在另一方面，一个示例性实施方式是一种制造基板的方法，该方法包括：在基板上顺序形成栅屏障层和选通线，所述选通线具有暴露栅极区中的所述栅屏障层的栅开口部分；在所述选通线上形成栅绝缘层；在所述栅极区中的所述栅屏障层上方的所述栅绝缘层上形成有源层；在所述有源层上形成彼此分隔开的源极和漏极。
要理解，以上的总体描述和以下的详细描述都是示例性和说明性的，并且旨在提供对要求保护的本发明的进一步说明。
附图说明
附图被包括以提供对本发明的进一步理解，并入且构成本说明书的部分，示出本发明的实现方式并且与描述一起用于说明本发明的原理。
图1是示出根据相关技术的阵列基板的选通线的平面图。
图2是示出根据相关技术的阵列基板的氧化物薄膜晶体管的剖视图。
图3A是示出根据相关技术的阵列基板的栅极的顶表面上的晶粒生长的剖视图。
图3B是示出图3A的AA部分的扫描电子显微图像。
图4A是示出根据本发明的第一实施方式的阵列基板的选通线的平面图。
图4B是示出根据本发明的第一实施方式的阵列基板的选通线的剖视图。
图5是示出根据本发明的第一实施方式的阵列基板的剖视图。
图6是示出根据本发明的第二实施方式的阵列基板的选通线的平面图。
图7是示出根据本发明的第二实施方式的阵列基板的剖视图。
图8A至图8F是示出根据本发明的第二实施方式的制造阵列基板的方法的剖视图。
图9是示出根据本发明的第三实施方式的阵列基板的剖视图。
图10是示出根据本发明的第三实施方式的阵列基板的氧化物薄膜晶体管的平面图。
具体实施方式
现在，将详细参照本发明的实施方式，在附图中示出实施方式的示例。在下面的描述中，当确定对与本文档相关的熟知功能或构造的详细描述不必要地混淆了本发明的主旨时，将省略对齐的详细描述。所描述的处理步骤和/或操作的进程是示例；然而，步骤和/或操作的序列不限于本文阐述的序列并且可如本领域已知地改变，除了必须以某个次序发生的步骤和/或操作之外。类似的参考标号始终表示类似的元件。下面说明中使用的各个元件的名称只是为了方便撰写说明书而选择的并因此可不同于实际产品中使用的名称。
图4A是示出根据本发明的第一实施方式的阵列基板的选通线的平面图，图4B是示出根据本发明的第一实施方式的阵列基板的选通线的剖视图，图5是示出根据本发明的第一实施方式的阵列基板的剖视图。
在图4A、图4B和图5中，栅屏障层120和选通线124顺序形成在基板101上。栅屏障层120和选通线124沿着第一方向设置并且选通线124包括对应于栅极区L1的栅极123。栅极123包括栅极区L1中的栅开口部分128并且通过栅开口部分128暴露栅屏障层120。选通线124和栅极123可包括具有相对低的电阻、相对高的导电率和相对低的介电常数的铜(Cu)。
栅屏障层120可具有单层结构或多层结构。另外，由于对应于栅极区L1的栅屏障层120包括导电材料，栅屏障层120可用作栅极。
当栅屏障层120具有单层结构时，栅屏障层120可包括相对于栅极123具有相对高的蚀刻选择率的材料。例如，栅屏障层120可由包括铬(Cr)、硅(Si)、钛(Ti)、钼(Mo)、钽(Ta)和铝(Al)中的至少两种的合金形成。另选地，栅屏障层120可由包括铬(Cr)、硅(Si)、钛(Ti)、钼(Mo)、钽(Ta)和铝(Al)中的一种和氧化碳(COx)、氧化物(Ox)和氮化物(Nx)中的一种的材料形成。
当如图4B中栅屏障层120具有第一栅层121和在第一栅层121上的第二栅层122的双层结构时，第一栅层121和第二栅层122可分别包括第一材料和第二材料，其中，第一材料的反射率高于第二材料的反射率并且第二材料的蚀刻选择率高于第一材料的蚀刻选择率。第一材料可具有相对低的透射率和优异的表面改质性质。例如，第一栅层121可由钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)、金(Au)和银(Ag)中的一种或包括其中至少一种的合金形成。另外，第二材料可具有相对高的蚀刻选择率。例如，第二栅层122可由诸如氧化铟(InOx)、氧化锌(ZnOx)和氧化锡(SnOx)的透明导电氧化物(TCO)形成。
尽管在另一个实施方式中第一栅层可形成在第二栅层上，但出于选择性蚀刻栅极区L1中的选通线124的目的，相对于选通线124具有相对高的蚀刻选择率的第二材料的第二栅层121可直接设置在选通线124下方。因此，第一栅层121可将入射光反射到基板101的后表面，使得可防止通过栅极区L1中的栅开口部分128照射到有源层140(图5)上。
另外，当栅屏障层120具有第一栅层、第一栅层上的第二栅层和第一栅层下方的第三栅层的三层结构时，第一栅层、第二栅层和第三栅层可分别包括第一材料、第二材料和第三材料，其中，第一材料具有相对低的透射率和优异的表面改质性质并且第二材料和第三材料中的每个具有相对高的蚀刻选择率。例如，第一栅层可由钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)、金(Au)和银(Ag)中的一种或包括其中至少一种的合金形成。另外，第二材料和第三材料中的每个可由诸如氧化铟(InOx)、氧化锌(ZnOx)和氧化锡(SnOx)的透明导电氧化物(TCO)形成。
栅极123具有暴露栅极区L1的中心部分的栅屏障层120的栅开口部分128，并且设置在栅极区L1的边缘部分处。由于栅极123被形成为避开氧化物薄膜晶体管(TFT)的中心部分，因此防止在栅极123中的晶粒生长和腔体形成。另外，由于选通线124形成在栅屏障层120上，因此选通线124的电阻比相关技术减小并且防止了信号延迟。栅屏障层120可用于修复过程。
栅绝缘层130形成在栅极123上，有源层140形成在栅极区中的栅极123和通过栅开口部分128暴露的栅屏障层120上方的栅绝缘层130上。有源层140可包括氧化物半导体材料。例如，有源层140可由非晶氧化铟镓锌(a-InGaZnO4:a-IGZO)形成。另外，诸如氮化硅(SiNx)和氧化硅(SiO2)的无机绝缘材料的蚀刻阻止层145形成在有源层140上。蚀刻阻止层145防止有源层140因蚀刻剂而劣化。例如，蚀刻阻止层145可具有比有源层140窄的宽度并且可对应于有源层140的中心部分。
源极152和漏极154形成在蚀刻阻止层145上。源极152和漏极154彼此分隔开并且接触有源层140的两个端部。尽管未示出，但源极152连接到与选通线124交叉的数据线。栅极123、栅绝缘层130、有源层140、蚀刻阻止层145和源极152和漏极154构成氧化物薄膜晶体管(TFT)。
钝化层160形成在源极152和漏极154上，像素电极170形成在钝化层160上。钝化层160具有暴露漏极154的漏接触孔162并且像素电极170通过漏接触孔162连接到漏极154。
在另一个实施方式中，可完全去除对应于栅极区的栅极。
图6是示出根据本发明的第二实施方式的阵列基板的选通线的平面图，图7是示出根据本发明的第二实施方式的阵列基板的剖视图。将省略对具有与第一实施方式的结构相同的结构的第二实施方式的部分的说明。
在图6和图7中，栅屏障层220和选通线224顺序形成在基板201上。栅屏障层220和选通线224沿着第一方向设置。与栅极区L1对应的选通线224的一部分被完全去除，以暴露栅屏障层220。栅极223包括栅极区L1中的栅开口部分228并且通过栅开口部分228暴露栅屏障层220。选通线224可包括具有相对低的电阻、相对高的导电率和相对低的介电常数的铜(Cu)。
栅绝缘层230、有源层240、蚀刻阻止层245以及源极252和漏极254顺序形成在栅极区L1中的栅屏障层220上，以构成氧化物薄膜晶体管(TFT)。由于通过栅极区L1中的栅开口部分228暴露的栅屏障层220包括导电材料，因此栅屏障层220可用作栅极。
图8A至图8F是示出根据本发明的第二实施方式的制造阵列基板的方法的剖视图。
在图8A中，在基板201上顺序形成第一导电层和第二导电层和第一金属层之后，通过用光刻过程将第一导电层和第二导电层和第一金属层图案化，形成栅屏障层220和选通线224。栅屏障层220包括第一栅层221和第二栅层222，选通线224具有暴露栅极区L1中的栅屏障层220的第二栅层222的栅开口部分228。
基板201可包括具有柔性的塑料或玻璃。塑料基板可由有机绝缘材料形成。例如，塑料基板可包括聚醚砜(PES)、聚丙烯酸酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚烯丙基化物、聚酰亚胺、聚碳酸酯(PC)、三乙酰纤维素(TAC)和醋酸丙酸纤维素(CAP)中的一种。
用于第一栅层221的第一导电层可包括具有相对高的反射率的材料。例如，第一导电层可由钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)、金(Au)和银(Ag)中的一种或包括其中至少一种的合金形成。
用于第二栅层222的第二导电层可包括相对于铜(Cu)具有相对高的蚀刻选择率的材料。例如，第二导电层可由诸如氧化铟(InOx)、氧化锌(ZnOx)和氧化锡(SnOx)的透明导电氧化物(TCO)形成。
用于选通线224的第一金属层可包括铝(Al)、铜(Cu)、金(Au)、银(Ag)、钛(Ti)、铬(Cr)、钨(W)、钽(Ta)和钼(Mo)中的一种。另选地，用于选通线224的第一金属层可包括具有铝(Al)、铜(Cu)、金(Au)、银(Ag)、钛(Ti)、铬(Cr)、钨(W)、钽(Ta)和钼(Mo)中的一种和钙(Ca)、镁(Mg)、锌(Zn)、钛(Ti)、钼(Mo)、镍(Ni)、锰(Mn)、锆(Zr)、镉(Cd)、金(Au)、银(Ag)、钴(Co)、铟(In)、钽(Ta)、铪(Hf)、钨(W)和铬(Cr)中的至少一种的合金。
在图8B中，绝缘材料的栅绝缘层230形成在具有栅屏障层220和选通线240的基板201的整个表面上。另外，在栅绝缘层230上形成氧化物半导体材料的氧化物半导体层之后，通过用光刻过程将氧化物半导体层图案化，在栅极区L1中的栅绝缘层230上形成有源层240。
在图8C中，在有源层240上形成绝缘材料的绝缘材料层之后，通过用光刻过程将绝缘材料层图案化，在有源层240的中心部分上形成蚀刻阻止层245。
尽管在第二实施方式中通过两次光刻过程形成有源层240和蚀刻阻止层245，但在另一个实施方式中可通过使用半透射性掩模将栅绝缘层上的氧化物半导体层和绝缘材料层图案化，通过一次光刻过程形成有源层和蚀刻阻止层。
在图8D中，在蚀刻阻止层245上形成导电材料的第二金属层之后，通过用光刻过程将第二金属层图案化，在蚀刻阻止层245上形成彼此分隔开的源极252和漏极254，以完成氧化物薄膜晶体管(TFT)。同时，在栅绝缘层230上形成与选通线224交叉并且连接到源极252的数据线(未示出)。
在图8E中，在源极252和漏极254和数据线上形成钝化层260之后，通过用光刻过程将钝化层260图案化，形成暴露漏极254的漏接触孔262。
在图8F中，在钝化层260上形成透明导电材料层之后，通过用光刻过程将透明导电材料层图案化，在钝化层260上形成像素电极272，以完成阵列基板。像素电极272通过漏接触孔262连接到漏极254。
在另一个实施方式中，源极和漏极可包括屏障层。
图9是示出根据本发明的第三实施方式的阵列基板的剖视图，图10是示出根据本发明的第三实施方式的阵列基板的氧化物薄膜晶体管的平面图。
在图9和图10中，数据屏障层351、漏屏障层353和数据线355形成在具有有源层340和蚀刻阻止层345的基板301上。数据屏障层351形成在数据线355下方并且在源极区M1中，漏屏障层351形成在漏极区M2中。源极区M1和漏极区M2彼此分隔开并且分别对应于有源层340的两侧。
数据屏障层351包括第一数据层351a和第二数据层351b，漏屏障层353包括第一漏层353a和第二漏层353b。结果，通过源极区M1中的源开口部分357暴露数据屏障层351的第二数据层351b，通过漏极区M2中的漏开口部分358暴露数据屏障层353的第二漏层353b。
制造栅屏障层320、栅绝缘层330、有源层340和蚀刻阻止层345的方法可与第二实施方式的方法相同。接下来，在具有蚀刻阻止层345的基板301上顺序形成第三导电层和第四导电层和第二金属层之后，可通过使用半透射性掩模的光刻过程选择性去除第三导电层和第四导电层和第二金属层，以形成包括第一数据层351a和第二数据层351b的数据屏障层351和包括第一漏层353a和第二漏层353b的漏屏障层353。结果，形成暴露数据屏障层351的第二数据层351b的源开口部分357和暴露漏屏障层353的第二漏层353b的漏开口部分358。
用于第一数据层351a和第一漏层353a的第三导电层可包括具有相对高反射率的材料。例如，第三导电层可由钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)、金(Au)和银(Ag)中的一种或包括其中至少一种的合金形成。
第二数据层351b和第二漏层353b的第四导电层可包括相对于铜(Cu)具有相对高的蚀刻选择率的材料。例如，第二导电层可由诸如氧化铟(InOx)、氧化锌(ZnOx)和氧化锡(SnOx)的透明导电氧化物(TCO)形成。
用于数据线355的第二金属层可包括铝(Al)、铜(Cu)、金(Au)、银(Ag)、钛(Ti)、铬(Cr)、钨(W)、钽(Ta)和钼(Mo)中的一种。另选地，用于选通线224的第一金属层可包括具有铝(Al)、铜(Cu)、金(Au)、银(Ag)、钛(Ti)、铬(Cr)、钨(W)、钽(Ta)和钼(Mo)中的一种和钙(Ca)、镁(Mg)、锌(Zn)、钛(Ti)、钼(Mo)、镍(Ni)、锰(Mn)、锆(Zr)、镉(Cd)、金(Au)、银(Ag)、钴(Co)、铟(In)、钽(Ta)、铪(Hf)、钨(W)和铬(Cr)中的至少一种的合金。
数据屏障层351和漏屏障层353可具有单层结构或多层结构。尽管在第三实施方式中数据屏障层351和漏屏障层353形成在源极区M1和漏极区M2中而省略了源极和漏极，但在另一个实施方式中源极和漏极可部分形成在源极区M1和漏极区M2中。例如，源极和漏极可设置在源极区M1和漏极区M2的边缘部分中。
尽管在第一实施方式至第三实施方式中氧化物TFT包括氧化物半导体材料的有源层，但氧化物TFT可包括硅的非晶氧化物半导体(AOS)材料、非晶氧化物材料、石墨烯和有机半导体材料中的一种的有源层。例如，有机半导体材料可包括并五苯、并四苯、蒽、萘、α-6-噻吩、α-5-噻吩、α-4-噻吩、苝及其衍生物、红荧烯及其衍生物、晕苯及其衍生物、苝四酸二酰亚胺及其衍生物、苝四甲酸二酐及其衍生物、聚噻吩(PT)及其衍生物、聚对苯撑乙烯(PPV)及其衍生物、聚芴(PF)及其衍生物、聚噻吩乙炔及其衍生物、聚噻吩-杂环化合物聚合物及其衍生物、酞菁及其衍生物、苯均四酸二酐及其衍生物和均苯四酸二亚酰胺及其衍生物。
根据本公开的包括氧化物TFT的阵列基板可被应用于垂直取向(VA)模式LCD装置、面内切换(IPS)模式LCD装置、边缘场切换(FFS)模式LCD装置和OLED显示装置中的一种，在VA模式LCD装置中，液晶分子由两个基板之间产生的垂直电场驱动，在IPS模式LCD装置中，液晶分子由一个基板上的像素电极和公共电极之间产生的水平电场驱动，在FFS模式LCD装置中，液晶由一个基板上的不同层中的像素电极和公共电极之间产生的水平电场驱动。
因此，在根据本公开的包括氧化物TFT的阵列基本和制造阵列基板的方法中，由于栅极包括栅开口部分并且通过栅开口部分暴露栅屏障层，因此栅屏障层用作栅极并且防止栅极中的晶粒生长和腔体形成。另外，由于去除了源极和漏极并且分别通过源开口部分和漏开口部分暴露数据屏障层和漏屏障层，因此数据屏障层和漏屏障层分别用作源极和漏极，防止在源极和漏极中形成晶粒生长和腔体形成。结果，提高了可靠性并且防止了劣化。
以上已经描述了多个示例。但是，应该理解，可进行各种修改。例如，如果按不同次序执行所描述的技术和/或如果所描述的系统、架构、装置或电路中的组件以不同方式组合和/或被其它组件或其等同物取代或补充，则可实现合适的结果。因此，其它实现方式在随附权利要求书的范围内。

Claims (19)

1.一种阵列基板，该阵列基板包括：
栅屏障层，其在基板上；
选通线，其在所述栅屏障层上，所述选通线具有暴露栅极区中的栅屏障层的栅开口部分；
栅绝缘层，其在所述选通线上；
有源层，其在所述栅极区中的栅屏障层上方的栅绝缘层上；
源极和漏极，其在所述有源层上彼此分隔开。
2.根据权利要求1所述的阵列基板，其中，所述栅屏障层包括合金和材料中的一者，所述合金包括铬(Cr)、硅(Si)、钛(Ti)、钼(Mo)、钽(Ta)和铝(Al)中的至少两种，所述材料包括铬(Cr)、硅(Si)、钛(Ti)、钼(Mo)、钽(Ta)和铝(Al)中的一种和氧化碳(COx)、氧化物(Ox)和氮化物(Nx)中的一种。
3.根据权利要求1所述的阵列基板，其中，所述栅屏障层包括第一栅层和所述第一栅层上的第二栅层，其中，所述第一栅层的反射率高于所述第二栅层的反射率，其中，所述第二栅层的蚀刻选择率高于所述第一栅层的蚀刻选择率。
4.根据权利要求3所述的阵列基板，其中，所述第一栅层包括钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)、金(Au)和银(Ag)中的一种、以及包含其中至少一种的合金，其中，所述第二栅层包括氧化铟(InOx)、氧化锌(ZnOx)和氧化锡(SnOx)中的一种。
5.根据权利要求3所述的阵列基板，其中，所述栅屏障层还包括所述第一栅层下方的第三栅层，所述第三栅层包括氧化铟(InOx)、氧化锌(ZnOx)和氧化锡(SnOx)中的一种。
6.根据权利要求1所述的阵列基板，所述阵列基板还包括所述栅极区的边缘部分的栅极。
7.根据权利要求1所述的阵列基板，其中，所述源极包括第一数据层和所述第一数据层上的第二数据层，其中，所述第一数据层的反射率高于所述第二数据层的反射率，其中，所述第二数据层的蚀刻选择率高于所述第一数据层的蚀刻选择率，其中，所述漏极包括第一漏层和所述第一漏层上的第二漏层，其中，所述第一漏层的反射率高于所述第二漏层的反射率，其中，所述第二漏层的蚀刻选择率高于所述第一漏层的蚀刻选择率。
8.根据权利要求7所述的阵列基板，其中，所述第一数据层和所述第一漏层中的每个包括钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)、金(Au)和银(Ag)中的一种、以及包含其中至少一种的合金，其中，所述第二数据层和所述第二漏层中的每个包括氧化铟(InOx)、氧化锌(ZnOx)和氧化锡(SnOx)中的一种。
9.根据权利要求7所述的阵列基板，其中，数据屏障层还包括所述第一数据层下方的第三数据层，其中，漏屏障层还包括所述第一漏层下方的第三漏层，其中，所述第三数据层和所述第三漏层中的每个包括氧化铟(InOx)、氧化锌(ZnOx)和氧化锡(SnOx)中的一种。
10.根据权利要求1所述的阵列基板，其中，所述选通线、所述源极和所述漏极中的每个包括具有铝(Al)、铜(Cu)、银(Ag)和钛(Ti)中的一种和钙(Ca)、镁(Mg)、锌(Zn)、钛(Ti)、钼(Mo)、镍(Ni)、锰(Mn)、锆(Zr)、镉(Cd)、金(Au)、银(Ag)、钴(Co)、铟(In)、钽(Ta)、铪(Hf)、钨(W)和铬(Cr)中的至少一种的合金。
11.一种制造基板的方法，该方法包括：
在基板上顺序形成栅屏障层和选通线，所述选通线具有暴露栅极区中的栅屏障层的栅开口部分；
在所述选通线上形成栅绝缘层；
在所述栅极区中的栅屏障层上方的栅绝缘层上形成有源层；
在所述有源层上形成彼此分隔开的源极和漏极。
12.根据权利要求11所述的方法，其中，所述栅屏障层包括合金和材料中的一者，所述合金包括铬(Cr)、硅(Si)、钛(Ti)、钼(Mo)、钽(Ta)和铝(Al)中的至少两种，所述材料包括铬(Cr)、硅(Si)、钛(Ti)、钼(Mo)、钽(Ta)和铝(Al)中的一种和氧化碳(COx)、氧化物(Ox)和氮化物(Nx)中的一种。
13.根据权利要求11所述的方法，其中，形成所述栅屏障层和所述选通线包括：
在所述基板上顺序形成第一导电层、第二导电层和第一金属层；
通过顺序去除所述第一导电层、所述第二导电层和所述第一金属层，形成包括第一栅层和第二栅层的所述栅屏障层和具有暴露所述第二栅层的栅开口部分的所述选通线，
其中，所述第一栅层的反射率高于所述第二栅层的反射率，
其中，所述第二栅层的蚀刻选择率高于所述第一栅层的蚀刻选择率。
14.根据权利要求13所述的方法，其中，所述第一栅层包括钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)、金(Au)和银(Ag)中的一种、以及包含其中至少一种的合金，其中，所述第二栅层包括氧化铟(InOx)、氧化锌(ZnOx)和氧化锡(SnOx)中的一种。
15.根据权利要求13所述的方法，所述方法还包括在所述第一栅层下方形成第三栅层，其中，所述第三栅层包括氧化铟(InOx)、氧化锌(ZnOx)和氧化锡(SnOx)中的一种。
16.根据权利要求11所述的方法，所述方法还包括在所述栅极区的边缘部分形成栅极。
17.根据权利要求11所述的方法，其中，形成所述源极和所述漏极包括：
在所述有源层上顺序形成第三导电层、第四导电层和第二金属层；
通过选择性地去除所述第三导电层、所述第四导电层和所述第二金属层，形成包括第一数据层和第二数据层的数据屏障层、具有暴露所述第二数据层的源开口部分的数据线、以及包括第一漏屏障层和第二漏屏障层的所述漏极，
其中，所述第一数据层的反射率高于所述第二数据层的反射率，
其中，所述第二数据层的蚀刻选择率高于所述第一数据层的蚀刻选择率，
其中，所述第一漏层的反射率高于所述第二漏层的反射率，
其中，所述第二漏层的蚀刻选择率高于所述第一漏层的蚀刻选择率。
18.根据权利要求17所述的方法，其中，所述第一数据层和所述第一漏层中的每个包括钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)、金(Au)和银(Ag)中的一种、以及包含其中至少一种的合金，其中，所述第二数据层和所述第二漏层中的每个包括氧化铟(InOx)、氧化锌(ZnOx)和氧化锡(SnOx)中的一种。
19.根据权利要求17所述的方法，所述方法还包括在所述第一漏层下方形成第五导电层，其中，所述第五导电层包括氧化铟(InOx)、氧化锌(ZnOx)和氧化锡(SnOx)中的一种。
CN201410687377.9A 2013-11-25 2014-11-25 包括氧化物薄膜晶体管的阵列基板及其制造方法 Active CN104659035B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0143734 2013-11-25
KR1020130143734A KR102118461B1 (ko) 2013-11-25 2013-11-25 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN104659035A true CN104659035A (zh) 2015-05-27
CN104659035B CN104659035B (zh) 2018-08-10

Family

ID=53181873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410687377.9A Active CN104659035B (zh) 2013-11-25 2014-11-25 包括氧化物薄膜晶体管的阵列基板及其制造方法

Country Status (3)

Country Link
US (1) US9276016B2 (zh)
KR (1) KR102118461B1 (zh)
CN (1) CN104659035B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679970B1 (en) 2015-02-19 2017-06-13 Hrl Laboratories, Llc Graphene transistors on microbial cellulose
CN105070766B (zh) * 2015-09-23 2020-08-11 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
KR102617444B1 (ko) * 2015-12-30 2023-12-21 엘지디스플레이 주식회사 박막 트랜지스터 기판
US10739879B2 (en) 2017-01-19 2020-08-11 H.C. Starck Inc. Current-induced dark layer formation for metallization in electronic devices
CN110402497A (zh) * 2017-03-29 2019-11-01 株式会社半导体能源研究所 半导体装置、半导体装置的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838399A (en) * 1987-06-10 1998-11-17 Hitachi, Ltd. TFT active matrix liquid crystal display devices with two layer gate lines, the first being the same level as gate electrodes.
CN1661783A (zh) * 2003-12-17 2005-08-31 友达光电股份有限公司 在基板上制造薄膜晶体管的方法
CN1877448A (zh) * 2005-06-09 2006-12-13 三星电子株式会社 蚀刻剂及使用蚀刻剂制造布线及薄膜晶体管基板的方法
US20080073651A1 (en) * 2004-06-24 2008-03-27 Ahn Byung C Liquid crystal display device
CN102379027A (zh) * 2010-06-21 2012-03-14 松下电器产业株式会社 硅薄膜的结晶化方法以及硅薄膜晶体管器件的制造方法
CN103258743A (zh) * 2012-02-15 2013-08-21 乐金显示有限公司 薄膜晶体管、薄膜晶体管阵列基板及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080037296A (ko) * 2006-10-25 2008-04-30 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838399A (en) * 1987-06-10 1998-11-17 Hitachi, Ltd. TFT active matrix liquid crystal display devices with two layer gate lines, the first being the same level as gate electrodes.
CN1661783A (zh) * 2003-12-17 2005-08-31 友达光电股份有限公司 在基板上制造薄膜晶体管的方法
US20080073651A1 (en) * 2004-06-24 2008-03-27 Ahn Byung C Liquid crystal display device
CN1877448A (zh) * 2005-06-09 2006-12-13 三星电子株式会社 蚀刻剂及使用蚀刻剂制造布线及薄膜晶体管基板的方法
CN102379027A (zh) * 2010-06-21 2012-03-14 松下电器产业株式会社 硅薄膜的结晶化方法以及硅薄膜晶体管器件的制造方法
CN103258743A (zh) * 2012-02-15 2013-08-21 乐金显示有限公司 薄膜晶体管、薄膜晶体管阵列基板及其制造方法

Also Published As

Publication number Publication date
US20150144944A1 (en) 2015-05-28
KR102118461B1 (ko) 2020-06-09
US9276016B2 (en) 2016-03-01
CN104659035B (zh) 2018-08-10
KR20150059950A (ko) 2015-06-03

Similar Documents

Publication Publication Date Title
US7507998B2 (en) System for displaying images and method for fabricating the same
US10504983B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
JP4676390B2 (ja) 薄膜トランジスタ及びその製造方法
US9293603B2 (en) Thin film transistor with oxide semiconductor having a portion with increased reflectance
US10651210B2 (en) Thin film transistor array substrate and fabricating method thereof
KR101747391B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
CN104659035B (zh) 包括氧化物薄膜晶体管的阵列基板及其制造方法
CN104157693A (zh) 氧化物薄膜晶体管及其制造方法
US9064905B2 (en) Array substrate and method of fabricating the same
US20220059639A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
US20220262932A1 (en) Amorphous metal thin film transistors
US20130161612A1 (en) Display device and image display system employing the same
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
US20200287049A1 (en) Oxide semiconductor thin-film transistor and method of fabricating the same
US9293484B2 (en) Thin film transistor display panel and method of manufacturing the same
CN110600507A (zh) 一种oled面板及制作方法
JP2005123438A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法、および薄膜トランジスタアレイ、および表示装置、およびセンサー装置
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR20200022226A (ko) 산화물 반도체 박막 트랜지스터 및 그 제조 방법
KR102190085B1 (ko) 산화물 반도체 박막 트랜지스터 및 그 제조방법
US20240215312A1 (en) Display panel and display device
US20220149317A1 (en) Display device and manufacturing method thereof
KR20240090913A (ko) 비정질 금속 박막 트랜지스터
KR20080056388A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant