KR20080056388A - 액정표시장치용 어레이 기판 및 그 제조 방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080056388A
KR20080056388A KR1020060129224A KR20060129224A KR20080056388A KR 20080056388 A KR20080056388 A KR 20080056388A KR 1020060129224 A KR1020060129224 A KR 1020060129224A KR 20060129224 A KR20060129224 A KR 20060129224A KR 20080056388 A KR20080056388 A KR 20080056388A
Authority
KR
South Korea
Prior art keywords
gate
source
organic semiconductor
drain electrodes
liquid crystal
Prior art date
Application number
KR1020060129224A
Other languages
English (en)
Inventor
김경록
김대원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060129224A priority Critical patent/KR20080056388A/ko
Publication of KR20080056388A publication Critical patent/KR20080056388A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 기판과; 상기 기판 상에 은(Ag)으로 이루어지며 일방향으로 연장 형성된 데이터 배선과, 서로 이격하며 형성된 소스 및 드레인 전극과; 상기 소스 및 드레인 전극 상부에 긴 사슬을 갖는 물질을 이용하여 SAMs(self-assembled monolayers) 처리됨으로써 형성된 자기 조립 단분자막과; 상기 드레인 전극의 일끝단과 접촉하며 형성된 화소전극과; 상기 자기 조립 단분자막 상부 및 상기 소스 및 드레인 전극 사이의 이격영역에 형성된 유기 반도체층과; 상기 유기 반도체층 상부로 순차 적층된 게이트 절연막 및 게이트 전극과; 상기 게이트 전극을 노출시키는 게이트 콘택홀 및 상기 화소전극을 노출시키는 오픈부를 가지며 형성된 보호층과; 상기 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하며 형성된 게이트 배선을 포함하는 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공한다.
유기 반도체층, 유기 박막트랜지스터, SAMs, 표면처리, 은(Ag)

Description

액정표시장치용 어레이 기판 및 그 제조 방법{Array substrate for liquid crystal display device and method for fabricating the same}
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 종래의 유기 반도체 물질을 이용한 유기 반도체층을 갖는 액정표시장치용 어레이 기판을 제조하는 과정 중, 유기 반도체 물질을 이용하여 유기 반도체층 및 게이트 절연막을 형성한 단계까지를 도시한 단면도.
도 3은 본 발명에 따른 유기 반도체층을 구비한 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역에 대한 단면도.
도 4a 내지 도 4g는 본 발명에 따른 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 5는 자기 조립 단분자막의 기본 구조를 개략적으로 나타낸 도면.
도 6은 본 발명에 따른 어레이 기판에 있어 SAMs처리에 의해 은(Ag) 재질의 소스 전극 또는 드레인 전극 표면에 형성된 자기 조립 단문자막의 구조를 개략적으로 도시한 도면.
<도면의 주요부분에 대한 부호의 설명>
101 : 기판 103 : 버퍼층
113 : 소스 전극 115 : 드레인 전극
117 : 자기 조립 단분자막 118 : 화소전극
P : 화소영역 TrA : 스위칭 영역
본 발명은 액정표시장치용 어레이 기판에 관한 것으로, 좀 더 자세하게는 유기 반도체 물질을 반도체층으로 하는 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 박막트랜지스터(Thin Film Transistor : TFT)형 액정표시장치(TFT-LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치의 화상 구현원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보 는 면으로 각각 화소전극과 공통전극이 형성된 어레이 기판(array substrate)과 컬러필터 기판(color filter substrate)을 합착시켜 구성된 액정패널을 필수적인 구성요소로 하며, 이들 전극 사이의 전기장 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러 가지 화상을 표시하는 비발광 소자이다.
최근에는 특히 화상표현의 기본단위인 화소(pixel)를 행렬 방식으로 배열하고 스위칭 소자를 각 화소에 배치시켜 독립적으로 제어하는 능동행렬방식(active matrix type)이 해상도 및 동영상 구현능력에서 뛰어나 주목받고 있는데, 이 같은 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : TFT)를 사용한 것이 잘 알려진 TFT-LCD(Thin Firm Transistor Liquid Crystal Display device)이다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1을 참조하여 설명하면, 도시한 바와 같이, 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명한 기판(12)의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(20)은 제 2 투명기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상 의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
그리고, 도면상에 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실란트(sealant)로써 씰패턴이 형성됨으로써 봉함(封函)된 상태를 이루고 있으며, 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 구비되어 있다.
또한, 상기 어레이 기판(10)의 외측면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
한편, 이 같은 액정표시장치(1)에 있어 상기 어레이 기판(10)과 컬러필터 기판(20)의 모체가 되는 제 1 및 제 2 투명기판(12, 22)은 전통적으로 유리 기판이 사용되었지만, 최근 들어 노트북이나 PDA와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정패널이 소개된 바 있다.
하지만, 플라스틱 기판을 이용한 액정패널은 액정표시장치의 제조 특성상 특히 스위칭 소자인 박막 트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상의 고온을 필요로 하는 공정이 많아 내열성 및 내화학성이 유리 기판보다 떨어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있어, 상부의 컬러필터 기판만을 플라스틱 기판으로 제조하고 하부의 어레이 기판은 통상적인 유리 기판을 이용하여 액정표시장치를 제조하고 있는 실정이다.
특히, 반도체층의 형성에 있어 일반적으로 반도체층으로 이용되는 비정질실리콘(a-Si)이나 폴리실리콘(Poly-Si)을 이용하여 200℃이하의 저온 공정에 의해 형성하게 될 경우 그 반도체적 특성이 저하되고, 자체 결함이 많아 스위칭 소자로서의 역할을 제대로 실행하지 못하는 문제가 있다.
따라서, 이러한 문제를 해결하고자 최근에는 유기 반도체 물질을 반도체층으로 형성함으로써 200℃ 이하의 저온 공정을 진행하여 플라스틱 재질의 기판을 이용하여 플랙서블(flexible)한 특성을 갖는 박막트랜지스터 어레이 기판을 제조 하는 기술이 제안되었다.
이후에는 유기 반도체 물질을 이용하여 200℃이하의 저온 공정을 진행되는 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
200℃ 이하의 저온 공정으로 박막 트랜지스터를 포함하는 어레이 기판을 형성함에 있어서, 전극과 배선을 이루는 금속물질과 절연막과 보호층 등의 형성은 저온 증착 또는 코팅의 방법 등을 통해 형성하여도 박막 트랜지스터의 특성에 별 영 향을 주지 않지만, 채널을 형성하는 반도체층을 일반적인 반도체 물질인 비정질실리콘을 사용하여 저온 공정에 의해 형성하게 되면, 내구 구조가 치밀하지 못하여 전기 전도도 등의 중요 특성이 저하되는 문제가 발생한다.
따라서, 이를 극복하고자 실리콘 등의 종래의 비정질 실리콘 등의 반도체물질 대신 반도체 특성을 가진 유기 물질을 이용하여 반도체층을 형성하고 있다.
이하, 도면을 참조하여 일례로서 종래의 유기 반도체 물질을 이용한 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 2는 종래의 유기 반도체 물질을 이용한 유기 반도체층을 갖는 액정표시장치용 어레이 기판을 제조하는 과정 중, 유기 반도체 물질을 이용하여 유기 반도체층 및 게이트 절연막을 형성한 단계까지를 도시한 단면도이다.
우선, 플라스틱 또는 유리 재질의 투명한 절연기판(51) 상에 일함수 값이 매우 높은 금(Au)을 증착하고 패터닝하여 서로 이격하는 소스 및 드레인 전극(55, 57)과 상기 소스 전극(57)과 연결되며 일방향으로 연장하는 데이터 배선(미도시)을 형성한다.
다음, 상기 금(Au)으로 이루어진 소스 및 드레인 전극(55, 57)과 데이터 배선(미도시) 위로 투명 도전성 물질을 증착하고 패터닝하여 상기 드레인 전극(57)과 접촉하는 화소전극(60)을 형성하고, 연속하여 쉐도우 마스크를 이용하여 유기 반도체 물질을 증착하거나 또는 액상의 유기 반도체 물질을 도포함으로써 상기 소스 및 드레인 전극(55, 57)과 동시에 접촉하며 이들 두 전극(55, 57)의 이격영역에 유기 반도체층(63)을 형성하고 그 위로 게이트 절연막(67)을 형성한다.
이때, 상기 소스 및 드레인 전극(55, 57)과 데이터 배선(미도시)을 금(Au)으로서 형성하는 것은, 금(Au)은 일반적인 여러 금속물질 중 일함수 값이 가장 높은 금속물질 중 하나이며, 전기 저항이 작기 때문이다.
조금 더 상세히 설명하면, 일반적으로 어레이 기판의 배선 형성에 이용되는 금속물질 예를들면, 은(Ag), 알루미늄(Al), 구리(Cu) 등은 그 일함수 값이 각각 4.26eV, 4.28eV, 4.5eV 정도의 값을 갖는 반면 금(Au)은 5.1eV의 일함수 값을 갖고 있다.
200℃이하의 저온 공정으로 진행되는 어레이 기판의 제조에 있어서, 반도체층을 형성하는 유기 반도체 물질로서는 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)이 이용되고 있으며, 이러한 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)과 접촉하는 소스 및 드레인 전극을 이루는 금속물질과의 계면에는 에너지 장벽(energy barrier)이 존재하게 되는데, 이러한 에너지 장벽은 상기 소스 및 드레인 전극을 이루는 금속물질이 일함수 값이 높으면 높을수록 상기 에너지 장벽의 크기가 줄어들게 됨을 실험적으로 알 수 있었다.
따라서, 금속물질 중 일함수 값이 가장 높은 금속 중 하나인 금(Au)으로서 상기 소스 및 드레인 전극을 형성함으로써 반도체층과 소스 및 드레인 전극과의 계면에서의 에너지 장벽을 낮추어 박막트랜지스터의 특성을 향상시키고 있는 것이다.
하지만, 이렇게 높은 일함수 값을 가지므로 반도체층과의 계면에서 에너지 장벽의 크기를 최대한 낮추는 것이 가능한 상기 금(Au)은 가장 값비싼 귀금속에 속 하므로 비용적인 측면에 있어서도 다른 금속물질을 이용하는 것 보다 제조 비용이 상승됨으로써 최종 제품의 단가를 높이게 되는 바, 가격 경쟁력 측면에서 매우 문제가 되고 있다.
전술한 문제를 해결하기 위해서 본 발명은 가격이 금 대비 매우 싼 은(Ag)을 이용하여 스위칭 소자인 박막트랜지스터 및 배선을 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법을 제공함으로써 가격 경쟁력을 향상시키는 것을 그 목적으로 한다.
또한, 유기 반도체층의 형성에 있어 해상도에 한계가 있는 쉐도우 마스크법에 의한 형성 대신헤 액상의 유기 반도체 물질을 이용하여 코팅하고 이를 패터닝하는 것을 특징으로 하는 제조 방법을 제공함으로서 고해상도의 제품을 제공하는 것을 또 다른 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 유기 반도체 반도체층을 포함하는 액정표시장치용 어레이 기판은, 기판과; 상기 기판 상에 은(Ag)으로 이루어지며 일방향으로 연장 형성된 데이터 배선과, 서로 이격하며 형성된 소스 및 드레인 전극과; 상기 소스 및 드레인 전극 상부에 형성된 자기 조립 단분자막과; 상기 드레인 전극의 일끝단과 접촉하며 형성된 화소전극과; 상기 자기 조립 단분자막 상부 및 상기 소스 및 드레인 전극 사이의 이격영역에 형성된 유기 반도체층과; 상기 유기 반도체층 상부로 순차 적층된 게이트 절연막 및 게이트 전극과; 상기 게이트 전극을 노출시키는 게이트 콘택홀 및 상기 화소전극을 노출시키는 오픈부를 가지며 형성된 보호층과; 상기 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하며 형성된 게이트 배선을 포함한다.
이때, 상기 자기 조립 단분자막은, 긴 사슬을 갖는 알케인 산(alkene acid)을 이용하여 SAMs(self-assembled monolayers) 처리됨으로써 형성된 것이 특징이며, 상기 긴 사슬을 갖는 알케인 산(alkene acid)은 올레산(oleic acid) 또는 스테아르산(stearic acid)인 것이 특징이다.
또한, 자기 조립 단분자막은, 상기 소스 및 드레인 전극의 표면에 카복실기(-COOH))를 작용기로 갖는 것이 특징이다.
또한, 상기 화소전극과 상기 게이트 배선은 일부가 중첩함으로써 상기 중첩된 영역이 스토리지 커패시터를 형성하며, 상기 기판과 데이터 배선과 소스 및 드레인 전극과 이들 두 전극 사이의 이격영역에 형성된 상기 유기 반도체층 하부에는 친수성 물질로써 이루어진 버퍼층이 더욱 형성된 것이 특징이다.
본 발명에 따른 유기 반도체 반도체층을 포함하는 액정표시장치용 어레이 기판의 제조 방법은, 기판 상에 은(Ag)을 증착하고 이를 패터닝함으로써 일방향으로 연장하는 데이터 배선과, 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극이 형성된 기판을 긴 사슬 구조를 갖는 알케인 산(alkene acid)을 이용한 SAMs처리를 실시하여 상기 소스 및 드레인 전극에 자기 조립 단분 자막을 형성하는 단계와; 상기 드레인 전극의 일끝단과 접촉하는 화소전극을 형성하는 단계와; 상기 소스 및 드레인 전극의 이격영역 및 이들 두 전극 상의 상기 자기 조립 단분자막 위로 순차적으로 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 상기 게이트 전극을 노출시키는 게이트 콘택홀과 상기 화소전극을 노출시키는 오픈부를 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하는 게이트 배선을 형성하는 단계를 포함한다.
이때, 상기 긴 사슬을 갖는 알케인 산(alkene acid)은, 올레산(oleic acid) 또는 스테아르산(stearic acid)인 것이 특징이며, 또한 상기 자기 조립 단분자막은, 상기 소스 및 드레인 전극 표면에 카복실기(-COOH)를 작용기로 갖는 것이 특징이며, 또한, 상기 SAMs 처리는 기상(vapor deposition)법을 이용한 것이 특징이다.
또한, 상기 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계는, 상기 소스 및 드레인 전극상의 자리 조립 단분자막과 상기 화소전극 위로 전면에 유기 반도체 물질을 도포하여 유기 반도체 물질층을 형성하는 단계와; 상기 유기 반도체 물질층 위로 유기 절연물질을 도포하여 유기 절연 물질층을 형성하는 단계와; 상기 유기 절연물질층 위로 금속물질을 증착하여 금속물질층을 형성하는 단계와; 상기 금속물질층 위로 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 상기 금속물질층을 제 1 차 건식식각을 진행하여 제거함으로써 상기 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상부에 남아있는 상기 포토레지스트 패턴을 제거하는 단계와; 상기 게이트 전극을 식각 마스크로 하 여 제 2 차 건식식각을 진행함으로써 상기 게이트 전극 외부로 노출된 상기 유기 절연 물질층과 그 하부의 유기 반도체 물질층을 제거하는 단계를 포함하며, 이때,상기 유기 반도체 물질층 및 게이트 절연 물질층은 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 중 하나를 이용하여 코팅함으로써 형성하는 것이 특징이다.
또한, 상기 화소전극의 일끝단은 상기 게이트 배선과 상기 보호층을 사이에 두고 서로 일부가 중첩하도록 형성함으로써 스토리지 커패시터를 이루도록 하며, 또한, 상기 데이터 배선과 소스 및 드레인 전극을 형성하는 단계 이전에는, 상기 기판 위로 전면에 친수성 물질을 증착하여 버퍼층을 형성하는 단계를 더욱 포함한다.
이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 3은 본 발명에 따른 유기 반도체층을 구비한 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역(P)에 대한 단면도이다. 이때, 설명의 편의를 위해 상기 화소영역(P) 내의 스위칭 소자인 유기 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA)이라 정의한다.
도시한 바와 같이, 본 발명에 따른 유기 반도체층을 구비한 액정표시장치용 어레이 기판(101)은 유리 또는 플라스틱 재질로 이루어진 투명한 절연 기판(101) 상에 친수성 특성을 갖는 버퍼층(103)이 형성되어 있으며, 그 상부로 저저항 특성을 가지며, 금 대비 그 가격이 훨씬 싸며, 일함수 값이 4.1eV 내지 4.3eV 정도를 갖는 은(Ag)으로써 이루어지며 일방향으로 연장하는 다수의 데이터 배선(미도시)이 형성되어 있다.
또한, 상기 데이터 배선(미도시)과 연결되며 각 스위칭 영역(TrA)에는 소스 전극(113)과 이와 이격하며 드레인 전극(115)이 형성되어 있다. 이때 상기 소스 및 드레인 전극(113, 115) 또한 상기 데이터 배선(미도시)을 이루는 은(Ag)으로 이루어지고 있다.
이때, 상기 데이터 배선(미도시)과 소스 및 드레인 전극(113, 115)은 특수한 표면처리를 실시함으로써 그 상부로 금(Au) 대비 낮은 일함수 값을 갖는 은(Ag) 재질의 소스 및 드레인 전극(113, 115)과 이들 두 전극(113, 115)과 동시에 접촉하며 형성된 유기 반도체층(121) 간의 효과적인 캐리어 주입이 가능하도록 자기 조립 단분자막(self assembled monolayer)(117)이 형성됨으로써 이들을 구성 요소로 하는 박막트랜지스터(Tr)로서의 역할을 수행하도록 하고 있다.
이러한 은(Ag) 재질의 데이터 배선(미도시)과 소스 및 드레인 전극(113, 115)의 표면처리에 대해서는 추후 제조 방법에서 설명한다.
다음, 이렇게 표면 처리에 의해 그 상부에 자기 조립 단분자막(117)이 형성된 은(Ag) 재질의 소스 및 드레인 전극(113, 115)의 서로 마주하는 끝단 및 이들 두 전극(113, 115) 사이의 이격영역 위로는 유기 반도체층(121)과 게이트 절연막(125) 및 게이트 전극(130)이 순차적으로 적층되어 있다. 이때 각 화소영역(P)에는 상기 드레인 전극(115)의 타끝단과 접촉하며 투명도전성 물질로 이루어진 화소전극(118)이 형성되어 있다.
다음, 상기 게이트 전극(130) 위로는 유기 절연물질로써 보호층(135)이 형성되어 있으며, 상기 보호층(135) 내에는 상기 게이트 전극(130)을 노출시키는 게이트 콘택홀(137)과 상기 화소전극(118)을 노출시키는 오픈부(op)가 구비되어 있다.
또한, 상기 보호층(135) 위로는 상기 게이트 전극(130)과 접촉하며 상기 하부의 데이터 배선(미도시)과 교차하여 화소영역(P)을 정의하며 게이트 배선(146)이 형성되어 있다.
이후에는 이러한 구조를 갖는 유기 박막트랜지스터를 포함하는 어레이 기판의 제조 방법에 대해 설명한다.
도 4a 내지 도 4f는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 단계별 공정 단면도이다.
우선, 도 4a에 도시한 바와같이, 투명한 절연기판(101) 상에 친수성 특성을 갖는 무기절연물질 예를들면 산화실리콘(SiO2)을 증착하여 버퍼층(103)을 형성한다. 이는 추후 형성되는 유기 반도체층과 상기 기판(101)간의 접착력 및 코팅성을 향상시키기 위함이다. 이때 상기 버퍼층(103)은 기판(101)의 재질에 따라 생략할 수도 있다.
본 발명의 특징적인 것으로써 액상의 유기 반도체 물질을 코팅 장치를 이용하여 코팅하여 유기 반도체층을 형성하는 바, 유리 또는 플라스틱 재질의 기판(101)의 표면보다는 더욱 친수성을 가지며, 유기 물질과의 접착력 또한 우수한 산화실리콘(SiO2)으로써 버퍼층(103)을 형성함으로써 전술한 액상의 유기 반도체 물 질의 코팅시의 두께 균일성을 유지하고 접착력을 강화시킨 것이다.
다음, 상기 버퍼층(103) 위로 스퍼터 장치 등을 이용하여 금(Au) 보다 값싼 금속물질인 은(Ag)을 증착함으로써 전면에 은(Ag) 금속층(미도시)을 형성하고, 이를 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상 및 식각 등 일련의 단계를 포함하는 마스크 공정을 진행함으로써 일방향으로 연장하는 데이터 배선(미도시)과, 각 화소영역(P) 내의 스위칭 영역(TrA)에 상기 데이터 배선(미도시)과 연결된 소스 전극(113) 및 상기 소스 전극(113)과 소정 간격 이격하여 드레인 전극(115)을 형성한다.
다음, 도 4b에 도시한 바와 같이, 상기 소스 및 드레인 전극(113, 115) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고 이를 패터닝함으로써 각 화소영역(P)별로 상기 드레인 전극(115)의 타끝단과 접촉하는 화소전극(118)을 형성한다.
다음, 도 4c에 도시한 바와 같이, 상기 노출된 은(Ag) 재질의 소스 및 드레인 전극(113, 115)과 데이터 배선(미도시)에 대해 SAMs(self-assembled monolayers) 처리라 칭하는 표면처리를 실시함으로써 자기 조립 단분자막(117)을 형성한다.
이는 4.1eV 내지 4.3eV 정도의 일함수 값을 갖는 은(Ag)에 의해서는 이들과 접촉하며 형성되며 일반적인 유기 반도체 물질을 포함하는 유기 물질은 그 HOMO(Highest Occupied Molecular Orbital) 에너지 레벨이 4.9eV 내지 5.2eV 정도를 갖는 바, 0.6eV 내지 1.1ev 정도의 에너지 장벽이 발생한다. 이러한 에너지 장 벽은 클수록 캐리어가 쉽게 넘을 수 없는 바, 이러한 두 물질간의 에너지 장벽은 작을수록 좋다.
본 발명에 있어서는 은(Ag)과 유기 반도체층간의 이러한 큰 에너지 장벽을 극복하기 위해 SAMs처리를 하는 것을 특징으로 한다.
자기 조립 단분자막의 기본적인 구조는 도 5에 도시한 바와같이 크게 3부분으로 이루어지고 있다. 은(Ag) 등의 표면과 결합할 수 있는 작용기를 갖는 헤드 그룹(head group)(210)과 주로 긴 알킬(alkyl) 사슬로 구성된 주사슬 부분(220)과, 마지막으로 상기 주사슬 부분(220)의 끝단에 붙어있는 기능성을 부여할 수 있는 기능(functional)기(230)로 구성된다.
이때 본 발명에 있어서는 은(Ag)이라는 물질의 표면에 SAMs처리를 하는 바, 긴 사슬을 갖는 알케인(alkene : 지방족불포화화합물)산 예를들면 올레산(oleic acid) 또는 스테아르산(stearic acid)을 이용하여 SAMs 처리를 실시하는 것을 특징으로 한다.
일례로써 상기 올레산 및 아스테스산은 다음과 같은 분자구조를 하고 있다.
Figure 112006093408420-PAT00001
Figure 112006093408420-PAT00002
이러한 구조를 갖는 올레산(oleic acid) 또는 스테아르산(stearic acid)을 이용하여 SAMs처리를 실시하면, 상기 기판(101)상의 은(Ag) 재질의 소스 및 드레인 전극(113, 115)과 데이터 배선(미도시)에 대응해서는 도 6에 도시한 바와같이 그 표면에 상기 카복실기(-COOH) 중 수소가 제거된 COO-가 은(Ag) 재질의 표면에 흡착되고, 상기 COO- 상기 긴 사슬 구조를 갖는 산(acid) 작용기(메틸렌기(-CH2)와 메틸기(-CH3))가 붙는 형태로서 자기 조립 단분자막(117)이 형성된다.
이러한 기 사슬 구조를 갖는 산 작용기가 그 표면에 흡착되도록 하는 SAMs 처리는 크게 액상법 및 기상법 2가지 형태로 진행될 수 있다.
상기 액상법은 SAM용액을 용매(수용액 또는 유기 용매)에 넣고, 이를 스핀코팅장치 등을 이용하여 도포하여 상기 은(Ag) 재질의 소스 및 드레인 전극(113, 115)과 데이터 배선(미도시)의 표면에서 반응을 일으키도록 하는 것이며, 상기 기상법(vapor deposition)은 열증착에 의한 것으로 도 4c에 도시한 바와같이, 핫 플레이트(193) 등을 구비한 챔버(191) 내에서 상기 소스 및 드레인 전극(113, 115)이 형성된 기판(101)을 반전시켜 상기 챔버(191)내의 상부에 위치하도록 하고, 이와 마주하는 하부에 핫 플레이트(193)를 위치시킨 후, SAM 소스(195)를 상기 핫 플레이트(193) 상에 위치시키고 상기 핫 플레이트(193)를 가온하여 상기 SAM 소스(195)를 끊는점 이상으로 높여줌으로써 SAM 소스(193)의 기화를 통해 상기 기판(101)의 표면 더욱 정확히는 상기 은(Ag) 재질의 소스 및 드레인 전극(113, 115)과 데이터 배선(미도시)의 표면과 반응하도록 하는 것이다.
본 발명에 따른 어레이 기판의 제조에 있어서는 기상법에 의한 SAMs처리를 실시하는 것이 더욱 바람직하다.
금속의 표면처리에는 주로 티올기(thiol, -SH) 또는 카복실기(-COOH) 또는 시안기(-CN) 등을 갖는 화학물질이 사용되며, 올레산(oleic acid) 또는 스테아르산(stearic acid)은 이러한 기(group) 들 중 카복실기(-COOH)를 포함하고 있다. 이 경우 상기 카복실기(-COOH)는 은(Ag)과는 반응하지만 금(Au) 표면과는 반응하지 않는 특성을 갖는다.
이러한 올레산(oleic acid) 또는 스테아르산(stearic acid)을 이용하여 SAMs 처리함에 있어 상기 은(Ag)재질의 소스 및 드레인 전극(113, 115) 표면과 반응하는 반응기는 카복실기(-COOH)가 되며, 반응 후에는 상기 은(Ag) 재질의 표면에는 상기 카복실기(-COOH) 중 수소(H)가 제거된 COO-가 흡착되며 나머지 부분 즉 메틸렌기(-CH2)와 메틸기(-CH3)가 산 작용기로써 긴 사슬을 구성하게 된다.
상기 올레산(oleic acid) 또는 스테아르산(stearic acid) 을 상기 은(Ag) 재질의 소스 및 드레인 전극(113, 115)의 표면에 대해 SAMs 처리함으로써 추후 형성되는 액상의 유기 반도체층 내의 결정화가 균일한 크기로 형성될 수 있도록 도움을 주며, 상기 유기 반도체층과 은(Ag) 재질의 소스 및 드레인 전극(113, 115)과의 접촉저항을 낮추며, 나아가 액상의 유기 반도체층을 스핀 코팅 또는 슬릿 코팅 장치를 이용하여 코팅시 코팅력을 향상시키는 역할을 한다.
또한, 이러한 상기 올레산(oleic acid) 또는 스테아르산(stearic acid) 을 상기 은(Ag) 재질의 소스 및 드레인 전극(113, 115)의 표면에 대해 SAMs 처리함으로써 은(Ag) 자체의 일함수 값의 변화는 없지만, 상기 유기 반도체층의 HOMO(Highest Occupied Molecular Orbital) 레벨을 낮추거나 또는 LUMO(Lowest Unoccupied Molecular Orbital) 레벨을 상승시켜 이들 두 물질층 간의 계면에서의 에너지 장벽의 크기를 낮추게 됨으로써 유기 반도체층의 활성화를 용이하도록 하게 된다. 따라서 실질적으로 상대적으로 높은 일함수 값을 갖는 금(Au)을 이용하여 박막트랜지스터를 형성한 경우와, 이렇게 본 발명에서와 같이, 금(Au)을 대체하여 은(Ag)으로써 소스 및 드레인 전극(113, 115)을 형성하고, 이의 표면에 올레산(oleic acid) 또는 스테아르산(stearic acid)을 이용하여 SAMs 처리하여 자기조립 단분자막(117)을 형성함으로서 유기 반도체층의 LUMO레벨을 높이거나 HOMO레벨을 낮춘 것을 특징으로 하는 박막트랜지스터는 이들 소스 및 드레인 전극(113, 115)과 유기 반도체층 간의 계면에서 캐리어들의 느끼는 에너지 장벽은 유사한 환경이 되는 바, 이들 둘은 유사한 특성을 갖는 유기 박막트랜지스터(Tr)를 형성하게 된다.
이 경우 본 발명에 따른 은(Ag)으로써 소스 및 드레인 전극(113, 115)과 데이터 배선(미도시)을 형성한 어레이 기판(101)의 경우가 금(Au)을 이용하여 소스 및 드레인 전극과 데이터 배선을 형성한 어레이 기판 대비 제조 비용이 훨씬 낮은 바, 가격 경쟁력에서 월등하다 할 수 있을 것이다.
한편, 본 발명에 따른 액정표시장치용 어레이 기판에 제조 방법에 있어서, 상기 화소전극(118)을 형성하는 단계와, 상기 소스 및 드레인 전극(113, 115)의 표면에 대해 SAMs처리를 실시하여 자기 조립 단분자막(117)을 형성하는 단계는 서로 바꾸어 진행해도 무방하다. 즉, 상기 소스 및 드레인 전극(113, 115)과 데이터 배선(미도시)을 형성한 상태에서 상기 올레산(oleic acid) 또는 스테아르산(stearic acid)을 이용하여 SAMs 처리를 실시한 후, 각 화소영역(P)별로 상기 드레인 전극(115)과 접촉하는 화소전극(118)을 형성할 수도 있다.
다음, 도 4d에 도시한 바와 같이, 상기 소스 및 드레인 전극(113, 115) 상의 자기조립 단분자막과 화소전극(118) 위로 액상의 유기 반도체 물질 예를들면 액상의 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)을 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 등을 이용하여 전면에 코팅함으로써 유기 반도체 물질층(120)을 형성하고, 연속하여 상기 유기 반도체 물질층(120) 위로 유기 절연물질 예를들면 플루오루폴리머(fluoropolymer)를 전술한 코팅장치 중 하나의 장치를 이용하여 전면에 코팅함으로써 게이트 절연 물질층(124)을 형성한다.
이 경우, 상기 유기 반도체 물질층은 소스 및 드레인 전극과 데이터 배선 표면에 상기 자기 조립 단분자막이 형성됨으로써 일반 금속 표면대비 코팅성이 우수하며, 접합력 또한 향상되게 된다.
이후, 상기 게이트 절연 물질층(124) 위로 건식식각이 용이한 금속물질 예를들면 몰리브덴(Mo) 또는 크롬(Cr)을 증착함으로써 제 2 금속층(129)을 형성한다.
다음, 도 4e에 도시한 바와 같이, 상기 제 2 금속층(도 4c의 129) 위로 감광 성 특성을 갖는 유기 절연물질인 포토아크릴 또는 PVA(poly vinyl alcohol)를 도포하여 감광성 유기절연층(미도시)을 형성하고 이를 노광, 현상함으로써 감광성 유기패턴(181)을 형성한다.
이후, 상기 감광성 유기패턴(181)을 식각 마스크로하여 드라이 에칭을 진행함으로써 상기 포토레지스트 패턴(181) 외부로 노출된 상기 제 2 금속층(도 4d의 129)과 그 하부의 게이트 절연물질층(도 4d의 124)과 유기 반도체 물질층(도 4d의 120)을 동시에 제거함으로써 상기 스위칭 영역(TrA)에 아일랜드 형상의 게이트 전극(130)을 형성함과 동시에 그 하부로 동일한 패턴 형태를 갖는 게이트 절연막(125)과 유기 반도체층(121)을 형성한다.
다음, 도 4f에 도시한 바와같이, 애싱(ashing)을 진행하거나 또는 전면 노광을 한 후 현상함으로써 상기 게이트 전극(130) 상부에 남아있는 감광성 유기 패턴(도 4e의 181)을 제거한다. 이 경우, 상기 감광성 유기 패턴(도 4e의 181)은 그 현상액이 KOH(포토아크릴의 현상액) 또는 순수(DI, PVA의 현상액)가 되므로 이는 유기 반도체층(121)에 영향을 주지 않는 문제되지 않는다.
만약 애싱(ashing)을 통해 상기 감광성 유기 패턴(도 4e의 181)을 제거하는 경우, 상기 감광성 유기 패턴(도 4e의 181)은 일반적인 패터닝 시 주로 이용하는 포토레지스트로 형성하여도 무방하다.
이후 상기 노출된 게이트 전극(130) 위로 감광성 유기 절연물질인 포토아크릴 또는 PVA(poly vinyl alcohol)를 상기 게이트 전극(130) 위로 전면에 전술한 코팅장치 중 하나를 이용하여 코팅함으로써 보호층(135)을 형성한 후, 이를 패터닝함 으로써 각 화소영역(P)내의 상기 게이트 전극(130) 일부로 노출시키는 게이트 콘택홀(137)과 상기 화소전극(118)을 노출시키는 오픈부(op)를 형성 한다.
다음 도 4g에 도시한 바와같이, 상기 게이트 콘택홀(137)을 갖는 보호층(135) 위로 저저항 금속물질 예를들면, 은(Ag), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중에서 선택되는 하나의 물질을 스퍼터링을 통해 증착하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 게이트 콘택홀(137)을 통해 게이트 전극(130)과 접촉하며, 상기 데이터 배선(미도시)과 교차하여 상기 화소영역(P)을 정의하는 게이트 배선(146)을 형성한다.
이때, 상기 게이트 배선(146)은 상기 화소전극(118)의 끝단부와 일부 중첩하도록 형성함으로써 더욱 정확히는 상기 게이트 배선(146)이 형성되는 부분에 대응하여 상기 화소전극(118) 형성 시 그 일끝단부가 상기 게이트 배선(146)이 형성되는 부분과 대응되는 영역까지 연장 형성되도록 함으로써 이들 중첩되는 부분이 스토리지 커패시터(StgC)를 이루도록 하여 본 발명에 따른 유기 반도체층(130)을 갖는 액정표시장치용 어레이 기판(101)을 완성한다.
본 발명에 의한 유기 박막트랜지스터를 갖는 액정표시장치용 어레이 기판은 값 비싼 귀금속인 금(Au)을 대신하여 이보다 훨씬 싼 은(Ag)을 이용하여 유기 반도체층과 접촉하는 소스 및 드레인 전극을 형성함으로써 제조 비용을 절감하여 생산성을 향상시키는 효과가 있다.
또한, 액상의 유기 반도체 물질을 이용하여 유기 반도체층을 형성함으로써 쉐도우 마스크를 이용하여 패터닝하는 것 대비 제조 방법적 측면에서 해상도의 제한이 없는 장점을 갖는다.

Claims (14)

  1. 기판과;
    상기 기판 상에 은(Ag)으로 이루어지며 일방향으로 연장 형성된 데이터 배선과, 서로 이격하며 형성된 소스 및 드레인 전극과;
    상기 소스 및 드레인 전극 상부에 형성된 자기 조립 단분자막과;
    상기 드레인 전극의 일끝단과 접촉하며 형성된 화소전극과;
    상기 자기 조립 단분자막 상부 및 상기 소스 및 드레인 전극 사이의 이격영역에 형성된 유기 반도체층과;
    상기 유기 반도체층 상부로 순차 적층된 게이트 절연막 및 게이트 전극과;
    상기 게이트 전극을 노출시키는 게이트 콘택홀 및 상기 화소전극을 노출시키는 오픈부를 가지며 형성된 보호층과;
    상기 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하며 형성된 게이트 배선
    을 포함하는 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 자기 조립 단분자막은, 긴 사슬을 갖는 알케인 산(alkene acid)을 이용하여 SAMs(self-assembled monolayers) 처리됨으로써 형성된 것이 특징인 액정표시 장치용 어레이 기판.
  3. 제 2 항에 있어서,
    상기 긴 사슬을 갖는 알케인 산(alkene acid)은 올레산(oleic acid) 또는 스테아르산(stearic acid)인 액정표시장치용 어레이 기판.
  4. 제 1 항에 있어서,
    자기 조립 단분자막은, 상기 소스 및 드레인 전극의 표면에 카복실기(-COOH))를 작용기로 갖는 것이 특징인 액정표시장치용 어레이 기판.
  5. 제 1 항에 있어서,
    상기 화소전극과 상기 게이트 배선은 일부가 중첩함으로써 상기 중첩된 영역이 스토리지 커패시터를 형성하는 액정표시장치용 어레이 기판.
  6. 제 1 항에 있어서,
    상기 기판과 데이터 배선과 소스 및 드레인 전극과 이들 두 전극 사이의 이 격영역에 형성된 상기 유기 반도체층 하부에는 친수성 물질로써 이루어진 버퍼층이 더욱 형성된 액정표시장치용 어레이 기판.
  7. 기판 상에 은(Ag)을 증착하고 이를 패터닝함으로써 일방향으로 연장하는 데이터 배선과, 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극이 형성된 기판을 긴 사슬 구조를 갖는 알케인 산(alkene acid)을 이용한 SAMs처리를 실시하여 상기 소스 및 드레인 전극에 자기 조립 단분자막을 형성하는 단계와;
    상기 드레인 전극의 일끝단과 접촉하는 화소전극을 형성하는 단계와;
    상기 소스 및 드레인 전극의 이격영역 및 이들 두 전극 상의 상기 자기 조립 단분자막 위로 순차적으로 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 위로 상기 게이트 전극을 노출시키는 게이트 콘택홀과 상기 화소전극을 노출시키는 오픈부를 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하는 게이트 배선을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  8. 제 7 항에 있어서,
    상기 긴 사슬을 갖는 알케인 산(alkene acid)은, 올레산(oleic acid) 또는 스테아르산(stearic acid)인 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 자기 조립 단분자막은, 상기 소스 및 드레인 전극 표면에 카복실기(-COOH)를 작용기로 갖는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  10. 제 8 항에 있어서,
    상기 SAMs 처리는 기상(vapor deposition)법을 이용한 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  11. 제 7 항에 있어서,
    상기 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계는,
    상기 소스 및 드레인 전극상의 자리 조립 단분자막과 상기 화소전극 위로 전면에 유기 반도체 물질을 도포하여 유기 반도체 물질층을 형성하는 단계와;
    상기 유기 반도체 물질층 위로 유기 절연물질을 도포하여 유기 절연 물질층을 형성하는 단계와;
    상기 유기 절연물질층 위로 금속물질을 증착하여 금속물질층을 형성하는 단계와;
    상기 금속물질층 위로 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴 외부로 노출된 상기 금속물질층을 제 1 차 건식식각을 진행하여 제거함으로써 상기 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 상부에 남아있는 상기 포토레지스트 패턴을 제거하는 단계와;
    상기 게이트 전극을 식각 마스크로 하여 제 2 차 건식식각을 진행함으로써 상기 게이트 전극 외부로 노출된 상기 유기 절연 물질층과 그 하부의 유기 반도체 물질층을 제거하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  12. 제 11 항에 있어서,
    상기 유기 반도체 물질층 및 게이트 절연 물질층은 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 중 하나를 이용하여 코팅함으로써 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  13. 제 7 항에 있어서,
    상기 화소전극의 일끝단은 상기 게이트 배선과 상기 보호층을 사이에 두고 서로 일부가 중첩하도록 형성함으로써 스토리지 커패시터를 이루도록 하는 액정표시장치용 어레이 기판의 제조 방법.
  14. 제 7 항에 있어서,
    상기 데이터 배선과 소스 및 드레인 전극을 형성하는 단계 이전에는,
    상기 기판 위로 전면에 친수성 물질을 증착하여 버퍼층을 형성하는 단계
    를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
KR1020060129224A 2006-12-18 2006-12-18 액정표시장치용 어레이 기판 및 그 제조 방법 KR20080056388A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060129224A KR20080056388A (ko) 2006-12-18 2006-12-18 액정표시장치용 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060129224A KR20080056388A (ko) 2006-12-18 2006-12-18 액정표시장치용 어레이 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20080056388A true KR20080056388A (ko) 2008-06-23

Family

ID=39802583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060129224A KR20080056388A (ko) 2006-12-18 2006-12-18 액정표시장치용 어레이 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20080056388A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019245098A1 (ko) * 2018-06-22 2019-12-26 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019245098A1 (ko) * 2018-06-22 2019-12-26 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20200000244A (ko) * 2018-06-22 2020-01-02 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
US11437352B2 (en) 2018-06-22 2022-09-06 Lg Electronics Inc. Display device using semiconductor light-emitting element

Similar Documents

Publication Publication Date Title
KR101198218B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101251376B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US8759823B2 (en) Array substrate and method of fabricating the same
KR101747391B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101279927B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101163576B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
US7998787B2 (en) Thin film transistor including organic semiconductor layer and substrate including the same
KR101325665B1 (ko) 어레이 기판 및 그 제조 방법
KR101357214B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR101198219B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080057877A (ko) 어레이 기판 및 그 제조방법
KR20080080772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080056388A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20080105762A (ko) 표시 장치용 유기 박막 트랜지스터 기판 및 이의 제조 방법
KR101380225B1 (ko) 액정표시장치용 어레이 기판
KR101454751B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101377673B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101350408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR20090059511A (ko) 유기박막트랜지스터 제조방법
KR101366025B1 (ko) 어레이 기판 및 그 제조방법
KR101236240B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101250317B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101257733B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid