KR101380225B1 - 액정표시장치용 어레이 기판 - Google Patents

액정표시장치용 어레이 기판 Download PDF

Info

Publication number
KR101380225B1
KR101380225B1 KR1020070036398A KR20070036398A KR101380225B1 KR 101380225 B1 KR101380225 B1 KR 101380225B1 KR 1020070036398 A KR1020070036398 A KR 1020070036398A KR 20070036398 A KR20070036398 A KR 20070036398A KR 101380225 B1 KR101380225 B1 KR 101380225B1
Authority
KR
South Korea
Prior art keywords
group
organic semiconductor
self
semiconductor layer
source
Prior art date
Application number
KR1020070036398A
Other languages
English (en)
Other versions
KR20080092705A (ko
Inventor
노영훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070036398A priority Critical patent/KR101380225B1/ko
Publication of KR20080092705A publication Critical patent/KR20080092705A/ko
Application granted granted Critical
Publication of KR101380225B1 publication Critical patent/KR101380225B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 기판과; 서로 교차하여 화소영역을 정의하는 게이트 및 데이터 배선과; 상기 화소영역 내에 상기 게이트 및 데이터 배선과 연결되며 형성되며, 서로 이격하는 소스 및 드레인 전극과 유기 반도체층과 게이트 절연막과 게이트 전극과 제 1 자기 조립 단분자층으로 구성된 유기 박막트랜지스터와; 상기 화소영역 상에 상기 드레인 전극과 연결되며 형성된 화소전극을 포함하며, 상기 제 1 자기 조립 단분자층은 헤드그룹과 주사슬부분 및 엔드그룹을 포함하여 구성되며, 상기 소스 및 드레인 전극과 상기 유기 반도체층 사이에 상기 헤드그룹은 상기 소스 및 드레인 전극과 상기 엔드그룹은 상기 유기 반도체층과 각각 접촉하도록 구성되며, 상기 엔드그룹은 주기율표에서 1족 그룹에 속하는 화학물질 중에서 선택되는 하나의 물질로 이루어진 것을 특징으로 하며, 상기 유기 반도체층은 n타입의 유기 반도체 물질로 이루어진 것이 특징인 액정표시장치용 어레이 기판을 제공한다.
유기 반도체층, 유기 박막트랜지스터, 자기조립단분자, n타입, p타입

Description

액정표시장치용 어레이 기판{Array substrate for liquid crystal display device}
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 종래의 유기 반도체 물질을 이용한 유기 반도체층을 갖는 어레이 기판을 제조하는 과정 중, 유기 반도체 물질을 이용하여 유기 반도체층을 형성한 단계까지를 도시한 단면도.
도 3은 본 발명의 제 1 실시예에 따른 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도.
도 4a와 도 4b는 본 발명에 따른 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판에 이용되는 자기 조립 단분자 물질의 구조를 도시한 도면.
도 5는 본 발명의 제 2 실시예에 따른 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판의 하나의 화소영역에 대해 단면도.
도 6은 유기 반도체층 내에서의 I-V 특성을 나타낸 그래프.
도 7a 내지 도 7h는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 8은 본 발명의 제 3 실시예에 따른 유기 박막트랜지스터를 포함하는 액정 표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도.
<도면의 주요부분에 대한 부호의 설명>
101 : 기판 113 : 소스 전극
115 : 드레인 전극 118 : 화소전극
120 : 자기 조립 단분자층 131 : 유기 반도체층
136 : 게이트 절연막 141 : 게이트 전극
150 : 보호층 153 : 게이트 콘택홀
160 : 게이트 배선 op : 오픈부
P : 화소영역 StgC : 스토리지 커패시터
Tr : 유기 박막트랜지스터
TrA : 스위칭 영역
본 발명은 액정표시장치용 어레이 기판에 관한 것으로, 좀 더 자세하게는 유기 반도체 물질을 반도체층으로 하는 유기박막트랜지스터를 포함하는 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 박막트랜지스터(Thin Film Transistor : TFT)형 액정표시장치(TFT-LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치의 화상 구현원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면으로 각각 화소전극과 공통전극이 형성된 어레이 기판(array substrate)과 컬러필터 기판(color filter substrate)을 합착시켜 구성된 액정패널을 필수적인 구성요소로 하며, 이들 전극 사이의 전기장 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러 가지 화상을 표시하는 비발광 소자이다.
최근에는 특히 화상표현의 기본단위인 화소(pixel)를 행렬 방식으로 배열하고 스위칭 소자를 각 화소에 배치시켜 독립적으로 제어하는 능동행렬방식(active matrix type)이 해상도 및 동영상 구현능력에서 뛰어나 주목받고 있는데, 이 같은 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : TFT)를 사용한 것이 잘 알려진 TFT-LCD(Thin Firm Transistor Liquid Crystal Display device)이다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1을 참조하여 설명하면, 도시한 바와 같이, 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명한 기판(12)의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(20)은 제 2 투명기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
그리고, 도면상에 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실란트(sealant)로써 씰패턴이 형성됨으로써 봉함(封函)된 상태를 이루고 있으며, 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 구비되어 있다.
또한, 상기 어레이 기판(10)의 외측면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
한편, 이 같은 액정표시장치(1)에 있어 상기 어레이 기판(10)과 컬러필터 기판(20)의 모체가 되는 제 1 및 제 2 투명기판(12, 22)은 전통적으로 유리 기판이 사용되었지만, 최근 들어 노트북이나 PDA와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정패널이 소개된 바 있다.
하지만, 플라스틱 기판을 이용한 액정패널은 액정표시장치의 제조 특성상 특히 스위칭 소자인 박막 트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상의 고온을 필요로 하는 공정이 많아 내열성 및 내화학성이 유리 기판보다 떨어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있어, 상부의 컬러필터 기판만을 플라스틱 기판으로 제조하고 하부의 어레이 기판은 통상적인 유리 기판을 이용하여 액정표시장치를 제조하고 있는 실정이다.
특히, 반도체층의 형성에 있어 일반적으로 반도체층으로 이용되는 비정질실리콘(a-Si)이나 폴리실리콘(Poly-Si)을 이용하여 200℃이하의 저온 공정에 의해 형성하게 될 경우 그 반도체적 특성이 저하되고, 자체 결함이 많아 스위칭 소자로서의 역할을 제대로 실행하지 못하는 문제가 있다.
따라서, 이러한 문제를 해결하고자 최근에는 플라스틱 재질의 기판상에 유기 반도체 물질을 반도체층으로 구성하여 200℃ 이하의 저온 공정을 진행한 것을 특징으로 한 플랙서블(flexible)한 특성을 갖는 박막트랜지스터 어레이 기판이 제안되었다.
도 2는 종래의 유기 반도체층을 갖는 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판에 있어, 유기 반도체층까지 형성한 상태의 하나의 화소영역을 도시한 단면도이다.
도시한 바와같이, 플라스틱 또는 유리 재질의 투명한 절연기판(51)상에 서로 이격하는 소스 및 드레인 전극(55, 57)이 형성되어 있으며, 상기 소스 전극(57)과 연결되며 일방향으로 연장하는 데이터 배선(미도시)이 형성되어 있다.
다음, 상기 소스 및 드레인 전극(55, 57)과 데이터 배선(미도시) 위로 화소영역에는 상기 드레인 전극의 일끝단과 접촉하며 투명 도전성 물질로써 화소전극(60)이 형성되어 있으며, 상기 소스 및 드레인 전극(55, 57)과 동시에 접촉하며 이들 두 전극(55, 57)의 사이의 이격영역에 유기 반도체층(63)이 형성되어 있다.
하지만 유기 반도체 물질을 이용하여 전술한 구성을 포함하는 어레이 기판을 완성하는 경우, 상기 유기 반도체층과 이와 접촉하는 소스 및 드레인 전극간의 접촉저항이 일반적인 비정질 실리콘으로 이루어진 반도체층과 소스 및 드레인 전극과의 접촉대비 매우 크게되며, 금속물질과 유기 반도체 물질간의 접촉 특성이 좋지않아 특히 코팅에 의해 상기 유기 반도체층을 상기 소스 및 드레인 전극 및 이들 두 전극 사이의 이격영역에 형성하였을 경우, 추후 공정 진행 중 상기 유기 반도체층이 상기 소스 및 드레인 전극 표면에서 떨어지는 등의 문제가 발생하고 있는 실정 이다.
반도체층과 소스 및 드레인 전극간의 접촉 저항이 커지게 되면, 구동 전압 등을 높여야 하기 때문에 전력소비가 커지게 되는 바, 현재 표시장치가 추구하는 경량박형 및 저전력소비 특성 추세에 역행하게 되는 바, 소비자로부터 외면 받을 우려가 있다.
전술한 문제를 해결하기 위한 본 발명은 유기 반도체층과 소스 및 드레인 전극 간의 접촉저항을 작게하는 동시에 접착특성을 향상시키는 것을 특징으로 하는 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판을 제공하는 것을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위한 유기 반도체 반도체층을 포함하는 액정표시장치용 어레이 기판은, 기판과; 서로 교차하여 화소영역을 정의하는 게이트 및 데이터 배선과; 상기 화소영역 내에 상기 게이트 및 데이터 배선과 연결되며 형성되며, 서로 이격하는 소스 및 드레인 전극과 유기 반도체층과 게이트 절연막과 게이트 전극과 제 1 자기 조립 단분자층으로 구성된 유기 박막트랜지스터와; 상기 화소영역 상에 상기 드레인 전극과 연결되며 형성된 화소전극을 포함하며, 상기 제 1 자기 조립 단분자층은 헤드그룹과 주사슬부분 및 엔드그룹을 포함하여 구성되며, 상기 소스 및 드레인 전극과 상기 유기 반도체층 사이에 상기 헤드그룹은 상기 소스 및 드레인 전극과 상기 엔드그룹은 상기 유기 반도체층과 각각 접촉하도록 구성되며, 상기 엔드그룹은 주기율표에서 1족 그룹에 속하는 화학물질 중에서 선택되는 하나의 물질로 이루어진 것을 특징으로 하며, 상기 유기 반도체층은 n타입의 유기 반도체 물질로 이루어진 것이 특징이다.
상기 1족 그룹에 속한 화학물질은 리튬(Li) 또는 나트륨(Na)이며, 상기 n타입의 유기 반도체 물질은, Carbon nanotube, C60, Fluorinated tetracyanoquinodimethane(TCNQ)계열, Fluorinated 1,4,5,8-naphthalene tetracarboxylic dianhydride(NTCDA)계열, N-N' diphenyl-3,4,9,10 perylene tetracarboxylic diimide (PTCDI-ph)계열 및 이의 Fluorinated(수소 자리에 Fluoro가 치환된 형태)물질, Fluorinated copper phthalocyanine (F16CuPc) 중에서 선택되는 하나인 것이 특징이다. 또한, 이때 상기 소스 및 드레인 전극은 알루미늄(Al) 또는 은(Ag)으로 이루어지며,상기 소스 및 드레인 전극이 상기 알루미늄(Al)으로 이루어진 경우는 상기 헤드그룹은 실란기(-SiCl3)로 구성되며, 상기 은(Ag)으로 이루어진 경우는 사이올기(-SH) 또는 시안기(-CN)로 구성된 것이 특징이다.
삭제
또한, 상기 유기 박막트랜지스터는, 상기 기판 상에 상기 서로 이격하는 소스 및 드레인 전극과, 상기 제 1 자기 조립 단분자층과, 상기 유기 반도체층과, 상기 게이트 절연막과, 상기 게이트 전극의 순서로 적층 형성되어 탑 게이트 구조를 이루는 것이 특징이며, 이때 상기 유기 박막트랜지스터 상부에는 상기 게이트 전극을 노출시키는 게이트 콘택홀과 상기 화소전극을 노출시키는 오픈부를 갖는 보호층이 더욱 형성된 것이 특징이다.
또한, 상기 유기 박막트랜지스터는, 상기 기판 상에 상기 게이트 전극과, 상기 게이트 절연막과, 상기 서로 이격하는 소스 및 드레인 전극과, 상기 제 1 자기 조립 단분자층과, 상기 유기 반도체층의 순서로 적층 형성됨으로써 보텀 게이트 구조를 이루는 것이 특징이다.
또한, 상기 소스 및 드레인 전극의 이격영역에는 상기 제 1 자기 조립 단분자층과 동일한 엔드그룹을 갖는 제 2 자기 조립 단분자층이 더욱 형성된 것이 특징이며, 상기 유기 박막트랜지스터 하부에는 전면에 무기절연물질로 이루어진 버퍼층이 더욱 형성된 것이 특징이다.
또한, 상기 주사슬부분은 8개 내지 15개의 탄소로 이루어진 것이 특징이다.
본 발명에 따른 자기 조립 단분자 물질은, 금속물질로 이루어진 제 1 대상물과 n타입의 유기 반도체 물질로 이루어진 제 2 대상물 사이에 개재되어 상기 제 1 및 제 2 대상물 간의 접착특성을 향상시키는 것을 특징으로 하는 자기 조립 단분자 물질에 있어서, 상기 제 1 대상물과 접촉하는 헤드그룹과; 상기 헤드그룹과 연결되는 주사슬부분과; 상기 주사슬부분과 연결되며, 상기 제 1 대상물과 접촉하며 주기율표상에서 1족 그룹에 속하는 화학물질로 이루어진 엔드그룹으로 구성되는 것을 특징으로 한다.
이때, 상기 헤드그룹은 사이올기(-SH), 시안기(-CN), 실란기(-SiCl3) 중 선택되는 어느 하나로 구성되며, 상기 주사슬부분은 8개 내지 15개의 탄소사슬로 구성된 것이 특징이다.
이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
<제 1 실시예>
도 3은 본 발명의 제 1 실시예에 따른 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도이다. 이때 설명의 편의를 위해 상기 화소영역 내에 스위칭 소자인 유기 박막트랜지스터가 형성되는 영역을 스위칭 영역이라 정의한다.
도시한 바와 같이, 플라스틱 또는 유리 재질의 투명한 절연기판(101) 상에 일방향으로 연장하며 데이터 배선(미도시)이 형성되어 있으며, 스위칭 영역(TrA)에는 서로 이격하며 소스 및 드레인 전극(110, 115)이 형성되어 있다. 이때 상기 소스 전극(110)과 상기 데이터 배선(미도시)은 서로 연결되고 있다. 이때, 상기 소스 및 드레인 전극(113, 115)과 데이터 배선(미도시) 하부에는 기판(101) 전면에 무질절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로써 버퍼층(미도시)이 더욱 형성될 수도 있다. 이는 상기 기판(101)과 상기 금속재질의 소스 및 드레인 전극(113, 115)과 데이터 배선(미도시)의 접착력을 향상시키기 위함이다.
한편, 상기 소스 및 드레인 전극(113, 115)은 금(Au), 은(Ag), 알루미늄(Al), 인듐-틴-옥사이드(ITO) 중 선택되는 하나로 이루어지고 있다. 이때, 비교적 높은 일함수 값을 갖는 도전성 물질인 금(Au)과 인듐-틴-옥사이드(ITO)는 p타입의 유기 반도체 물질로 유기 반도체층이 구성될 경우, 은과 알루미늄(Al)은 주로 n타입의 유기 반도체층이 구성될 경우 각각 소스 및 드레인 전극(113, 115)을 이루게 된다.
또한, 상기 화소영역(P)에는 상기 드레인 전극(115)과 접촉하며, 투명 도전성 물질로써 화소전극(118)이 형성되고 있다.
상기 소스 및 드레인 전극(113, 115)의 서로 마주하는 끝단 상부를 포함하여 이들 두 전극(113, 115) 사이의 이격영역에는 n타입 또는 p타입의 유기 반도체층(131)이 형성되어 있으며, 본 발명의 가장 특징적인 것으로 상기 소스 및 드레인 전극(113, 115)과 상기 유기 반도체층(131) 사이에는 자기 조립 단분자(self-assembled monolayer: SAM)층(120)이 형성되어 있다.
이때, 상기 자기 조립 단분자층(120)은 이와 접촉하며 형성된 상기 유기 반도체층(131)의 타입에 따라 서로 다른 구성을 갖는 것이 특징이다.
한편, 자기 조립 단분자층의 구조에 대해 도 4a와 도 4b를 참조하여 살펴보면, 자기 조립 단분자층(120)의 기본적인 구조는 도시한 바와 같이, 크게 3부분으로 이루어지고 있다. 특정 물질층의 표면과 결합할 수 있는 작용기를 갖는 헤드그룹(HG)과 길게 늘어진 구조의 주사슬부분(MCG)과, 마지막으로 상기 주사슬 부분(MCG)의 끝단에 붙어있는 기능성을 부여할 수 있는 기능기로 이루어진 엔드그룹(EG)로 구성됨을 특징으로 한다. 이때, 상기 주사슬부분(MCG)은 주로 탄소로 이루어지며, 본 발명에 이용되는 자기 조립 단분자층(120)의 경우 8개 내지 15개의 탄소가 사슬을 이루고 있는 것이 특징이다.
헤드그룹(HG)은 하부의 소스 및 드레인 전극(113, 115)을 이루는 금속재질이 금(Au), 은(Ag), 인듐-틴-옥사이드(ITO) 중 하나로 이루어진 경우, 이들 금속물질과 잘 반응하는 화학물질인 사이올기(-SH)나 시안기(-CN)가 형성되고 있으며, 상기 소스 및 드레인 전극(113, 115)을 이루는 금속재질이 알루미늄(Al)인 경우는 실란기(-SiCl3)가 형성되고 있는 것이 특징이다.
한편, 본 발명의 가장 특징적인 부분으로 상기 자기 조립 단분자층(120)을 이루는 자기 조립 단분자의 엔드그룹(EG)을 살펴보면, 도 4a에 도시한 바와 같이, 그 상부에 이와 접촉하며 형성되는 유기 반도체층(131)이 p타입의 유기 반도체 물질로 이루어진 경우, 화학 주기율표상에서 전자 친화도가 가장 높은 화학물질인 17족 그룹을 구성하는 물질로써 플로로 계열의 화학물질 예를들면 CFn(n은 자연수, 일례로 CF2, CF3 등)으로 이루어지고 있는 것이 특징이다.
또한, 도 4b에 도시한 바와 같이, 상기 유기 반도체층(131)이 n타입의 유기 반도체 물질로 이루어진 경우, 상기 자기 조립 단분자의 엔드그룹(EG)은 화학 주기율표 상에서 전기 음성도가 가장 높은 화학물질인 1족 그룹을 구성하는 물질로써 예를들면 리튬(Li) 또는 나트륨(Na)으로 구성되어 있는 것이 특징이다.
다시 도 3을 참조하면, 전술한 바와같은 엔드그룹을 갖는 것을 특징으로 하는 자기 조립 단분자층(120) 상부에는 n타입 유기 반도체 물질 예를들면 Carbon nanotube, C60, Fluorinated tetracyanoquinodimethane(TCNQ)계열, Fluorinated 1,4,5,8-naphthalene tetracarboxylic dianhydride(NTCDA)계열, N-N' diphenyl-3,4,9,10 perylene tetracarboxylic diimide (PTCDI-ph)계열 및 이의 Fluorinated(수소자리에 Fluoro가 치환된 형태임.)물질, Fluorinated copper phthalocyanine (F16CuPc) 중 선택된 하나의 물질로 이루어진 유기 반도체층(131) 또는 p타입 유기 반도체 물질 예를들면 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)으로 이루어진 유기 반도체층(131)이 형성되어 있으며, 상기 유기 반도체층(131) 상부에는 유기 절연물질 예를들면 플루오루폴리머(fluoropolymer)로 이루어지거나 또는 무기 절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 게이트 절연막(136)이 형성되어 있다.
다음, 상기 게이트 절연막(136) 위로 스위칭 영역(TrA)에는 상기 유기 반도체층(131)과 중첩하며 게이트 전극(141)이 형성되어 있다. 이때 스위칭 영역(TrA)에 있어서 서로 중첩되며 형성된 상기 소스 및 드레인 전극(113, 115)과, 자기 조 립 단분자층(120)과, 유기 반도체층(131)과, 게이트 절연막(136)과, 게이트 전극(141)은 유기 박막트랜지스터(Tr)를 이루게 된다.
한편, 상기 게이트 전극(141) 위로 상기 게이트 전극(141)을 노출시키는 게이트 콘택홀(153)을 갖는 보호층(150)이 형성되어 있으며, 상기 보호층(150) 위로 상기 데이터 배선(미도시)과 교차하여 화소영역(P)을 정의하는 게이트 배선(160)이 형성되어 있다. 이때 상기 게이트 배선(160)은 상기 게이트 콘택홀(153)을 통해 상기 게이트 전극(141)과 접촉하는 것이 특징이다.
전술한 구성을 갖는 본 발명에 따른 유기 박막트랜지스터(Tr)를 포함하는 액정표시장치용 어레이 기판(101)은 유기 반도체층(131)과 서로 이격하는 소스 및 드레인 전극(113, 115) 사이에 그 상부에 위치하는 상기 유기 반도체층(131)의 타입에 따라 그 특성을 달리하는 특정 화학물질로 이루어진 엔드그룹을 갖는 자기 조립 단분자층(120)이 더욱 형성되어 상기 소스 및 드레인 전극(113, 115)과 상기 유기 반도체층(131) 간의 계면특성 및 저항특성을 향상시킴으로써 최종적으로 상기 유기 박막트랜지스터(Tr)의 인가된 전압에 따른 통전 특성을 향상시켜 구동전압을 낮추는 효과를 갖는다.
<제 2 실시예>
도 5는 본 발명의 제 2 실시예에 따른 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판의 하나의 화소영역에 대해 단면도이다.
본 발명의 제 2 실시예의 경우, 스위칭 영역을 제외한 타 영역에 있어서는 전술한 제 1 실시예와 동일한 구성요소를 가지며, 동일한 구성요소에 대해서는 제 1 실시예에 부여된 도면부호에 100을 더하여 도면부호를 부여하였으며 제 1 실시예와 차별점이 있는 부분에 대해서만 설명한다.
전술한 제 1 실시예에 있어서는 자기 조립 단분자층이 소스 및 드레인 전극과 유기 반도체층 사이에만 존재하고, 상기 소스 및 드레인 전극 사이의 이격영역에는 존재하지 않아 상기 유기 반도체층과 기판 또는 버퍼층이 접촉하며 형성되고 있지만, 본 발명의 제 2 실시예에 있어서는 소스 및 드레인 전극(210, 215)과 유기 반도체층(231) 사이에 제 1 자기 조립 단분자층(220)이, 그리고 상기 소스 및 드레인 전극(210, 215) 사이의 이격영역에 있어서는 기판(201)과 접촉하며 제 2 자기 조립 단분자층(222)이 형성되고 있는 것이 특징이다.
이때, 상기 제 1 자기 조립 단분자층(220)은 전술한 제 1 실시예의 자기 조립 단분자층과 동일한 구조를 갖는다. 즉, 엔드그룹은 상기 유기 반도체층의 타입에 따라 화학 주기율표 상에서 17족 그룹을 구성하는 물질로써 플로로 계열의 화학물질 예를들면 CFn(n은 자연수, 일례로 CF, CF2, CF3 등)으로 이루어지거나 또는 1족 그룹을 구성하는 나트륨(Na) 또는 리튬(Li)으로 이루어지며, 주사슬 부분은 8개 내지 15개의 탄소로서 사슬을 구성하며, 상기 소스 및 드레인 전극(210, 215)과 접촉하는 헤드그룹은 상기 소스 및 드레인 전극(215)을 이루는 금속재질에 따라 금(Au) 또는 은(Ag)인 경우 사이올기(-SH)나 시안기(-CN), 또는 알루미늄(Al)인 경우 실란(-SiCl3)으로 이루어지고 있는 것이 특징이다.
한편, 제 2 자기 조립 단분자층(222)은 상기 유기 반도체층(231)과 접촉하는 엔드그룹은 상기 제 1 자기 조립 단분자층(220)과 동일하게 상기 유기 반도체층(231)을 이루는 유기 반도체물질의 타입에 따라 p타인 경우 플루오르 계열의 화학물질 예를들면 CFn(n은 자연수, 일례로서 CF, CF2, CF3 등)으로 이루어지거나 또는 n타입인 경우 1족 그룹을 구성하는 나트륨(Na) 또는 리튬(Li)으로 이루어지고 있다. 주사슬 부분은 8개 내지 15개의 탄소로서 사슬을 구성하고 있으며, 기판(201) 또는 버퍼층(미도시)과 접촉하게 되는 헤드부분은 실란기(-SiCl3)으로 이루어지고 있는 것이 특징이다.
그 외의 구성요소에 대해서는 제 1 실시예와 동일한 구성을 가지므로 그 설명은 생략한다.
도 6은 유기 반도체층 내에서의 I-V 특성을 나타낸 그래프로써 종래의 유기 박막트랜지스터와 같이 유기 반도체층과 그 상하면에 대해 금속재질의 제 1 및 제 2 전극을 접촉시킨 상태와 본 발명에 따른 유기 박막트랜지스터와 같이 유기 반도체층과 금속재질의 제 1 및 제 2 전극 사이 각각에 자기 조립 단분자층을 더욱 형성한 상태에서의 유기 반도체층 내에서의 전류 특성을 나타낸 것이다. 이때, 상기 제 1 및 제 2 전극은 금(Au), 유기 반도체층은 p타입의 유기 반도체 물질인 펜타신(pentacene)으로 구성하였으며, 자기조립단분자층은 그 엔드그룹이 플루오르계열의 CF3가 되도록 구성하였다.
제 1 및 제 2 전극 사이에 인가된 전압에 대해 이에 비례하여 유기 반도체층 내의 전류가 증가됨을 보이고 있는데, 그래프의 기울기가 자기 조립 단분자층을 구비한 쪽이 급한 기울기를 갖게 됨을 알 수 있으며, 동일한 전압차를 유지한 상태에 있어서, 자기 조립 단분자층을 구비한 쪽이 유기 반도체층과 제 1 및 제 2 전극이 직접 접촉한 쪽 대비 전류가 약 2.9배정도 더 잘 흐르게 됨을 알 수 있다.
이는 금속재질의 표면에서 보다 실험상에서는 플루오르 계열의 화학물질 또는 나트륨(Na) 또는 리튬(Li)을 엔드그룹으로 하는 자기 조립 단분자 물질층 상에서 유기 반도체층을 이루는 유기 반도체 물질이 더욱 잘 결정화되었음을 의미하며, 자기 조립단분자층 형성에 의해 표면 에너지 저하로 유기 반도체 물질 분자가 반델발스 포스(Van der waals force)가 증가함에 기인한다.
또한, 동일한 전압에 대해 2.9배의 전류가 더욱 잘 통전되는 바, 이는 계면에서의 접촉저항이 그 만큼 감소한 결과가 되므로, 접촉저항의 개선의 효과를 갖게 됨을 알 수 있다.
따라서, 이러한 실험의 결과를 바탕으로 소스 및 드레인 전극과 유기 반도체층 사이에 특정 화학물질을 엔드그룹으로 하는 자기 조립 단분자층을 구비한 것을 특징으로 하는 본 발명의 제 1 및 제 2 실시예에 따른 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판은 소스 및 드레이 전극과 유기 반도체층 간의 계면에서 접촉저항을 저감시키고, 상기 유기 반도체층의 결정성을 향상시키게 되어 유기 박막트랜지스터의 구동전압을 낮추고 최종적으로는 유기 박막트랜지스터의 특성을 향상시키는 효과를 갖게 됨을 알 수 있다.
이후에는 본 발명에 따른 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다. 이때, 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법의 경우 제 2 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법에 따른 제조 방법 내에 모두 포함되는 바, 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해서만 설명하기로 한다.
<제조 방법>
도 7a 내지 도 7h는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다.
우선, 도 7a에 도시한 바와같이, 투명한 유리 또는 플라스틱 재질의 절연기판(201) 상에 저저항 특성을 갖는 금속물질인 금(Au), 은(Ag), 알루미늄(Al) 중 하나를 전면에 증착함으로써 금속층(미도시)을 형성한다.
이후, 상기 금속층(미도시) 위로 감광성 특성을 갖는 포토레지스트의 도포를 통한 포토레지스트층의 형성, 노광 마스크를 이용한 노광, 노광된 포토레지스트층의 현상 및 제거된 포토레지스트층 외부로 노출된 상기 금속층의 식각 등 일련의 단위 공정 단계를 포함하는 마스크 공정을 진행함으로써 일방향으로 연장하는 데이터 배선(미도시)을 형성하고, 동시에 각 화소영역(P) 내의 스위칭 영역(TrA)에는 서로 이격하는 소스 전극(213) 및 드레인 전극(215)을 형성한다. 이때 상기 데이터 배선(미도시)과 상기 소스 전극(213)은 서로 연결되도록 형성한다.
이때, 상기 금속층을 형성하기 전에 산화실리콘 또는 질화실리콘 등의 절연물질을 더욱 증착하여 버퍼층을 형성할 수도 있다.
다음, 도 7b에 도시한 바와 같이, 상기 데이터 배선과 소스 및 드레인 전극(213, 215) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고 이를 패터닝함으로써 각 화소영역(P)별로 상기 드레인 전극(215)의 타끝단과 접촉하는 화소전극(218)을 형성한다.
이때, 변형예로써 상기 소스 및 드레인 전극(213, 215)을 인듐-틴-옥사이드(ITO)로서 형성할 수도 있으며, 이 경우 상기 금속층의 패터하여 데이터 배선(미도시)만을 형성한 후, 인듐-틴-옥사이드(ITO)를 상기 데이터 배선(미도시) 위로 전면에 형성한 후 상기 화소전극(218)을 형성할 때 상기 데이터 배선(미도시)과 연결되는 소스 전극과 이와 이격하며 상기 화소전극과 연결되는 드레인 전극을 형성할 수도 있다.
다음, 도 7c에 도시한 바와 같이, 상기 노출된 소스 및 드레인 전극(213, 215)과 데이터 배선(210) 및 화소전극(218)이 형성된 기판(201)을 헤드그룹이 사이올기(-SH)나 시안기(-CN) 또는 실란기(-SiCl3) 가지며, 이와 연결되어 8개 내지 15개의 탄소로 이루어진 주사슬부분을 가지며, 상기 주사슬 부분의 끝단에 그 상부에 형성되는 유기 반도체층의 타입에 따라 화학 주기율표상에서 17족 그룹에 속하는 플루오르 계열의 CFn(n은 자연수) 또는 1족 그룹에 속하는 나트륨(Na) 또는 리튬(Li) 중 하나로 이루어진 엔드그룹을 갖는 제 1 자기 조립 단분자 물질 용액(219)에 노출(도면에서는 디핑(dipping)방식으로 진행됨을 보임)시키는 1차 SAM(self-assembled monolayer) 처리를 실시함으로써 상기 소스 및 드레인 전 극(213, 215)과 데이터 배선(미도시) 및 화소전극(218)의 표면에 제 1 자기 조립 단분자층(220)을 형성한다.
이때, 사이올기(-SH)나 시안기(-CN)의 헤드그룹을 갖는 자기 조립 단분자 물질 용액(219)과 유리 또는 플라스틱 재질의 기판(201)과는 반응하지 않으므로 이 경우는 상기 제 1 자기 조립 단분자층(220)은 상기 소스 및 드레인 전극(213, 215)과 화소전극(218)과 데이터 배선(미도시) 상부에만 형성되게 된다.
한편, 상기 소스 및 드레인 전극(213, 215)이 알루미늄(Al)으로 이루어진 경우는 그 헤드그룹이 실란기(-SiCl3)를 갖는 제 1 자기 조립 단분자 물질 용액(219)에 노출처리하게 되며, 이 경우 상기 실란기(-SiCl3)는 알루미늄(Al) 이외의 유리, 플라스틱, 버퍼층(미도시)을 이루는 산화실리콘 또는 질화실리콘과도 반응하게 되므로, 전면에 제 1 자기 조립 단분자층이 형성되게 된다. 도면에서는 상기 소스 및 드레인 전극을 금(Au) 또는 은(Ag)으로 형성한 것을 일례로서 도시하였으므로 이 단계에서는 상기 소스 및 드레인 전극(213, 215) 사이의 이격영역에는 제 1 자기 조립 단분자층(220)이 형성되지 않음을 보이고 있다.
다음, 도 7d에 도시한 바와 같이, 상기 소스 및 드레인 전극(213, 215)과 데이터 배선(미도시) 및 화소전극(218) 상에 제 1 자기 조립 단분자층(220)이 형성된 기판(201)에 대해 산소 플라즈마 공정을 진행한 후, 그 헤드그룹이 실란기(-SiCl3)를 가지며, 엔드그룹은 플루오르 계열의 CFn(n은 자연수) 또는 1족 그룹에 속하는 나트륨(Na) 또는 리튬(Li) 중 하나로 이루어지며, 이들 엔드그룹과 헤드그룹을 연 결시키는 8개 내지 15개의 탄소로 이루어진 주사슬부분을 갖는 제 2 자기 조립 단분자 물질 용액(미도시)에 노출시킴으로써 상기 노출된 기판(201) 또는 버퍼층(미도시) 상에 제 2 자기 조립 단분자층(222)을 형성한다.
이때, 상기 산소 플라즈마 공정은 좀 더 원활하게 산화실리콘 또는 질화실리콘의 버퍼층 표면이나 플라스틱 또는 유리 재질의 기판(201) 표면에 상기 제 2 자기 조립 단분자층(222)을 형성하기 위해 진행하는 공정이 되며, 생략할 수 있다. 이러한 단계까지 완성하게 되면, 기판(201) 전체에 대해 그 엔드그룹이 플루오르 계열의 CFn(n은 자연수) 또는 1족 그룹에 속하는 나트륨(Na) 또는 리튬(Li) 중 하나로 이루어진 제 1 또는 제 2 자기 조립 단분자층(220, 222)이 형성되게 된다.
다음, 도 7e에 도시한 바와 같이, 상기 제 1, 2 자기 조립 단분자층(220, 222) 위로 액상의 유기 반도체 물질 예를들면 p타입 특성을 갖는 액상의 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)이나 또는 n타입 특성을 갖는 Carbon nanotube, C60, Fluorinated tetracyanoquinodimethane(TCNQ)계열, Fluorinated 1,4,5,8-naphthalene tetracarboxylic dianhydride(NTCDA)계열, N-N' diphenyl-3,4,9,10 perylene tetracarboxylic diimide (PTCDI-ph)계열 및 이의 Fluorinated(수소자리에 Fluoro가 치환된 형태임.)물질, Fluorinated copper phthalocyanine (F16CuPc) 중 선택된 하나의 물질을 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프 린팅 장치 등을 이용하여 전면에 코팅함으로써 유기 반도체 물질층(230)을 형성한다. 이때, 상기 제 1 또는 제 2 자기 조립 단분자층(220, 222)의 엔드그룹이 전자 친화도가 큰 것을 특징으로 하는 플루오르 계열의 CFn(n은 자연수)으로 이루어진 경우는 p타입의 유기 반도체 물질층(230)을 형성하며, 전기 음성도가 큰 것을 특징으로 하는 1족 그룹에 속하는 나트륨(Na) 또는 리튬(Li)으로 이루어진 경우 n타입의 유기 반도체 물질층(230)을 형성한다.
다음, 연속하여 상기 p타입 또는 n타입의 유기 반도체 물질층(230) 위로 유기 절연물질 예를들면 플루오루폴리머(fluoropolymer)를 전술한 코팅장치 중 하나의 장치를 이용하여 전면에 코팅함으로써 게이트 절연 물질층(235)을 형성한다.
이후, 상기 게이트 절연 물질층(235) 위로 건식식각이 용이한 금속물질 예를들면 몰리브덴(Mo) 또는 크롬(Cr)을 증착함으로써 제 2 금속층(240)을 형성한다.
다음, 도 7f에 도시한 바와 같이, 상기 제 2 금속층(도 7e의 240) 위로 포지티브 타입의 감광성 특성을 갖는 유기 절연물질인 포토아크릴 또는 PVA(poly vinyl alcohol)를 도포하여 감광성 유기절연층(미도시)을 형성하고 이를 노광, 현상함으로써 감광성 유기패턴(281)을 형성한다.
이후, 상기 감광성 유기패턴(281)을 식각 마스크로하여 드라이 에칭을 진행하여 상기 감광성 유기패턴(281) 외부로 노출된 상기 제 2 금속층(도 7e의 240)과 그 하부의 게이트 절연물질층(도 7e의 235)과 p타입 또는 n타입의 유기 반도체 물질층(도 7e의 230)을 동시에 제거함으로써 상기 스위칭 영역(TrA)에 아일랜드 형상의 게이트 전극(241)과 그 하부로 이와 동일한 크기 및 패턴 형태를 갖는 게이트 절연막(236)과 p타입 또는 n타입 유기 반도체층(231)을 형성한다.
이때, 상기 드라이 에칭에 의해 상기 게이트 전극(241)에 대응되는 영역 이외의 영역에 형성된 상기 제 1, 2 자기 조립 단분자층(220, 222)은 제거됨으로써 상기 화소전극(218)과 소스 및 드레인 전극(213, 215) 일부 및 데이터 배선(210)은 현 단계에서는 노출되게 된다.
다음, 도 7g에 도시한 바와 같이, 전면 노광을 한 후 현상하거나 또는 애싱(ashing)을 진행함으로써 상기 게이트 전극(241) 상부에 남아있는 감광성 유기패턴(도 7f의 281)을 제거한다. 이때, 전면 노광 후 현상을 진행하게 되면 상기 유기 반도체층의 측면이 상기 현상액에 노출되지만, 상기 감광성 유기패턴(도 7f의 281)은 그 현상액이 KOH(포토아크릴의 현상액) 또는 순수(DI, PVA의 현상액)가 되므로 영향을 주지 않는 바, 문제되지 않는다.
이때, 만약 애싱(ashing)을 통해 상기 감광성 유기패턴(도 7f의 281)을 제거하는 경우, 상기 감광성 유기패턴(도 7f의 281)은 일반적인 패터닝 시 주로 이용하는 포토레지스트로 형성할 수도 있다.
다음, 상기 노출된 게이트 전극(241) 위로 감광성 유기 절연물질인 포토아크릴 또는 PVA(poly vinyl alcohol)를 상기 게이트 전극(241) 위로 전면에 전술한 코팅장치 중 하나를 이용하여 코팅함으로써 보호층(250)을 형성한다. 이후, 상기 보호층(250)을 패터닝함으로써 각 화소영역(P)내의 상기 게이트 전극(241) 일부로 노출시키는 게이트 콘택홀(253)과 상기 화소전극(218)을 노출시키는 오픈부(op)를 형성한다.
다음, 도 7h에 도시한 바와같이, 상기 게이트 콘택홀(253)을 갖는 보호층(250) 위로 금속물질 예를들면, 금(Ag), 은(Ag), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중에서 선택되는 하나의 물질을 증착하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 게이트 콘택홀(253)을 통해 게이트 전극(241)과 접촉하며, 상기 데이터 배선(미도시)과 교차하여 상기 화소영역(P)을 정의하는 게이트 배선(260)을 형성한다.
이때, 상기 게이트 배선(260)은 상기 화소전극(218)의 끝단부와 일부 중첩하도록 형성함으로써 더욱 정확히는 상기 게이트 배선(260)이 형성되는 부분에 대응하여 상기 화소전극(218) 형성 시 그 일끝단부가 상기 게이트 배선(260)이 형성되는 부분과 대응되는 영역까지 연장 형성되도록 함으로써 이들 중첩되는 부분이 스토리지 커패시터(StgC)를 이루도록 함으로써 본 발명의 제 1 또는 제 2 실시예 따른 유기 박막트랜지스터(Tr)를 포함하는 액정표시장치용 어레이 기판(201)을 완성한다.
<제 3 실시예>
도 8은 본 발명의 제 3 실시예에 따른 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도이다.
전술한 제 1 및 제 2 실시예에서는 유기 박막트랜지스터가 탑 게이트 구조인 것을 일례로 보이고 있으나, 본 발명의 제 3 실시예에 있어서는 보텀 게이트 구조 유기 박막트랜지스터를 구비한 액정표시장치용 어레이 기판을 제시한다.
도시한 바와 같이, 투명한 유리 또는 플라스틱 재질의 기판(301) 상에 저저항 금속물질로써 일방향으로 연장하는 게이트 배선(308)이 형성되어 있으며, 스위칭 영역(TrA)에는 상기 게이트 배선(308)과 연결되며 게이트 전극(310)이 형성되어 있다. 이때, 상기 게이트 배선(308)과 게이트 전극(310) 하부에는 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 더욱 형성될 수도 있다.
또한, 상기 게이트 배선(308)과 게이트 전극(310) 위로 전면에 게이트 절연막(325)이 형성되어 있으며, 상기 게이트 절연막(325) 위로 상기 게이트 배선(308)과 교차하여 화소영역(P)을 정의하며 데이터 배선(미도시)이 형성되어 있으며, 상기 스위칭 영역(TrA)에는 금(Au), 은(Ag), 인듐-틴-옥사이드(ITO), 알루미늄(Al) 중에서 선택되는 하나의 물질로써 서로 이격하며 소스 및 드레인 전극(330, 333)이 형성되어 있다. 이때, 상기 데이터 배선(미도시)과 소스 전극(330)은 서로 연결되고 있다.
또한, 화소영역(P)에는 상기 드레인 전극(333)과 연결되며 투명 도전성 물질로 이루어진 화소전극(338)이 형성되어 있으며, 상기 스위칭 영역(TrA)에 있어 상기 소스 및 드레인 전극(330, 333) 상부에는 전술한 제 1 및 제 2 실시예에서 언급한 구조를 갖는 제 1 자기 조립 단분자층(340)이 형성되어 있다. 이러한 제 1 자기 조립 단분자층(340)의 구조에 대해서는 제 1 및 제 2 실시예에서 언급하고 있는 바, 그 설명은 생략한다.
이때, 상기 소스 및 드레인 전극(330, 333) 사이의 이격영역에 있어서도 제 2 자기 조립 단분자층(미도시)이 더욱 형성될 수도 있다. 이러한 제 2 자기 조립 단분자층의 구조 또한 제 2 실시예를 통해 설명하였는바 생략한다.
다음, 상기 제 1 자기 조립 단분자층(340) 위로 상기 서로 마주하는 소스 및 드레인 전극(330, 333)의 끝단과 이들 두 전극(330, 333) 사이의 이격영역에 n타입 또는 p타입의 유기 반도체층(345)이 형성되고 있다. 이때 상기 유기 반도체층(345)의 타입은 하부에 형성된 제 1 자기 조립 단분자층(340)의 엔드그룹에 따라 달라지게 되며, 이 또한 제 1 및 제 2 실시예에서 이미 설명하였으므로 그 설명은 생략한다.
한편 상기 기판(301)상에 적층된 상기 게이트 전극(310)과 게이트 절연막(325)과 서로 이격하는 소스 및 드레인 전극(330, 333)과 제 1 (및 제 2 )자기 조립 단분자층(340)과 유기 반도체층(345)은 보텀 게이트 구조의 유기 박막트랜지스터(Tr)를 이루게 된다.
다음, 상기 유기 반도체층(345) 상부에는 상기 화소전극(338)을 노출시키는 오픈부(op)를 갖는 보호층(350)이 더욱 형성됨으로써 본 발명의 제 3 실시예에 따른 유기 박막트랜지스터(Tr)를 포함하는 액정표시장치용 어레이 기판(301)을 이루고 있다.
이러한 보텀 게이트 구조의 유기 박막트랜지스터(Tr)를 포함하는 제 3 실시예에 따른 액정표시장치용 어레이 기판(301)에 있어서도 금속재질인 소스 및 드레인 전극(330, 333)과 그 상부에 형성되는 유기 반도체층(345) 사이에 그 엔드그룹 이 플루오르 계열의 CFn(n은 자연수) 또는 주기율표 상의 1족 그룹인 나트륨(Na) 또는 리튬(Li)으로 이루어진 자기 조립 단분자층을 더욱 구성하여 접촉저항을 저감시킴으로써 구동전압을 낮추고, 나아가 유기 반도체층(345)의 결정성을 향상시킴으로써 유기 박막트랜지스터(Tr)의 특성을 향상시키게 된다.
본 발명에 의한 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판은 소스 및 드레인 전극과 이들 전극 상부에 형성되는 유기 반도체층 사이에 상기 유기 반도체층의 타입에 따라 특정 화학물질을 그 엔드그룹으로 하는 자기 조립 단분자층을 더욱 구비함으로써 그 계면에서의 접촉 저항을 낮추어 구동전압을 저감시키는 효과가 있으며, 계면 특성이 향상되며 유기 반도체층의 결정성을 향상시킴으로써 최종적으로 유기 박막트랜지스터의 특성을 향상시키는 효과가 있다.

Claims (19)

  1. 기판과;
    서로 교차하여 화소영역을 정의하는 게이트 및 데이터 배선과;
    상기 화소영역 내에 상기 게이트 및 데이터 배선과 연결되며 형성되며, 서로 이격하는 소스 및 드레인 전극과 유기 반도체층과 게이트 절연막과 게이트 전극과 제 1 자기 조립 단분자층으로 구성된 유기 박막트랜지스터와;
    상기 화소영역 상에 상기 드레인 전극과 연결되며 형성된 화소전극
    을 포함하며, 상기 제 1 자기 조립 단분자층은 헤드그룹과 주사슬부분 및 엔드그룹을 포함하여 구성되며, 상기 소스 및 드레인 전극과 상기 유기 반도체층 사이에 상기 헤드그룹은 상기 소스 및 드레인 전극과 상기 엔드그룹은 상기 유기 반도체층과 각각 접촉하도록 구성되며, 상기 엔드그룹은 주기율표에서 1족 그룹에 속하는 화학물질 중에서 선택되는 하나의 물질로 이루어진 것을 특징으로 하며, 상기 유기 반도체층은 n타입의 유기 반도체 물질로 이루어진 것이 특징인 액정표시장치용 어레이 기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 1족 그룹에 속한 화학물질은 리튬(Li) 또는 나트륨(Na)인 것이 특징인 액정표시장치용 어레이 기판.
  8. 제 1 항에 있어서,
    상기 n타입의 유기 반도체 물질은, Carbon nanotube, C60, Fluorinated tetracyanoquinodimethane(TCNQ)계열, Fluorinated 1,4,5,8-naphthalene tetracarboxylic dianhydride(NTCDA)계열, N-N' diphenyl-3,4,9,10 perylene tetracarboxylic diimide (PTCDI-ph)계열 및 이의 Fluorinated(수소 자리에 Fluoro가 치환된 형태)물질, Fluorinated copper phthalocyanine (F16CuPc) 중에서 선택되는 하나인 것이 특징인 액정표시장치용 어레이 기판.
  9. 제 1 항에 있어서,
    상기 소스 및 드레인 전극은 알루미늄(Al) 또는 은(Ag)으로 이루어진 것이 특징인 액정표시장치용 어레이 기판.
  10. 제 9 항에 있어서,
    상기 소스 및 드레인 전극이 상기 알루미늄(Al)으로 이루어진 경우는 상기 헤드그룹은 실란기(-SiCl3)로 구성되며, 상기 은(Ag)으로 이루어진 경우는 사이올기(-SH) 또는 시안기(-CN)로 구성된 것이 특징인 액정표시장치용 어레이 기판.
  11. 제 1 항에 있어서,
    상기 유기 박막트랜지스터는,
    상기 기판 상에 상기 서로 이격하는 소스 및 드레인 전극과, 상기 제 1 자기 조립 단분자층과, 상기 유기 반도체층과, 상기 게이트 절연막과, 상기 게이트 전극의 순서로 적층 형성되어 탑 게이트 구조를 이루는 것이 특징인 액정표시장치용 어레이 기판.
  12. 제 11 항에 있어서,
    상기 유기 박막트랜지스터 상부에는 상기 게이트 전극을 노출시키는 게이트 콘택홀과 상기 화소전극을 노출시키는 오픈부를 갖는 보호층이 더욱 형성된 액정표시장치용 어레이 기판.
  13. 제 1 항에 있어서,
    상기 유기 박막트랜지스터는,
    상기 기판 상에 상기 게이트 전극과, 상기 게이트 절연막과, 상기 서로 이격하는 소스 및 드레인 전극과, 상기 제 1 자기 조립 단분자층과, 상기 유기 반도체층의 순서로 적층 형성됨으로써 보텀 게이트 구조를 이루는 것이 특징인 액정표시장치용 어레이 기판.
  14. 제 1 항에 있어서,
    상기 소스 및 드레인 전극의 이격영역에는 상기 제 1 자기 조립 단분자층과 동일한 엔드그룹을 갖는 제 2 자기 조립 단분자층이 더욱 형성된 것이 특징인 액정표시장치용 어레이 기판.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 유기 박막트랜지스터 하부에는 전면에 무기절연물질로 이루어진 버퍼층 이 더욱 형성된 것이 특징인 액정표시장치용 어레이 기판.
  16. 제 1 항에 있어서,
    상기 주사슬부분은 8개 내지 15개의 탄소로 이루어진 것이 특징인 액정표시장치용 어레이 기판.
  17. 금속물질로 이루어진 제 1 대상물과 n타입의 유기 반도체 물질로 이루어진 제 2 대상물 사이에 개재되어 상기 제 1 및 제 2 대상물 간의 접착특성을 향상시키는 것을 특징으로 하는 자기 조립 단분자 물질에 있어서,
    상기 제 1 대상물과 접촉하는 헤드그룹과;
    상기 헤드그룹과 연결되는 주사슬부분과;
    상기 주사슬부분과 연결되며, 상기 제 1 대상물과 접촉하며 주기율표상에서 1족 그룹에 속하는 화학물질로 이루어진 엔드그룹
    으로 구성되는 것을 특징으로 하는 자기 조립 단분자 물질.
  18. 제 17 항에 있어서,
    상기 헤드그룹은 사이올기(-SH), 시안기(-CN), 실란기(-SiCl3) 중 선택되는 어느 하나로 구성된 것이 특징인 자기 조립 단분자 물질.
  19. 제 17 항에 있어서,
    상기 주사슬부분은 8개 내지 15개의 탄소사슬로 구성된 것이 특징인 자기 조립 단분자 물질.
KR1020070036398A 2007-04-13 2007-04-13 액정표시장치용 어레이 기판 KR101380225B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070036398A KR101380225B1 (ko) 2007-04-13 2007-04-13 액정표시장치용 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070036398A KR101380225B1 (ko) 2007-04-13 2007-04-13 액정표시장치용 어레이 기판

Publications (2)

Publication Number Publication Date
KR20080092705A KR20080092705A (ko) 2008-10-16
KR101380225B1 true KR101380225B1 (ko) 2014-04-01

Family

ID=40153627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070036398A KR101380225B1 (ko) 2007-04-13 2007-04-13 액정표시장치용 어레이 기판

Country Status (1)

Country Link
KR (1) KR101380225B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996414B2 (en) 2019-12-17 2024-05-28 Flexenable Technology Limited Semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000668A (ko) * 2005-06-28 2007-01-03 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000668A (ko) * 2005-06-28 2007-01-03 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
JP2007013138A (ja) 2005-06-28 2007-01-18 Samsung Electronics Co Ltd 有機簿膜トランジスタの製造方法及びこれによって製造された有機薄膜トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996414B2 (en) 2019-12-17 2024-05-28 Flexenable Technology Limited Semiconductor devices
GB2594119B (en) * 2019-12-17 2024-06-19 Flexenable Tech Limited Semiconductor devices

Also Published As

Publication number Publication date
KR20080092705A (ko) 2008-10-16

Similar Documents

Publication Publication Date Title
KR101747391B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
US8168983B2 (en) Semiconductor device, method for manufacturing semiconductor device, display device, and method for manufacturing display device
KR100766318B1 (ko) 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
KR101425064B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102008902B1 (ko) 어레이 기판 및 이의 제조 방법
KR101251376B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101279927B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US8324017B2 (en) Organic thin film transistor with tunneling barrier layer and method for manufacturing the same
KR101163576B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
JP2010224403A (ja) アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、および電子機器
KR101357214B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법
KR101325665B1 (ko) 어레이 기판 및 그 제조 방법
KR101380225B1 (ko) 액정표시장치용 어레이 기판
US20090180044A1 (en) Thin film transistor substrate, liquid crystal display having the same, and method of manufacturing the same
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR101198219B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080057877A (ko) 어레이 기판 및 그 제조방법
KR101377673B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080056388A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101350408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101250317B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
TWI414064B (zh) 有機發光二極體顯示裝置及其製造方法
KR101236240B1 (ko) 액정표시장치용 어레이 기판의 제조방법
TWI491047B (zh) 薄膜電晶體及其製造方法
KR20050068886A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 5