TWI491047B - 薄膜電晶體及其製造方法 - Google Patents
薄膜電晶體及其製造方法 Download PDFInfo
- Publication number
- TWI491047B TWI491047B TW100111308A TW100111308A TWI491047B TW I491047 B TWI491047 B TW I491047B TW 100111308 A TW100111308 A TW 100111308A TW 100111308 A TW100111308 A TW 100111308A TW I491047 B TWI491047 B TW I491047B
- Authority
- TW
- Taiwan
- Prior art keywords
- transparent
- source
- drain
- patterned
- thin film
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Description
本發明是有關於一種薄膜電晶體及其製造方法,且特別是有關於一種採用氧化物半導體層之透明的薄膜電晶體及其製造方法。
近來環保意識抬頭,具有低消耗功率、空間利用效率佳、無輻射、高畫質等優越特性的液晶顯示面板(Liquid crystal display panel,LCD panel)已成為市場主流。
以往,液晶顯示面板大多採用非晶矽(a
-Si)薄膜電晶體、或低溫多晶矽(Low-temperature polysilicon,LTPS)薄膜電晶體作為各個畫素結構的開關元件。然而,近年來,已有研究指出:相較於非晶矽薄膜電晶體,氧化物半導體(oxide semiconductor)薄膜電晶體具有較高的載子移動率(mobility);並且,相較於低溫多晶矽薄膜電晶體,氧化物半導體薄膜電晶體具有較佳的臨界電壓(threshold voltage,Vth)均勻性。因此,氧化物半導體薄膜電晶體有潛力成為下一代平面顯示器的關鍵元件。
在各種氧化物半導體薄膜電晶體的應用中,有一種應用是:利用氧化物半導體薄膜電晶體來製作透明的薄膜電晶體陣列基板(TFT array substrate)。基於提昇透明性的考量,設計者採用了將薄膜電晶體陣列基板中不透光的元件(如採用金屬的源極、汲極、閘極、掃描線與資料線等)的材料更換為透光的材料(如銦錫氧化物,ITO)。然而,由於銦錫氧化物的材料特性與氧化物半導體薄膜電晶體中的氧化物半導體層(如氧化銦鎵鋅(IGZO))的材料特性十分相似,即兩者的蝕刻選擇比(etch selection ratio)相當接近,將產生以下的問題。
更詳細而言,於底部閘極(bottom gate)型氧化物半導體薄膜電晶體的製程中,在蝕刻上層之源極、汲極(採用ITO)時,容易發生位在源極、汲極下方的氧化物半導體層(採用IGZO)也被蝕刻,導致氧化物半導體層損壞的情形。
另外,於頂部閘極(top gate)型氧化物半導體薄膜電晶體的製程中,在蝕刻上層之氧化物半導體層(採用IGZO)時,則容易發生位在氧化物半導體層下方的源極、汲極(採用ITO)也被蝕刻,導致源極、汲極被損壞的情形。
有鑑於此,本發明提供一種薄膜電晶體的製造方法,可提高薄膜電晶體的製作良率,並能降低製作成本。
本發明提供一種薄膜電晶體,具有高製程良率、且製作成本低。
本發明提供一種薄膜電晶體的製造方法。於基板上形成彼此電性絕緣的透明源極與透明汲極。於基板上形成圖案化透明氧化物半導體層而完全包覆透明源極與透明汲極。於基板上形成閘絕緣層,閘絕緣層至少覆蓋於透明源極與透明汲極之間的部分圖案化透明氧化物半導體層。於透明源極、透明汲極上方的閘絕緣層上形成透明閘極。
本發明提供另一種薄膜電晶體的製造方法。於基板上形成圖案化透明氧化物半導體層。於部分圖案化透明氧化物半導體層上形成圖案化蝕刻阻擋層。於圖案化蝕刻阻擋層的兩側分別形成彼此電性絕緣的透明源極與透明汲極,透明源極、透明汲極與圖案化蝕刻阻擋層共同完全包覆圖案化透明氧化物半導體層。於基板上形成閘絕緣層,閘絕緣層覆蓋透明源極與透明汲極。於透明源極、透明汲極上方的閘絕緣層上形成透明閘極。
本發明提供一種薄膜電晶體,包括:彼此電性絕緣的透明源極與透明汲極、圖案化透明氧化物半導體層、閘絕緣層以及透明閘極。圖案化透明氧化物半導體層完全包覆透明源極與透明汲極。閘絕緣層至少覆蓋於透明源極與透明汲極之間的部分圖案化透明氧化物半導體層。透明閘極位於透明源極、透明汲極上方的閘絕緣層上。
本發明提供另一種薄膜電晶體,包括:圖案化透明氧化物半導體層、圖案化蝕刻阻擋層、透明源極、透明汲極、閘絕緣層以及透明閘極。圖案化蝕刻阻擋層位於部分圖案化透明氧化物半導體層上。透明源極與透明汲極彼此電性絕緣、且位於圖案化蝕刻阻擋層的兩側,其中,透明源極、透明汲極與圖案化蝕刻阻擋層共同完全包覆圖案化透明氧化物半導體層。閘絕緣層覆蓋透明源極與透明汲極。透明閘極位於透明源極、透明汲極上方的閘絕緣層上。
在本發明的一實施例中,前述的透明源極、透明汲極的材質是選自於:銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物及其組合。
在本發明的一實施例中,前述的圖案化透明氧化物半導體層的材質是選自於:氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化錫(ZnO)、氧化鎘、氧化鍺(2CdO‧GeO2
)、氧化鎳鈷(NiCo2
O4
)及其組合。
在本發明的一實施例中,前述的於基板上形成透明源極與透明汲極的同時,更包括:於基板上形成畫素電極與透明資料線,畫素電極與透明汲極電性連接,透明資料線與透明源極電性連接。
在本發明的一實施例中,前述的於基板上形成圖案化透明氧化物半導體層而完全包覆透明源極與透明汲極的同時,圖案化透明氧化物半導體層還包覆畫素電極與透明資料線。
在本發明的一實施例中,前述的畫素電極與透明資料線的材質是選自於:銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物及其組合。
在本發明的一實施例中,前述的透明源極、透明汲極上方的閘絕緣層上形成透明閘極的同時,更包括:於基板上形成透明掃描線,且透明掃描線與透明閘極電性連接。
在本發明的一實施例中,前述的透明閘極與透明掃描線的材質是選自於:銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物及其組合。
在本發明的一實施例中,前述的於透明源極、透明汲極上方的閘絕緣層上形成透明閘極之後,更包括:於基板上形成圖案化保護層,圖案化保護層具有多個接觸窗開口,曝露出薄膜電晶體的透明資料線的端部與透明掃描線的端部,以使透明掃描線與透明資料線經由接觸窗開口分別電性連接到外部驅動訊號提供源。
在本發明的一實施例中,前述的薄膜電晶體可進一步包括圖案化保護層。圖案化保護層覆蓋整個薄膜電晶體,圖案化保護層具有多個接觸窗開口,曝露出薄膜電晶體的透明掃描線的端部與透明資料線的端部,以使透明掃描線與透明資料線經由接觸窗開口分別電性連接到外部驅動訊號提供源。
基於上述,在本發明的薄膜電晶體及其製造方法中,藉由圖案化透明氧化物半導體層完全包覆透明源極與透明汲極,於蝕刻出圖案化透明氧化物半導體層的過程中,位於圖案化透明氧化物半導體層下方之材質相近的透明源極與透明汲極便不會受到蝕刻而導致損傷。如此一來,本發明的薄膜電晶體可具有高良率及低製作成本。
類似地,在本發明的另一薄膜電晶體及其製造方法中,藉由透明源極、透明汲極與圖案化蝕刻阻擋層共同完全包覆圖案化透明氧化物半導體層,於蝕刻出透明源極、透明汲極的過程中,位於透明源極、透明汲極的下方之材質相近的圖案化透明氧化物半導體層便不會受到蝕刻而導致損傷。如此一來,本發明的薄膜電晶體可具有高良率及低製作成本。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1E為本發明第一實施例的薄膜電晶體製造流程的上視示意圖。圖2A至圖2E為根據圖1A至圖1E的線A-A’所繪示的薄膜電晶體製造流程的剖面示意圖。
請參照圖1A及圖2A,首先,於基板102上形成彼此電性絕緣的透明源極S與透明汲極D。形成透明源極S與透明汲極D時,可同時於基板102上形成畫素電極PE與透明資料線DL,其中畫素電極PE與透明汲極D電性連接,透明資料線DL與透明源極S電性連接。
基板102的材質例如為玻璃、石英、有機聚合物、或是其它合適的透光材料。透明源極S、透明汲極D、畫素電極PE與透明資料線DL的材質可選自於:銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物及其組合,但本發明不以上述為限。
透明源極S、透明汲極D、畫素電極PE與透明資料線DL的製作方式可採用一般的濺鍍成膜、配合微影蝕刻製程(亦即光阻塗佈、微影、蝕刻、剝膜等步驟),而形成透明源極S、透明汲極D、畫素電極PE與透明資料線DL的圖案,在此不予詳述。
請參照圖1B及圖2B,接著,於基板102上形成圖案化透明氧化物半導體層104而完全包覆透明源極S與透明汲極D。圖案化透明氧化物半導體層104還完全包覆畫素電極PE與透明資料線DL。圖案化透明氧化物半導體層104的材質是選自於:氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化錫(ZnO)、氧化鎘、氧化鍺(2CdO‧GeO2
)、氧化鎳鈷(NiCo2
O4
)及其組合。
值得一提的是,圖案化透明氧化物半導體層104是完全包覆透明源極S與透明汲極D、畫素電極PE與透明資料線DL。如此一來,於蝕刻出圖案化透明氧化物半導體層104的過程中,位於圖案化透明氧化物半導體層104下方之材質相近的透明源極S、透明汲極D、畫素電極PE與透明資料線DL便不會受到蝕刻而導致損傷,進而使得薄膜電晶體之製作良率提升、製作成本降低。
形成圖案化透明氧化物半導體層104的製作方式可採用一般的濺鍍成膜、配合微影蝕刻製程(亦即光阻塗佈、微影、蝕刻、剝膜等步驟),而形成圖案化透明氧化物半導體層104的圖案,在此不予詳述。
請參照圖1C及圖2C,接著,於基板102上形成閘絕緣層106。閘絕緣層106至少覆蓋於透明源極S與透明汲極D之間的部分圖案化透明氧化物半導體層104。舉例而言,閘絕緣層106可全面性地形成於基板102上,而覆蓋透明源極S與透明汲極D、畫素電極PE、透明資料線DL與圖案化透明氧化物半導體層104。
閘絕緣層106的材質例如為無機介電材料(如氧化矽、氮化矽、氮氧化矽或上述至少二種材料的堆疊層)、有機介電材料或有機與無機介電材料的組合,但不限於此。
請參照圖1D及圖2D,接著,於透明源極S、透明汲極D上方的閘絕緣層106上形成透明閘極G。於形成透明閘極G時,更可同時於基板102上形成透明掃描線SL,且透明掃描線SL與透明閘極G電性連接。透明閘極G與透明掃描線SL的材質是選自於:銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物及其組合,但不限於此。
透明閘極G與透明掃描線SL的製作方式可採用一般的濺鍍成膜、配合微影蝕刻製程(亦即光阻塗布、微影、蝕刻、剝膜等步驟),而形成閘極G與掃描線SL的圖案,在此不予詳述。至此,透明閘極G、透明源極S與透明汲極D可構成薄膜電晶體100,且此薄膜電晶體100以圖案化透明氧化物半導體層104作為通道層。當來自透明掃描線SL的掃描電壓開啟此薄膜電晶體100的圖案化透明氧化物半導體層104(通道層)時,來自透明資料線DL的影像資料電壓可依序經過透明源極S、圖案化透明氧化物半導體層104、透明汲極D而傳送到畫素電極PE。
請參照圖1E及圖2E,接著,還可於基板102上形成圖案化保護層108。圖案化保護層108具有多個接觸窗開口H,接觸窗開口H曝露出薄膜電晶體100的透明資料線DL的端部DLT
與透明掃描線SL的端部SLT
,以使透明掃描線SL與透明資料線DL經由接觸窗開口H分別電性連接到外部驅動訊號提供源PS。
圖案化保護層108的材料可為無機材料(例如:氮化矽、氧化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料或上述的組合。外部驅動訊號提供源PS例如為驅動晶片。至此,薄膜電晶體100與畫素電極PE可構成用以顯示影像資料的畫素結構,且圖案化保護層108可保護此畫素結構。
圖1D為本發明第一實施例的薄膜電晶體的上視示意圖剖面示意圖。圖2D為根據圖1D的線A-A’所繪示的薄膜電晶體的剖面示意圖。請參照圖1D及圖2D,薄膜電晶體100包括:彼此電性絕緣的透明源極S與透明汲極D、圖案化透明氧化物半導體層104、閘絕緣層106、以及透明閘極G。
圖案化透明氧化物半導體層104完全包覆透明源極S與透明汲極D。閘絕緣層106至少覆蓋於透明源極S與透明汲極D之間的部分圖案化透明氧化物半導體層104。一透明閘極G位於透明源極S、透明汲極D上方的閘絕緣層106上。
此外,如圖1E與圖2E所示,薄膜電晶體100可進一步包括:圖案化保護層108。圖案化保護層108覆蓋整個薄膜電晶體100。圖案化保護層110具有多個接觸窗開口H。接觸窗開口H曝露出薄膜電晶體100的透明掃描線SL的端部SLT
與透明資料線DL的端部DLT
,以使透明掃描線SL與透明資料線DL經由接觸窗開口H分別電性連接到外部驅動訊號提供源PS。薄膜電晶體100與畫素電極PE可構成用以顯示影像資料的畫素結構。上述的薄膜電晶體100具有簡單的結構與低製作成本。
圖3A至圖3F為本發明第二實施例的薄膜電晶體製造流程的上視示意圖。圖4A至圖4F為根據圖3A至圖3F的線A-A’所繪示的薄膜電晶體製造流程的剖面示意圖。
請參照圖3A及圖4A,首先,於基板202上形成圖案化透明氧化物半導體層204。基板202的材質例如為玻璃、石英、有機聚合物或是其它合適的透光材料。圖案化透明氧化物半導體層204的材質是選自於:氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化錫(ZnO)、氧化鎘、氧化鍺(2CdO‧GeO2
)、氧化鎳鈷(NiCo2
O4
)及其組合。
形成圖案化透明氧化物半導體層204的製作方式可採用一般的濺鍍成膜、配合微影蝕刻製程(亦即光阻塗佈、微影、蝕刻、剝膜等步驟),而形成圖案化透明氧化物半導體層204的圖案,在此不予詳述。
請參照圖3B及圖4B,接著,於部分圖案化透明氧化物半導體層204上形成圖案化蝕刻阻擋層206。圖案化蝕刻阻擋層206覆蓋部分區域的圖案化氧化物半導體層204,用以保護圖案化蝕刻阻擋層206下方的圖案化氧化物半導體層204在經過後續製程後仍可維持半導體特性(可作為後續源極S與汲極D之間的通道層),因此圖案化蝕刻阻擋層206又可稱為通道保護層。圖案化蝕刻阻擋層206的材質可以是二氧化矽或其他適合的材質。
形成圖案化蝕刻阻擋層206的製作方式可採用一般的濺鍍成膜、配合微影蝕刻製程(亦即光阻塗佈、微影、蝕刻、剝膜等步驟),而形成圖案化蝕刻阻擋層206的圖案,在此不予詳述。
請參照圖3C及圖4C,接著,於圖案化蝕刻阻擋層206的兩側分別形成彼此電性絕緣的透明源極S與透明汲極D,透明源極S、透明汲極D與圖案化蝕刻阻擋層206共同完全包覆圖案化透明氧化物半導體層204。形成透明源極S與透明汲極D時,還可同時於基板202上形成畫素電極PE與透明資料線DL,其中畫素電極PE與透明汲極D電性連接,透明資料線DL與透明源極S電性連接。
透明源極S、透明汲極D、畫素電極PE與透明資料線DL的材質可選自於:銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物及其組合,但本發明不以上述為限。
透明源極S、透明汲極D、畫素電極PE與透明資料線DL的製作方式可採用一般的濺鍍成膜、配合微影蝕刻製程(亦即光阻塗佈、微影、蝕刻、剝膜等步驟),而形成透明源極S、透明汲極D、畫素電極PE與透明資料線DL的圖案,在此不予詳述。
值得一提的是,透明源極S、透明汲極D與圖案化蝕刻阻擋層206是共同完全包覆圖案化透明氧化物半導體層204。如此一來,於蝕刻出透明源極S、透明汲極D的過程中,位於透明源極S、透明汲極D下方之材質相近的圖案化透明氧化物半導體層204便不會受到蝕刻而導致損傷,可使得薄膜電晶體之製作良率提升、製作成本降低。
請參照圖3D及圖4D,接著,於基板202上形成閘絕緣層208。閘絕緣層208覆蓋透明源極S與透明汲極D。更進一步說,閘絕緣層208可全面性地形成於基板202上,而覆蓋透明源極S、透明汲極D、圖案化透明氧化物半導體層204、圖案化蝕刻阻擋層206、畫素電極PE與透明資料線DL。
閘絕緣層208的材質例如為無機介電材料(如氧化矽、氮化矽、氮氧化矽或上述至少二種材料的堆疊層)、有機介電材料或有機與無機介電材料的組合,但不限於此。
請參照圖3E及圖4E,接著,於透明源極S、透明汲極D上方的閘絕緣層208上形成透明閘極G。於形成透明閘極G時,更可同時於基板202上形成透明掃描線SL,且透明掃描線SL與透明閘極G電性連接。
透明閘極G與透明掃描線SL的材質是選自於:銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物及其組合,但不限於此。
透明閘極G與掃描線SL的製作方式可採用一般的濺鍍成膜、配合微影蝕刻製程(亦即光阻塗布、微影、蝕刻、剝膜等步驟),而形成透明閘極G與掃描線SL的圖案,在此不予詳述。至此,透明閘極G、透明源極S與透明汲極D可構成薄膜電晶體200,且此薄膜電晶體200以圖案化透明氧化物半導體層204作為通道層。當來自透明掃描線SL的掃描電壓開啟此薄膜電晶體200的圖案化透明氧化物半導體層204(通道層)時,來自透明資料線DL的影像資料電壓可依序經過透明源極S、圖案化透明氧化物半導體層204、透明汲極D而傳送到畫素電極PE。
請再參照圖3F及圖4F,接著,還可於基板202上形成圖案化保護層210。圖案化保護層210具有多個接觸窗開口H,接觸窗開口H曝露出薄膜電晶體200的透明資料線DL的端部DLT
與透明掃描線SL的端部SLT
,以使透明掃描線SL與透明資料線DL經由接觸窗開口H分別電性連接到外部驅動訊號提供源PS。
圖案化保護層210的材料可為無機材料(例如:氮化矽、氧化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料或上述的組合。外部驅動訊號提供源PS例如為驅動晶片。至此,薄膜電晶體200與畫素電極PE可構成用以顯示影像資料的畫素結構,且圖案化保護層210可保護此畫素結構。
圖3E為本發明第二實施例的薄膜電晶體的上視示意圖。圖4E為根據圖3E的線A-A’所繪示的薄膜電晶體的剖面示意圖。請參照圖3E及圖4E,薄膜電晶體200包括:圖案化透明氧化物半導體層204、圖案化蝕刻阻擋層206、透明源極S、透明汲極D、閘絕緣層208以及透明閘極G。
圖案化蝕刻阻擋層206位於部分圖案化透明氧化物半導體層204上。透明源極S與透明汲極D彼此電性絕緣、且位於圖案化蝕刻阻擋層206的兩側,其中,透明源極S、透明汲極D與圖案化蝕刻阻擋層206共同完全包覆圖案化透明氧化物半導體層204。閘絕緣層208覆蓋透明源極S與透明汲極D。透明閘極G位於透明源極S、透明汲極D上方的閘絕緣層208上。
此外,如圖3F與圖4F所示,薄膜電晶體200可進一步包括:圖案化保護層210。圖案化保護層210覆蓋整個薄膜電晶體200。圖案化保護層210具有多個接觸窗開口H。接觸窗開口H曝露出薄膜電晶體200的透明掃描線SL的端部SLT
與透明資料線DL的端部DLT
,以使透明掃描線SL與透明資料線DL經由接觸窗開口H分別電性連接到外部驅動訊號提供源PS。
薄膜電晶體200與畫素電極PE可構成用以顯示影像資料的畫素結構。上述的薄膜電晶體200具有簡單的結構與低製作成本。
綜上所述,本發明的薄膜電晶體及其製造方法至少具有以下優點:藉由圖案化透明氧化物半導體層完全包覆透明源極與透明汲極,於蝕刻出圖案化透明氧化物半導體層的過程中,位於圖案化透明氧化物半導體層下方之材質相近的透明源極與透明汲極便不會受到蝕刻而導致損傷。如此一來,薄膜電晶體可具有高良率及低製作成本。
類似地,藉由透明源極、透明汲極與圖案化蝕刻阻擋層共同完全包覆圖案化透明氧化物半導體層,於蝕刻出透明源極、透明汲極的過程中,位於透明源極、透明汲極下方且之材質相近的圖案化透明氧化物半導體層便不會受到蝕刻而導致損傷。如此一來,薄膜電晶體可具有高良率及低製作成本。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200...薄膜電晶體
102、202...基板
104、204...圖案化透明氧化物半導體層
106、208...閘絕緣層
108...圖案化保護層
206‧‧‧圖案化蝕刻阻擋層
D‧‧‧透明汲極
DL‧‧‧透明資料線
DLT
‧‧‧透明資料線的端部
G‧‧‧透明閘極
H‧‧‧接觸窗開口
PE‧‧‧畫素電極
PS‧‧‧外部驅動訊號提供源
S‧‧‧透明源極
SL‧‧‧透明掃描線
SLT
‧‧‧透明掃描線的端部
圖1A至圖1E為本發明第一實施例的薄膜電晶體製造流程的上視示意圖。
圖2A至圖2E為根據圖1A至圖1E的線A-A’所繪示的薄膜電晶體製造流程的剖面示意圖。
圖3A至圖3F為本發明第二實施例的薄膜電晶體製造流程的上視示意圖。
圖4A至圖4F為根據圖3A至圖3F的線A-A’所繪示的薄膜電晶體製造流程的剖面示意圖。
100...薄膜電晶體
102...基板
104...圖案化透明氧化物半導體層
106...閘絕緣層
108...圖案化保護層
D...透明汲極
DL...透明資料線
DLT
...透明資料線的端部
G...透明閘極
H...接觸窗開口
PE...畫素電極
PS...外部驅動訊號提供源
S...透明源極
SLT
...透明掃描線的端部
Claims (16)
- 一種薄膜電晶體的製造方法,包括:於一基板上形成彼此電性絕緣的一透明源極與一透明汲極;於該基板上形成一圖案化透明氧化物半導體層而完全包覆該透明源極與該透明汲極;於該基板上形成一閘絕緣層,至少覆蓋於該透明源極與該透明汲極之間的部分該圖案化透明氧化物半導體層;以及於該透明源極、該透明汲極上方的該閘絕緣層上形成一透明閘極,其中,於該基板上形成該透明源極與該透明汲極的同時,更包括:於該基板上形成一畫素電極與一透明資料線,該畫素電極與該透明汲極電性連接,該透明資料線與該透明源極電性連接。
- 如申請專利範圍第1項所述的薄膜電晶體的製造方法,其中,該透明源極、該透明汲極、該透明閘極的材質是選自於:銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物及其組合,該圖案化透明氧化物半導體層的材質是選自於:氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化錫(ZnO)、氧化鎘、氧化鍺(2CdO.GeO2 )、氧化鎳鈷(NiCo2 O4 )及其組合。
- 如申請專利範圍第1項所述之薄膜電晶體的製造方法,其中,於該基板上形成該圖案化透明氧化物半導體層而完全包覆該透明源極與該透明汲極的同時,該圖案化透明氧化物半導體層還包覆該畫素電極與該透明資料線。
- 如申請專利範圍第1項所述的薄膜電晶體的製造方法,其中,該畫素電極與該透明資料線的材質是選自於:銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物及其組合。
- 如申請專利範圍第1項所述的薄膜電晶體的製造方法,其中,於該透明源極、該透明汲極上方的該閘絕緣層上形成該透明閘極的同時,更包括:於該基板上形成一透明掃描線,且該透明掃描線與該透明閘極電性連接。
- 如申請專利範圍第5項所述的薄膜電晶體的製造方法,其中,該透明掃描線的材質是選自於:銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物及其組合。
- 如申請專利範圍第1項所述的薄膜電晶體的製造方法,於該透明源極、該透明汲極上方的該閘絕緣層上形成該透明閘極之後,更包括:於該基板上形成一圖案化保護層,具有多個接觸窗開口,曝露出該薄膜電晶體的一透明資料線的端部與一透明掃描線的端部,以使該透明掃描線與該透明資料線經由該些接觸窗開口分別電性連接到一外部驅動訊號提供源。
- 一種薄膜電晶體的製造方法,包括:於一基板上形成一圖案化透明氧化物半導體層;於部分該圖案化透明氧化物半導體層上形成一圖案化蝕刻阻擋層;於該圖案化蝕刻阻擋層的兩側分別形成彼此電性絕緣的一透明源極與一透明汲極,該透明源極、該透明汲極 與該圖案化蝕刻阻擋層共同完全包覆該圖案化透明氧化物半導體層;於該基板上形成一閘絕緣層,覆蓋該透明源極與該透明汲極;以及於該透明源極、該透明汲極上方的該閘絕緣層上形成一透明閘極,其中,於該圖案化蝕刻阻擋層的兩側分別形成彼此電性絕緣的該透明源極與該透明汲極的同時,更包括:於該基板上形成一畫素電極與一透明資料線,該畫素電極與該透明汲極電性連接,該透明資料線與該透明源極電性連接。
- 如申請專利範圍第8項所述的薄膜電晶體的製造方法,其中,該透明源極、該透明汲極與該透明閘極的材質是選自於:銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物及其組合,該圖案化透明氧化物半導體層的材質是選自於:氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化錫(ZnO)、氧化鎘、氧化鍺(2CdO.GeO2 )、氧化鎳鈷(NiCo2 O4 )及其組合。
- 如申請專利範圍第8項所述的薄膜電晶體的製造方法,其中,該畫素電極與該透明資料線的材質是選自於:銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物及其組合。
- 如申請專利範圍第8項所述的薄膜電晶體的製造方法,其中,於該透明源極、該透明汲極上方的該閘絕緣層上形成該透明閘極的同時,更包括:於該基板上形成一透明掃描線,且該透明掃描線與該透明閘極電性連接。
- 如申請專利範圍第11項所述的薄膜電晶體的製造方法,其中,該透明掃描線的材質是選自於:銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物及其組合。
- 如申請專利範圍第8項所述的薄膜電晶體的製造方法,於該透明源極、該透明汲極上方的該閘絕緣層上形成該透明閘極之後,更包括:於該基板上形成一圖案化保護層,具有多個接觸窗開口,曝露出該薄膜電晶體的一透明掃描線的端部與一透明資料線的端部,以使該透明掃描線與該透明資料線經由該些接觸窗開口分別電性連接到一外部驅動訊號提供源。
- 一種薄膜電晶體,包括:彼此電性絕緣的一透明源極與一透明汲極;一圖案化透明氧化物半導體層,完全包覆該透明源極與該透明汲極;一閘絕緣層,至少覆蓋於該透明源極與該透明汲極之間的部分該圖案化透明氧化物半導體層;一透明閘極,位於透明源極、該透明汲極上方的該閘絕緣層上;以及一畫素電極與一透明資料線,該畫素電極與該透明汲極電性連接,該透明資料線與該透明源極電性連接,且該畫素電極、該透明資料線、該透明源極與該透明汲極屬於同一層。
- 一種薄膜電晶體,包括:一圖案化透明氧化物半導體層; 一圖案化蝕刻阻擋層,位於部分該圖案化透明氧化物半導體層上;一透明源極與一透明汲極,彼此電性絕緣、且位於該圖案化蝕刻阻擋層的兩側,其中,該透明源極、該透明汲極與該圖案化蝕刻阻擋層共同完全包覆該圖案化透明氧化物半導體層;一閘絕緣層,覆蓋該透明源極與該透明汲極;一透明閘極,位於該透明源極、該透明汲極上方的該閘絕緣層上;以及一畫素電極與一透明資料線,該畫素電極與該透明汲極電性連接,該透明資料線與該透明源極電性連接,且該畫素電極、該透明資料線、該透明源極與該透明汲極屬於同一層。
- 如申請專利範圍第14項或第15項所述的薄膜電晶體,更包括:一圖案化保護層,覆蓋整個該薄膜電晶體,該圖案化保護層具有多個接觸窗開口,曝露出該薄膜電晶體的一透明掃描線的端部與一透明資料線的端部,以使該透明掃描線與該透明資料線經由該些接觸窗開口分別電性連接到一外部驅動訊號提供源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100111308A TWI491047B (zh) | 2011-03-31 | 2011-03-31 | 薄膜電晶體及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100111308A TWI491047B (zh) | 2011-03-31 | 2011-03-31 | 薄膜電晶體及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201240099A TW201240099A (en) | 2012-10-01 |
TWI491047B true TWI491047B (zh) | 2015-07-01 |
Family
ID=47599705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100111308A TWI491047B (zh) | 2011-03-31 | 2011-03-31 | 薄膜電晶體及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI491047B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200847440A (en) * | 2007-05-31 | 2008-12-01 | Chi Mei Optoelectronics Corp | Liquid crystal display, pixel array substrate and fabricating method of pixel array substrate |
TW201027753A (en) * | 2008-10-23 | 2010-07-16 | Idemitsu Kosan Co | Thin film transistor and method for manufacturing same |
JP2010258018A (ja) * | 2009-04-21 | 2010-11-11 | Konica Minolta Holdings Inc | 半導体薄膜およびこれを用いた薄膜トランジスタ |
TW201104868A (en) * | 2009-07-28 | 2011-02-01 | Chi Mei Optoelectronics Corp | Method of fabricating thin film transistor and fabricating patterned photo resist layer on substrate |
-
2011
- 2011-03-31 TW TW100111308A patent/TWI491047B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200847440A (en) * | 2007-05-31 | 2008-12-01 | Chi Mei Optoelectronics Corp | Liquid crystal display, pixel array substrate and fabricating method of pixel array substrate |
TW201027753A (en) * | 2008-10-23 | 2010-07-16 | Idemitsu Kosan Co | Thin film transistor and method for manufacturing same |
JP2010258018A (ja) * | 2009-04-21 | 2010-11-11 | Konica Minolta Holdings Inc | 半導体薄膜およびこれを用いた薄膜トランジスタ |
TW201104868A (en) * | 2009-07-28 | 2011-02-01 | Chi Mei Optoelectronics Corp | Method of fabricating thin film transistor and fabricating patterned photo resist layer on substrate |
Also Published As
Publication number | Publication date |
---|---|
TW201240099A (en) | 2012-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106684155B (zh) | 双栅薄膜晶体管及其制备方法、阵列基板及显示装置 | |
US9577011B2 (en) | Complementary metal oxide semiconductor transistor and fabricating method thereof | |
US9478562B2 (en) | Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof | |
TWI500161B (zh) | 混合式薄膜電晶體及其製造方法以及顯示面板 | |
WO2019223682A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
WO2016026246A1 (zh) | 薄膜晶体管及其制备方法、阵列基板及其制备方法和显示装置 | |
WO2016041304A1 (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
JP2016194703A (ja) | 表示装置及びその製造方法 | |
US20240065042A1 (en) | Display device | |
US9825069B2 (en) | Array substrate manufacturing method | |
US20150318311A1 (en) | Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device | |
WO2015100898A1 (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
CN104218094B (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
KR20150056052A (ko) | 박막 트랜지스터 구동 백 플레이트 및 그 제조방법 | |
US10615282B2 (en) | Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus | |
WO2017193667A1 (zh) | 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 | |
WO2017215075A1 (zh) | 一种阵列基板及其制备方法 | |
TWI599023B (zh) | 畫素結構與其製造方法 | |
WO2016173012A1 (zh) | 薄膜晶体管阵列基板及其制作方法 | |
CN108269856B (zh) | 一种氧化物半导体薄膜晶体管及其制备方法、阵列基板 | |
US9293484B2 (en) | Thin film transistor display panel and method of manufacturing the same | |
CN101976650B (zh) | 薄膜晶体管及其制造方法 | |
US9640554B2 (en) | Pixel structure | |
WO2016078297A1 (zh) | 像素结构及其制备方法、阵列基板、显示装置 | |
TWI491047B (zh) | 薄膜電晶體及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |