TWI500161B - 混合式薄膜電晶體及其製造方法以及顯示面板 - Google Patents

混合式薄膜電晶體及其製造方法以及顯示面板 Download PDF

Info

Publication number
TWI500161B
TWI500161B TW100119405A TW100119405A TWI500161B TW I500161 B TWI500161 B TW I500161B TW 100119405 A TW100119405 A TW 100119405A TW 100119405 A TW100119405 A TW 100119405A TW I500161 B TWI500161 B TW I500161B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor layer
gate
film transistor
thin film
Prior art date
Application number
TW100119405A
Other languages
English (en)
Other versions
TW201251026A (en
Inventor
Hsiu Chun Hsieh
yi wei Chen
Ta Wei Chiu
Chung Tao Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW100119405A priority Critical patent/TWI500161B/zh
Priority to CN201110215298.4A priority patent/CN102280491B/zh
Priority to US13/234,119 priority patent/US8829511B2/en
Publication of TW201251026A publication Critical patent/TW201251026A/zh
Application granted granted Critical
Publication of TWI500161B publication Critical patent/TWI500161B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

混合式薄膜電晶體及其製造方法以及顯示面板
本發明是有關於一種混合式薄膜電晶體及其製造方法以及具有此混合式薄膜電晶體之顯示面板。
隨著現代資訊科技的進步，各種不同規格的顯示器已被廣泛地應用在消費者電子產品的螢幕之中，例如手機、筆記型電腦、數位相機以及個人數位助理(PDAs)等。在這些顯示器中，由於液晶顯示器(liquid crystal displays,LCD)及有機電激發光顯示器(Organic Electroluminesence Display,OELD或稱為OLED)具有輕薄以及消耗功率低的優點，因此在市場中成為主流商品。LCD與OLED的製程包括將半導體元件陣列排列於基板上，而半導體元件包含薄膜電晶體(thin film transistors,TFTs)。
傳統上來說，薄膜電晶體包括非晶矽薄膜電晶體以及低溫多晶矽薄膜電晶體。非晶矽薄膜電晶體主要的缺點是通道層的載子移動率不夠高且較不穩定，因此非晶矽薄膜電晶體無法應用於驅動電路中。而低溫多晶矽薄膜電晶體相較於非晶矽薄膜電晶體而言具有較高的載子移動率，因而可以應用於驅動電路中。但是低溫多晶矽薄膜電晶體的製程較為複雜因此製程成本較高。
本發明提供一種混合式薄膜電晶體及其製造方法以及具有上述混合式薄膜電晶體之顯示面板，此混合式薄膜電晶體同時具有高載子移動率以及低製程成本之優點。
本發明提出一種混合式薄膜電晶體，其包括第一薄膜電晶體以及第二薄膜電晶體。所述第一薄膜電晶體包括第一閘極、第一源極、第一汲極以及第一半導體層，第一半導體層位於第一閘極與第一源極及第一汲極之間，且第一半導體層包括結晶矽層。第二薄膜電晶體包括第二閘極、第二源極、第二汲極以及第二半導體層，第二半導體層位於第二閘極與第二源極及第二汲極之間，且第二半導體層包括金屬氧化物半導體材料。
本發明提出一種混合式薄膜電晶體的製造方法，其包括在基板上形成第一薄膜電晶體，所述第一薄膜電晶體包括第一閘極、第一源極、第一汲極以及位於第一閘極與第一源極及第一汲極之間的第一半導體層，其中第一半導體層包括結晶矽層。在基板上形成第二薄膜電晶體，其包括第二閘極、第二源極、第二汲極以及位於第二閘極與第二源極及第二汲極之間的第二半導體層，其中第二半導體層包括金屬氧化物半導體材料。
本發明提出一種顯示面板，其具有顯示區以及位於顯示區周圍的周邊電路區。此顯示面板包括畫素陣列以及至少一驅動元件。畫素陣列位於顯示區中，且驅動元件位於周邊電路區或顯示區之至少其中之一。特別是，所述驅動元件為如上所述之混合式薄膜電晶體。
基於上述，本發明採用金屬氧化物薄膜電晶體與結晶矽薄膜電晶體組成混合式薄膜電晶體。此混合式薄膜電晶體相較於傳統非晶矽薄膜電晶體來說具有較佳的載子移動率，而且此混合式薄膜電晶體的製程複雜度相較於傳統低溫多晶矽薄膜電晶體的製程複雜度較低。因此，本發明之混合式薄膜電晶體可以應用於驅動電路、畫素單元或是兩者之中，而且製程成本較低。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本發明之混合式薄膜電晶體是由第一薄膜電晶體以及第二薄膜電晶體所構成，其中第一薄膜電晶體之第一半導體層包括結晶矽層，且第二薄膜電晶體之第二半導體層包括金屬氧化物半導體材料。而第一薄膜電晶體以及第二薄膜電晶體可以各自為底部閘極型薄膜電晶體或是頂部閘極型薄膜電晶體。因此，以下列舉數個實施例以詳細說明本發明之混合式薄膜電晶體之結構及其製造方法。
圖1A至圖1F是根據本發明一實施例之混合式薄膜電晶體的製造流程剖面示意圖。請參照圖1A，其係為本實施例之混合式薄膜電晶體的製造方法：首先在基板100上形成第一閘極G1以及第二閘極G2。基板100之材質可為玻璃、石英、有機聚合物、或是不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷、塑膠或其它可適用的材料)、或是其它可適用的材料。形成第一閘極G1以及第二閘極G2之方法例如先在基板100上沈積一層導電層，之後利用微影以及蝕刻程序圖案化所述導電層即可形成。基於導電性的考量，第一閘極G1以及第二閘極G2之材質一般是使用金屬材料。然，本發明不限於此，根據其他實施例，第一閘極G1以及第二閘極G2也可以使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導材料的堆疊層。
請參照圖1B，在基板100上形成絕緣層102，覆蓋第一閘極G1以及第二閘極G2。絕緣層102包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。
接著，在第一閘極G1上方之絕緣層102上形成第一半導體層104，特別是，所述第一半導體層104包括結晶矽層104a。所述結晶矽層104a可包括多晶矽材料、微晶矽材料或是其他結晶形式之矽材料。根據本發明之實施例，第一半導體層104除了結晶矽層104a之外，第一半導體層104還可進一步包括矽層104b及/或經過摻雜之非晶矽層104c。
在圖1A至圖1F之實施例中，第一半導體層104是包括了結晶矽層104a、矽層104b以及經過摻雜之非晶矽層104c。上述之矽層104b可包括微晶矽材料或是非晶矽材料，即未經過離子摻雜的矽材料。上述之經過摻雜之非晶矽層104c可包括摻雜P型雜質之非晶矽材料或是摻雜N型雜質之非晶矽材料。根據本實施例，形成結晶矽層104a、矽層104b以及經過摻雜之非晶矽層104c之方法例如是先沈積一層非晶矽材料，之後利用雷射回火程序使非晶矽材料轉變成結晶矽材料。接著於結晶矽材料上依序形成矽層以及經過摻雜之非晶矽層之後，再以微影以及蝕刻程序同時圖案化上述之膜層，即可形成島狀圖案之第一半導體層104。
請參照圖1C，在第二閘極G2上方之絕緣層102上形成第二半導體層106。特別是，上述第二半導體層106包括金屬氧化物半導體材料。根據本實施例，形成第二半導體層106之方法可先沈積一層金屬氧化物半導體材料之後，再以微影以蝕刻程序圖案化。另外，第二半導體層106之半導體型態與第一半導體層104之經過摻雜之非晶矽層104c之半導體型態互相互補。換言之，倘若經過摻雜之非晶矽層104c是摻雜P型雜質之非晶矽材料，那麼第二半導體層106之金屬氧化物半導體材料是選用N型金屬氧化物半導體材料。N型金屬氧化物半導體材料例如是氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)或氧化銦錫(Indium-Tin Oxide,ITO)。倘若經過摻雜之非晶矽層104c是摻雜N型雜質之非晶矽材料，那麼第二半導體層106之金屬氧化物半導體材料是選用P型金屬氧化物半導體材料。P型金屬氧化物半導體材料例如是氧化錫(SnO)、氧化銅鋁銦鎵(Cupper-Aluminum-Gallium-Indium Oxide)、氧化錫鋁銦、氧化銅鍶(SrCu2 O2 )、LaCuOS或LaCuOSe。
請參照圖1D，在第二半導體層106上形成蝕刻終止層108。所述蝕刻終止層108是用來保護第二半導體層106於後續蝕刻程序免於遭到蝕刻氣體或是蝕刻液體的損害。因此，若後續蝕刻程序可控制得宜，也可省略蝕刻終止層108的製作。
請參照圖1E，在第一半導體層104上形成第一源極S1以及第一汲極D1，且在第二半導體層106上形成第二源極S2以及第二汲極D2。形成第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2之方法例如是先沈積一層導電層，之後利用微影以及蝕刻程序以圖案化所述導電層即可形成。在上述之圖案化程序之中，更包括移除位於第一源極S1以及第一汲極D1之間的經過摻雜之非晶矽層104c，而使得矽層104b甚至是結晶矽層104a暴露出來。而留在第一源極S1/第一汲極D1與結晶矽層104c之間的經過摻雜之非晶矽層104c則可作為歐姆接觸層。另外，因第二半導體層106上方形成有蝕刻終止層108，因此蝕刻終止層108在上述圖案化程序之中可以保護第二半導體層106免於遭到蝕刻程序的損壞。另外，基於導電性的考量，第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2之材質一般是使用金屬材料。然，本發明不限於此，根據其他實施例，第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2也可以使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導材料的堆疊層。
值得一提的是，在上述圖1A至圖1E之實施例中，雖然第一半導體層104是以結晶矽層104a、矽層104b以及經過摻雜之非晶矽層104c之三層結構為例來說明，但本發明不限於此。根據其他實施例，在上述圖1A至圖1E之製造流程中，第一半導體層104也可以採用結晶矽層104a以及矽層104b之雙層結構，或是結晶矽層104a以及經過摻雜之非晶矽層104c之雙層結構。
在完成上述之步驟之後，所形成的混合式薄膜電晶體如圖1E所示，其包括第一薄膜電晶體T1以及第二薄膜電晶體T2。第一薄膜電晶體T1包括第一閘極G1、第一源極S1、第一汲極D1以及第一半導體層104，且第一半導體層104包括結晶矽層104a。在本實施例中，第一半導體層104還包括矽層104b以及經過摻雜之非晶矽層104c。第二薄膜電晶體T2包括第二閘極G2、第二源極S2、第二汲極D2以及第二半導體層106，且第二半導體層106包括金屬氧化物半導體材料。上述之第一薄膜電晶體T1以及第二薄膜電晶體T2皆屬於底部閘極型薄膜電晶體。上述之混合式薄膜電晶體可應用於驅動電路中或是顯示面板之畫素單元中。
倘若上述之混合式薄膜電晶體要應用於顯示面板之畫素單元中，則在圖1E之後，接著進行如圖1F之步驟。
請參照圖1F，在基板100上形成保護層110，覆蓋第一薄膜電晶體T1以及第二薄膜電晶體T2。保護層110可包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。之後，在保護層110上形成第一電極層112，其與第二薄膜電晶體T2之第二汲極D2電性連接。第一電極層112之材質例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。接著，在保護層110上形成平坦層113，其暴露出第一電極層112。之後，在暴露出的第一電極層112上形成發光層114，且於發光層114上形成第二電極層116。上述之第一電極層112、發光層114以及第二電極層116即構成電致發光元件。而第一薄膜電晶體T1以及第二薄膜電晶體T2則是用來控制所述電致發光元件的開啟與關閉。
圖2A至圖2E是根據本發明一實施例之混合式薄膜電晶體的製造流程剖面示意圖。在圖2A至圖2E之實施例中，與上述1A圖至圖1F之實施例相同的元件以相同的符號表示，且不再重複贅述。請參照圖2A，本實施例之混合式薄膜電晶體的製造方法首先在基板100上形成第一閘極G1以及第二閘極G2。
請參照圖2B，在基板100上形成絕緣層102，覆蓋第一閘極G1以及第二閘極G2。之後，在第一閘極G1上方之絕緣層102上形成第一半導體層104，特別是，所述第一半導體層104包括結晶矽層104a。所述結晶矽層104a可包括多晶矽材料、微晶矽材料或是其他結晶形式之矽材料。根據本實施例，第一半導體層104是包括了結晶矽層104a、矽層104b以及經過摻雜之非晶矽層104c。所述矽層104b可包括微晶矽材料或是非晶矽材料。所述經過摻雜之非晶矽層104c可包括摻雜P型雜質之非晶矽材料或是摻雜N型雜質之非晶矽材料。
請參照圖2C，在第一半導體層106上形成第一源極S1以及第一汲極D1，且在第二閘極G1兩側之絕緣層102上方形成第二源極S2以及第二汲極D2。
請參照圖2D，在第二閘極G2上方之絕緣層102上以及第二源極S2以及第二汲極S2上形成第二半導體層106。第二半導體層106可為N型金屬氧化物半導體材料或是P型金屬氧化物半導體材料，其主要是根據第一半導體層104之經過摻雜之非晶矽層104c的半導體型態而定。如此，即形成由第一薄膜電晶體T1以及第二薄膜電晶體T2構成的混合式薄膜電晶體。類似地，上述之第一薄膜電晶體T1以及第二薄膜電晶體T2皆屬於底部閘極型薄膜電晶體。上述之混合式薄膜電晶體可應用於驅動電路之中或是顯示面板之畫素單元中。
值得一提的是，在上述圖2A至圖2D之實施例中，雖然第一半導體層104是以結晶矽層104a、矽層104b以及經過摻雜之非晶矽層104c之三層結構為例來說明，但本發明不限於此。根據其他實施例，在上述圖2A至圖2D之製造流程中，第一半導體層104也可以採用結晶矽層104a以及矽層104b之雙層結構，或是結晶矽層104a以及經過摻雜之非晶矽層104c之雙層結構。
倘若上述之混合式薄膜電晶體要應用於顯示面板之畫素單元中，則在圖2D之步驟之後，接著進行圖2E之步驟。也就是，在第一薄膜電晶體T1以及第二薄膜電晶體T2上保護層110。之後，在保護層110上形成第一電極層112，其與第二薄膜電晶體T2之第二汲極D2電性連接。接著，在保護層110上形成平坦層113，其暴露出第一電極層112。之後，在暴露出的第一電極層112上形成發光層114，且於發光層114上形成第二電極層116。上述之第一電極層112、發光層114以及第二電極層116即構成電致發光元件。
圖3A至圖3E是根據本發明一實施例之混合式薄膜電晶體的製造流程剖面示意圖。在圖3A至圖3E之實施例中，與上述1A圖至圖1F之實施例相同的元件以相同的符號表示，且不再重複贅述。請參照圖3A，本實施例之混合式薄膜電晶體的製造方法首先在基板100上形成緩衝層101，並且在緩衝層101上形成第一半導體層104。所述第一半導體層104包括結晶矽層104a，其可包括多晶矽材料、微晶矽材料或是其他結晶形式之矽材料。根據本實施例，第一半導體層104上還可進一步包括矽層104b或是經過摻雜之非晶矽層104c。上述之矽層104b可包括微晶矽材料或是非晶矽材料，即未經過離子摻雜的矽材料。所述經過摻雜之非晶矽層104c可包括摻雜P型雜質之非晶矽材料或是摻雜N型雜質之非晶矽材料。根據本實施例，形成結晶矽層104a以及矽層104b(或經過摻雜之非晶矽層104c)之方法例如是先沈積一層非晶矽材料，之後利用雷射回火程序使非晶矽材料轉變成結晶矽材料。接著於結晶矽材上形成矽層(或經過摻雜之非晶矽層)之後，再以微影以及蝕刻程序同時圖案化上述之膜層，即可形成島狀圖案之第一半導體層104。
請參照圖3B，在第一半導體層104上形成第一源極S1以及第一汲極D1，並且在緩衝層101上同時形成第二閘極G2。形成第一源極S1、第一汲極D1以及第二閘極G2之方法例如是先沈積一層導電層，之後再以微影以及蝕刻程序圖案化即可形成。類似地，在上述之圖案化程序中，更進一步移除位於第一源極S1以及第一汲極D1之間的矽層104b(或經過摻雜之非晶矽層104c)，以使結晶矽層104a暴露出來。
請參照圖3C，在緩衝層101上形成絕緣層102，其覆蓋第一半導體層106、第一源極S1、第一汲極D1以及第二閘極G2。之後，在第二閘極G2上方之絕緣層102上形成第二半導體層106。第二半導體層106可為N型金屬氧化物半導體材料或是P型金屬氧化物半導體材料。倘若第一半導體層104中的經過摻雜之非晶矽層104c的半導體型態是P型，那麼第二半導體層106是採用N型金屬氧化物半導體材料。若第一半導體層104中的經過摻雜之非晶矽層104c的半導體型態是N型，那麼第二半導體層106是採用P型金屬氧化物半導體材料。在本實施例中，在第二半導體層106上可包括形成蝕刻終止層108。類似地，蝕刻終止層108可保護第二半導體層106時免於遭到後續蝕刻製程的損害。然，若後續蝕刻程序可控制得宜，也可省略蝕刻終止層108的製作。
請參照圖3D，在第一半導體層104上方之絕緣層102上形成第一閘極G1，且在第二半導體層106上形成第二源極S2以及第二汲極D2。形成第一閘極G1、第二源極S2以及第二汲極D2之方法例如是先沈積一層導電層，之後再以微影以及蝕刻程序圖案化即可形成。
在圖3D之步驟完成之後，即形成由第一薄膜電晶體T1以及第二薄膜電晶體T2構成的混合式薄膜電晶體。上述之第一薄膜電晶體T1是屬於頂部閘極型薄膜電晶體且第二薄膜電晶體T2是屬於底部閘極型薄膜電晶體。上述之混合式薄膜電晶體可應用於驅動電路中或是顯示面板之畫素單元中。
值得一提的是，在上述圖3A至圖3D之實施例中，雖然第一半導體層104是以結晶矽層104a以及矽層104b(或經過摻雜之非晶矽層104c)之雙層結構為例來說明，但本發明不限於此。根據其他實施例，在上述圖3A至圖3D之製造流程中，第一半導體層104也可以採用結晶矽層104a、矽層104b以及經過摻雜之非晶矽層104c之三層結構。
倘若上述之混合式薄膜電晶體要應用於顯示面板之畫素單元中，則在圖3D之後，接著進行圖3E之步驟。也就是，在第一薄膜電晶體T1以及第二薄膜電晶體T2上保護層110。之後，在保護層110上形成第一電極層112，其與第二薄膜電晶體T2之第二汲極D2電性連接。接著，在保護層110上形成平坦層113，其暴露出第一電極層112。之後，在暴露出的第一電極層112上形成發光層114，且於發光層114上形成第二電極層116。上述之第一電極層112、發光層114以及第二電極層116即構成電致發光元件。
圖4A至圖4E是根據本發明一實施例之混合式薄膜電晶體的製造流程剖面示意圖。在圖4A至圖4E之實施例中，與上述1A圖至圖1F之實施例相同的元件以相同的符號表示，且不再重複贅述。請參照圖4A，本實施例之混合式薄膜電晶體的製造方法首先在基板100上形成緩衝層101，並且在緩衝層101上形成第一半導體層104。所述第一半導體層104包括結晶矽層104a，其可包括多晶矽材料、微晶矽材料或是其他結晶形式之矽材料。根據本實施例，第一半導體層104還可進一步包括矽層104b或是經過摻雜之非晶矽層104c。上述之矽層104b可包括微晶矽材料或是非晶矽材料，即未經過離子摻雜的矽材料。所述經過摻雜之非晶矽層104c可包括摻雜P型雜質之非晶矽材料或是摻雜N型雜質之非晶矽材料。
請參照圖4B，在第一半導體層104上形成第一源極S1以及第一汲極D1，並且在緩衝層101上同時形成第二源極S2以及第二汲極D2。形成第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2之方法例如是先沈積一層導電層，之後再以微影以及蝕刻程序圖案化即可形成。在上述之圖案化程序中，更進一步移除位於第一源極S1以及第一汲極D1之間的矽層104b(或經過摻雜之非晶矽層104c)，以使結晶矽層104a暴露出來。
請參照圖4C，在第二源極S2以及第二汲極D2之間形成第二半導體層106。第二半導體層106可為N型金屬氧化物半導體材料或是P型金屬氧化物半導體材料，其主要是根據第一半導體層104之經過摻雜之非晶矽層104c的半導體型態而定。接著，在緩衝層101上形成絕緣層102，覆蓋第一源極S1、第一汲極D1以及第二半導體層106。
請參照圖4D，在第一半導體層104上方之絕緣層102上形成第一閘極G1，且在第二半導體層106上方之絕緣層102上形成第二閘極G2。
在圖4D之步驟完成之後，即形成由第一薄膜電晶體T1以及第二薄膜電晶體T2構成的混合式薄膜電晶體。上述之第一薄膜電晶體T1以及第二薄膜電晶體T2都是屬於頂部閘極型薄膜電晶體。上述之混合式薄膜電晶體可應用於驅動電路中或是顯示面板之畫素單元中。
值得一提的是，在上述圖4A至圖4D之實施例中，雖然第一半導體層104是以結晶矽層104a以及矽層104b(或經過摻雜之非晶矽層104c)之雙層結構為例來說明，但本發明不限於此。根據其他實施例，在上述圖4A至圖4D之製造流程中，第一半導體層104也可以採用結晶矽層104a、矽層104b以及經過摻雜之非晶矽層104c之三層結構。
倘若上述之混合式薄膜電晶體要應用於顯示面板之畫素單元中，則在圖4D之步驟之後，接著進行圖4E之步驟。也就是，在第一薄膜電晶體T1以及第二薄膜電晶體T2上保護層110。之後，在保護層110上形成第一電極層112，其與第二薄膜電晶體T2之第二汲極D2電性連接。接著，在保護層110上形成平坦層113，其暴露出第一電極層112。之後，在暴露出的第一電極層112上形成發光層114，且於發光層114上形成第二電極層116。上述之第一電極層112、發光層114以及第二電極層116即構成電致發光元件。
圖5A至圖5E是根據本發明一實施例之混合式薄膜電晶體的製造流程剖面示意圖。在圖5A至圖5E之實施例中，與上述1A圖至圖1F之實施例相同的元件以相同的符號表示，且不再重複贅述。請參照圖5A，本實施例之混合式薄膜電晶體的製造方法首先在基板100上形成第一閘極G1，並且在基板100上形成第二源極S2以及第二汲極D2。形成第一閘極G1、第二源極S2以及第二汲極D2之方法例如是先沈積一層導電層，之後再以微影以及蝕刻程序圖案化即可形成。
請參照圖5B，在第二源極S2以及第二汲極D2之間形成第二半導體層106。第二半導體層106可為N型金屬氧化物半導體材料或是P型金屬氧化物半導體材料，其主要是根據第一半導體層104之經過摻雜之非晶矽層104c的半導體型態而定。之後，在基板100上形成絕緣層102，以覆蓋第一閘極G1以及第二半導體層106。
請參照圖5C，在第一閘極G1上方之絕緣層102上形成第一半導體層104。根據本實施例，第一半導體層104包括結晶矽層104a、矽層104b以及經過摻雜之非晶矽層104c。
請參照圖5D，在第一半導體層104上形成第一源極S1以及第一汲極D1，並且在第二半導體層106上方之絕緣層102上形成第二閘極G2。形成第一源極S1、第一汲極D1以及第二閘極G2之方法例如是先沈積一層導電層，之後再以微影以及蝕刻程序圖案化即可。在上述之圖案化程序中，更進一步移除第一源極S1以及第一汲極D1之間的經過摻雜之非晶矽層104c，以使矽層104b甚至是結晶矽層104a暴露出來。
在圖5D之步驟完成之後，即形成由第一薄膜電晶體T1以及第二薄膜電晶體T2構成的混合式薄膜電晶體。上述之第一薄膜電晶體T1屬於底部閘極型薄膜電晶體，且第二薄膜電晶體T2屬於頂部閘極型薄膜電晶體。上述之混合式薄膜電晶體可應用於驅動電路中或是顯示面板之畫素單元中。
值得一提的是，在上述圖5A至圖5D之實施例中，雖然第一半導體層104是以結晶矽層104a、矽層104b以及經過摻雜之非晶矽層104c之三層結構為例來說明，但本發明不限於此。根據其他實施例，在上述圖5A至圖5D之製造流程中，第一半導體層104也可以採用結晶矽層104a以及矽層104b之雙層結構，或是結晶矽層104a以及經過摻雜之非晶矽層104c之雙層結構。
倘若上述之混合式薄膜電晶體要應用於顯示面板之畫素單元中，則在圖5D之步驟之後，接著進行圖5E之步驟。也就是，在第一薄膜電晶體T1以及第二薄膜電晶體T2上保護層110。之後，在保護層110上形成第一電極層112，其與第二薄膜電晶體T2之第二汲極D2電性連接。接著，在保護層110上形成平坦層113，其暴露出第一電極層112。之後，在暴露出的第一電極層112上形成發光層114，且於發光層114上形成第二電極層116。上述之第一電極層112、發光層114以及第二電極層116即構成電致發光元件。
值得一提的是，在上述各實施例中，經過摻雜之非晶矽層之形成方式也可利用非摻雜製程(non ion-implement process)而不以習知離子摻雜製程來製作，也就是直接沉積具有摻雜物的非晶矽層。
圖6是根據本發明一實施例之顯示面板的上視示意圖。請參照圖6，本實施例之顯示面板200具有顯示區A以及位於顯示區A周圍的周邊電路區B。在顯示面板200之顯示區A中設置有畫素陣列，所述畫素陣列包括多個畫素單元P。根據一實施例，每一個畫素單元P包括掃描線、資料線、與掃描線以及資料線電性連接的至少一主動元件以及與主動元件電性連接的電極層。
另外，在周邊電路區B中則是設置有至少一驅動電路202、204，其與畫素單元P電性連接。驅動電路202、204包括驅動元件、導線等等元件，其可以提供畫素單元P特定的驅動訊號，以控制畫素單元P顯示特定的影像。根據本實施例，所述驅動電路包括設置在顯示區A之兩側邊處的閘極驅動電路202以及源極驅動電路204，然，本發明不限於此。根據其他實施例，驅動電路202、204亦可僅設置在顯示區A的其中一側、或是設置在顯示區A的四周等等。
值得一提的是，在上述之顯示面板200中，驅動電路202、204可採用如圖1E、圖2D、圖3D、圖4D或圖5D所示之混合式薄膜電晶體作為其驅動元件。由於上述圖1E、圖2D、圖3D、圖4D或圖5D所示之混合式薄膜電晶體具有高載子移動率之特性，因此可應用於驅動電路202、204中。
另外，在上述之顯示面板200中，畫素單元P中的主動元件也可採用如圖1E、圖2D、圖3D、圖4D或圖5D所示之混合式薄膜電晶體。換言之，每一個畫素單元P可為如圖1F、圖2E、圖3E、圖4E或圖5E所示，其包括混合式薄膜電晶體以及電致發光元件。更詳細來說，畫素單元P之等效電路圖如圖7所示，畫素單元P包括由第一薄膜電晶體T1以及第二薄膜電晶體T2構成的混合式薄膜電晶體。畫素單元P還包括掃描線SL、資料線DL、電源線PL、訊號線GL、電容器SC以及電激發光元件OLED。第一薄膜電晶體T1包括第一閘極G1、第一源極S1、第一汲極D1以及第一半導體層(未標示於圖7)。第二薄膜電晶體T2包括第二閘極G2、第二源極S2、第二汲極D2以及第二半導體層(未標示於圖7)。第一閘極G1與掃描線SL電性連接，且第一源極S1與資料線DL電性連接。第二閘極G2與第一汲極D1電性連接，第二源極S2與電源線PL電性連接，且第二汲極D2與電激發光元件OLED之一端電性連接。電激發光元件OLED之另一端與訊號線GL(例如是接地線)電性連接。電容器SC之一端與電源線PL電性連接，且另一端與第二閘極G2以及第一汲極D1電性連接。換言之，在上述畫素單元P中，第一薄膜電晶體T1以及第二薄膜電晶體T2是作為畫素單元P的驅動元件。
根據本實施例，在上述圖6之顯示面板200之周邊電路區B中，驅動電路202、204是採用如圖1E、圖2D、圖3D、圖4D或圖5D所示之混合式薄膜電晶體作為其驅動元件。而且，在顯示面板20之顯示區A中，畫素單元P是採用圖1F、圖2E、圖3E、圖4E或圖5E所示之結構(即圖7之等效電路圖)。然，本發明不限於此。
換言之，根據另一實施例，也可以僅在顯示面板200之周邊電路區B中採用如圖1E、圖2D、圖3D、圖4D或圖5D所示之混合式薄膜電晶體作為其驅動元件，而畫素單元P中之驅動元件(主動元件)是採用傳統的薄膜電晶體。或者是，僅在顯示面板200之顯示區A中採用圖1F、圖2E、圖3E、圖4E或圖5E所示之畫素單元結構(即圖7之等效電路圖)，而周邊電路區B之驅動電路202、204僅採用傳統的驅動元件(主動元件)。
綜上所述，本發明採用金屬氧化物薄膜電晶體與結晶矽薄膜電晶體組成混合式薄膜電晶體。此混合式薄膜電晶體相較於傳統非晶矽薄膜電晶體來說具有較佳的載子移動率，而且此混合式薄膜電晶體的製程複雜度相較於傳統低溫多晶矽薄膜電晶體的製程複雜度較低。因此，本發明之混合式薄膜電晶體可以應用於驅動電路、畫素單元或是兩者之中，而且製程成本較低。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．基板
101．．．緩衝層
102．．．絕緣層
104．．．第一半導體層
104a．．．結晶矽層
104b．．．矽層
104c．．．經過摻雜之非晶矽層
106．．．第二半導體層
108．．．蝕刻終止層
110．．．保護層
112．．．第一電極層
113．．．平坦層
114．．．發光層
116．．．第二電極層
200．．．顯示面板
202、204．．．驅動電路
G1、G2．．．閘極
S1、S2．．．源極
D1、D2．．．汲極
T1、T2．．．薄膜電晶體
A．．．顯示區
B．．．周邊電路區
P．．．畫素單元
SL．．．掃描線
DL．．．資料線
PL．．．電源線
GL．．．訊號線
OLED．．．電致發光元件
SC．．．電容器
圖1A至圖1F是根據本發明一實施例之混合式薄膜電晶體的製造流程剖面示意圖。
圖2A至圖2E是根據本發明一實施例之混合式薄膜電晶體的製造流程剖面示意圖。
圖3A至圖3E是根據本發明一實施例之混合式薄膜電晶體的製造流程剖面示意圖。
圖4A至圖4E是根據本發明一實施例之混合式薄膜電晶體的製造流程剖面示意圖。
圖5A至圖5E是根據本發明一實施例之混合式薄膜電晶體的製造流程剖面示意圖。
圖6是根據本發明一實施例之顯示面板的上視示意圖。
圖7是根據本發明一實施例之畫素單元的等效電路圖。
100．．．基板
102．．．絕緣層
104．．．第一半導體層
104a．．．結晶矽層
104b．．．矽層
104c．．．經過摻雜之非晶矽層
106．．．第二半導體層
108．．．蝕刻終止層
G1、G2．．．閘極
S1、S2．．．源極
D1、D2．．．汲極
T1、T2．．．薄膜電晶體

Claims (14)

  1. 一種混合式薄膜電晶體的製造方法，包括：在一基板上形成一第一薄膜電晶體，其包括第一閘極、一第一源極、一第一汲極以及位於該第一閘極與該第一源極及該第一汲極之間的一第一半導體層，其中該第一半導體層包括一結晶矽層；以及在該基板上形成一第二薄膜電晶體，其包括一第二閘極、一第二源極、一第二汲極以及位於該第二閘極與該第二源極及該第二汲極之間的一第二半導體層，其中該第二半導體層包括一金屬氧化物半導體材料，其中形成該第一薄膜電晶體以及該第二薄膜電晶體的方法包括：在該基板上形成該第一閘極以及該第二閘極；形成一絕緣層，覆蓋該第一閘極以及該第二閘極；在該第一閘極上方之該絕緣層上形成該第一半導體層，該第一半導體層包括該結晶矽層；在該第二閘極上方之該絕緣層上形成該第二半導體層；以及在該第一半導體層上形成該第一源極以及該第一汲極，且在該第二半導體層上形成該第二源極以及該第二汲極。
  2. 如申請專利範圍第1項所述之混合式薄膜電晶體的製造方法，其中該第一半導體層更包括位於該結晶矽層上之一矽層或是一經過摻雜之非晶矽層，該矽層包括一微 晶矽材料或是一非晶矽材料。
  3. 如申請專利範圍第2項所述之混合式薄膜電晶體的製造方法，其中形成該經過摻雜之非晶矽層之方法係包括沉積一具有摻雜物的非晶矽層。
  4. 如申請專利範圍第1項所述之混合式薄膜電晶體的製造方法，其中在形成該第二源極以及該第二汲極之前，更包括在該第二半導體層上形成一蝕刻終止層。
  5. 一種混合式薄膜電晶體的製造方法，包括：在一基板上形成一第一薄膜電晶體，其包括第一閘極、一第一源極、一第一汲極以及位於該第一閘極與該第一源極及該第一汲極之間的一第一半導體層，其中該第一半導體層包括一結晶矽層；以及在該基板上形成一第二薄膜電晶體，其包括一第二閘極、一第二源極、一第二汲極以及位於該第二閘極與該第二源極及該第二汲極之間的一第二半導體層，其中該第二半導體層包括一金屬氧化物半導體材料，其中形成該第一薄膜電晶體以及該第二薄膜電晶體的方法包括：在該基板上形成該第一閘極以及該第二閘極；形成一絕緣層，覆蓋該第一閘極以及該第二閘極；在該第一閘極上方之該絕緣層上形成該第一半導體層，該第一半導體層包括該結晶矽層；在該第一半導體層上形成該第一源極以及該第一汲極，且在該第二閘極兩側之該絕緣層上方形成該第二源極 以及該第二汲極；以及在該第二閘極上方之該絕緣層上以及該第二源極以及該第二汲極上形成該第二半導體層。
  6. 如申請專利範圍第5項所述之混合式薄膜電晶體的製造方法，其中該第一半導體層更包括位於該結晶矽層上之一矽層或是一經過摻雜之非晶矽層，且該矽層包括一微晶矽材料或是一非晶矽材料。
  7. 一種混合式薄膜電晶體的製造方法，包括：在一基板上形成一第一薄膜電晶體，其包括第一閘極、一第一源極、一第一汲極以及位於該第一閘極與該第一源極及該第一汲極之間的一第一半導體層，其中該第一半導體層包括一結晶矽層；以及在該基板上形成一第二薄膜電晶體，其包括一第二閘極、一第二源極、一第二汲極以及位於該第二閘極與該第二源極及該第二汲極之間的一第二半導體層，其中該第二半導體層包括一金屬氧化物半導體材料，其中形成該第一薄膜電晶體以及該第二薄膜電晶體的方法包括：在該基板上形成該第一半導體層，該第一半導體層包括該結晶矽層；在該第一半導體層上形成該第一源極以及該第一汲極，且在該基板上形成該第二閘極；形成一絕緣層，覆蓋該第一半導體層、該第一源極、該第一汲極以及該第二閘極； 在該第二閘極上方之該絕緣層上形成該第二半導體層；以及在該第二半導體層上形成該第二源極以及該第二汲極。
  8. 如申請專利範圍第7項所述之混合式薄膜電晶體的製造方法，其中該第一半導體層更包括位於該結晶矽層上之一矽層或是一經過摻雜之非晶矽層，且該矽層包括一微晶矽材料或是一非晶矽材料。
  9. 如申請專利範圍第7項所述之混合式薄膜電晶體的製造方法，其中在形成該第二源極以及該第二汲極之前，更包括在該第二半導體層上形成一蝕刻終止層。
  10. 一種混合式薄膜電晶體的製造方法，包括：在一基板上形成一第一薄膜電晶體，其包括第一閘極、一第一源極、一第一汲極以及位於該第一閘極與該第一源極及該第一汲極之間的一第一半導體層，其中該第一半導體層包括一結晶矽層；以及在該基板上形成一第二薄膜電晶體，其包括一第二閘極、一第二源極、一第二汲極以及位於該第二閘極與該第二源極及該第二汲極之間的一第二半導體層，其中該第二半導體層包括一金屬氧化物半導體材料，其中形成該第一薄膜電晶體以及該第二薄膜電晶體的方法包括：在該基板上形成該第一半導體層，該第一半導體層包括該結晶矽層； 在該第一半導體層上形成該第一源極以及該第一汲極，且在該基板上形成該第二源極以及該第二汲極；在該第二源極以及該第二汲極之間形成該第二半導體層；形成一絕緣層，覆蓋該該第一源極、該第一汲極以及該第二半導體層；以及在該第一半導體層上方之該絕緣層上形成該第一閘極，且在該第二半導體層上方之該絕緣層上形成該第二閘極。
  11. 如申請專利範圍第10項所述之混合式薄膜電晶體的製造方法，其中該第一半導體層更包括位於該結晶矽層上之一矽層或是一經過摻雜之非晶矽層，且該矽層包括一微晶矽材料或是一非晶矽材料。
  12. 一種混合式薄膜電晶體的製造方法，包括：在一基板上形成一第一薄膜電晶體，其包括第一閘極、一第一源極、一第一汲極以及位於該第一閘極與該第一源極及該第一汲極之間的一第一半導體層，其中該第一半導體層包括一結晶矽層；以及在該基板上形成一第二薄膜電晶體，其包括一第二閘極、一第二源極、一第二汲極以及位於該第二閘極與該第二源極及該第二汲極之間的一第二半導體層，其中該第二半導體層包括一金屬氧化物半導體材料，其中形成該第一薄膜電晶體以及該第二薄膜電晶體的方法包括： 在該基板上形成該第一閘極，並且在該基板上形成該第二源極以及該第二汲極；在該第二源極以及該第二汲極之間形成該第二半導體層；形成一絕緣層，覆蓋該第一閘極以及該第二半導體層；在該第一閘極上方之該絕緣層上形成該第一半導體層，該第一半導體層包括該結晶矽層；以及在該第一半導體層上形成該第一源極以及該第一汲極，並且在該第二半導體層上方之該絕緣層上形成該第二閘極。
  13. 如申請專利範圍第12項所述之混合式薄膜電晶體的製造方法，其中該第一半導體層更包括位於該結晶矽層上之一矽層或是一經過摻雜之非晶矽層，且該矽層包括一微晶矽材料或是一非晶矽材料。
  14. 一種顯示面板，其具有一顯示區以及位於該顯示區周圍的一周邊電路區，該顯示面板包括：一畫素陣列，位於該顯示區中；以及至少一驅動元件，位於該周邊電路區或該顯示區之至少一個中，所述驅動元件包括：一第一薄膜電晶體，其包括：一第一閘極、一第一源極以及一第一汲極；以及一第一半導體層，位於該第一閘極以及該 第一源極與該第一汲極之間，其中該第一半導體層包括一結晶矽層；以及一第二薄膜電晶體，其包括：一第二閘極、一第二源極以及一第二汲極；以及一第二半導體層，位於該第二閘極以及該第二源極與該第二汲極之間，其中該第二半導體層包括一金屬氧化物半導體材料，其中該畫素陣列包括多個畫素單元，且該至少一驅動元件包括多個畫素驅動元件以及至少一電路驅動元件，且每一畫素單元包括一個畫素驅動元件以及與該畫素驅動元件電性連接之一電激發光元件；以及該電路驅動元件位於該周邊電路區中。
TW100119405A 2011-06-02 2011-06-02 混合式薄膜電晶體及其製造方法以及顯示面板 TWI500161B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100119405A TWI500161B (zh) 2011-06-02 2011-06-02 混合式薄膜電晶體及其製造方法以及顯示面板
CN201110215298.4A CN102280491B (zh) 2011-06-02 2011-07-25 混合式薄膜晶体管及其制造方法以及显示面板
US13/234,119 US8829511B2 (en) 2011-06-02 2011-09-15 Hybrid thin film transistor, manufacturing method thereof and display panel having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100119405A TWI500161B (zh) 2011-06-02 2011-06-02 混合式薄膜電晶體及其製造方法以及顯示面板

Publications (2)

Publication Number Publication Date
TW201251026A TW201251026A (en) 2012-12-16
TWI500161B true TWI500161B (zh) 2015-09-11

Family

ID=45105812

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100119405A TWI500161B (zh) 2011-06-02 2011-06-02 混合式薄膜電晶體及其製造方法以及顯示面板

Country Status (3)

Country Link
US (1) US8829511B2 (zh)
CN (1) CN102280491B (zh)
TW (1) TWI500161B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800709B (zh) * 2012-09-11 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管主动装置
CN102881712B (zh) * 2012-09-28 2015-02-25 京东方科技集团股份有限公司 一种阵列基板及其制造方法、oled显示装置
CN103000631A (zh) * 2012-12-12 2013-03-27 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
CN103000632B (zh) * 2012-12-12 2015-08-05 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
CN103293785B (zh) * 2012-12-24 2016-05-18 上海天马微电子有限公司 Tn型液晶显示装置及其触控方法
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
TWI535034B (zh) 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
TWM489301U (en) 2014-05-09 2014-11-01 Chunghwa Picture Tubes Ltd Thin film transistor and pixel structure
KR101640192B1 (ko) * 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
CN105390502B (zh) 2014-08-29 2019-07-12 乐金显示有限公司 显示装置
CN105390503B (zh) * 2014-08-29 2018-12-28 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示装置
CN104347643B (zh) * 2014-09-04 2017-07-28 上海天马微电子有限公司 驱动电路及其形成方法、有机发光显示装置及其形成方法
TWI555169B (zh) * 2014-11-28 2016-10-21 友達光電股份有限公司 驅動電路結構及其製作方法
KR102374537B1 (ko) 2015-08-21 2022-03-15 삼성디스플레이 주식회사 표시 장치
KR102454087B1 (ko) * 2015-10-27 2022-10-13 엘지디스플레이 주식회사 박막 트랜지스터 기판
TW201721623A (zh) * 2015-12-03 2017-06-16 群創光電股份有限公司 具有混合電晶體的主動矩陣有機發光二極體之驅動電路
US9911762B2 (en) 2015-12-03 2018-03-06 Innolux Corporation Display device
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
CN105575893A (zh) * 2016-01-05 2016-05-11 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN105514126B (zh) * 2016-02-19 2019-01-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US20170294459A1 (en) * 2016-04-08 2017-10-12 Innolux Corporation Display device
CN107403804B (zh) * 2016-05-17 2020-10-30 群创光电股份有限公司 显示设备
CN105929615B (zh) * 2016-06-21 2019-05-03 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及液晶面板
KR20180024817A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US10191345B2 (en) * 2016-11-01 2019-01-29 Innolux Corporation Display device
KR102512925B1 (ko) * 2016-11-23 2023-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
KR102566551B1 (ko) 2016-12-05 2023-08-14 삼성디스플레이주식회사 표시장치 및 그의 구동방법
CN106783921A (zh) 2016-12-22 2017-05-31 深圳市华星光电技术有限公司 有机发光显示面板及其制作方法
WO2018180617A1 (ja) * 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置
CN107632428A (zh) * 2017-08-21 2018-01-26 合肥惠科金扬科技有限公司 一种防护型tft‑lcd液晶屏幕
JP6684769B2 (ja) * 2017-09-28 2020-04-22 シャープ株式会社 アクティブマトリクス基板、液晶表示装置、有機ｅｌ表示装置およびアクティブマトリクス基板の製造方法
EP3485513A4 (en) * 2017-09-29 2020-07-29 Boe Technology Group Co. Ltd. NETWORK SUBSTRATE, DISPLAY APPARATUS AND METHOD OF MANUFACTURING NETWORK SUBSTRATE
TWI662330B (zh) * 2018-04-19 2019-06-11 友達光電股份有限公司 主動元件基板及其製法
TWI668494B (zh) * 2018-05-07 2019-08-11 友達光電股份有限公司 顯示面板
TWI699892B (zh) * 2018-09-21 2020-07-21 友達光電股份有限公司 電子裝置及其製造方法
CN109887968A (zh) * 2019-02-25 2019-06-14 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN112736087B (zh) * 2019-10-10 2024-03-05 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN112768479A (zh) * 2021-01-22 2021-05-07 北海惠科光电技术有限公司 一种显示面板及其制作方法
WO2024193469A1 (zh) * 2023-03-21 2024-09-26 深超光电（深圳）有限公司 显示装置、led模块及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070057261A1 (en) * 2005-09-14 2007-03-15 Jeong Jae K Transparent thin film transistor (TFT) and its method of manufacture
US20100055850A1 (en) * 2008-08-29 2010-03-04 Au Optronics Corporation Methods for fabricating pixel structure, display panel and electro-optical apparatus
US20100182223A1 (en) * 2009-01-22 2010-07-22 Samsung Mobile Display Co., Ltd. Organic light emitting display device
US20110024751A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW456048B (en) * 2000-06-30 2001-09-21 Hannstar Display Corp Manufacturing method for polysilicon thin film transistor liquid crystal display panel
TWI248319B (en) * 2001-02-08 2006-01-21 Semiconductor Energy Lab Light emitting device and electronic equipment using the same
TW535293B (en) 2001-10-03 2003-06-01 Hannstar Display Corp Structure of and method for producing double vertical channel thin film transistor (DVC TFT) CMOS
KR100458710B1 (ko) * 2001-11-06 2004-12-03 네오폴리((주)) Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법
US7059983B2 (en) * 2002-03-20 2006-06-13 Jon Heim Multiple sprocket, multiple function chain guide
CN1549229A (zh) * 2003-05-07 2004-11-24 Pt普拉斯有限公司 用于lcd或oeld的具有ldd区的结晶硅tft板
CN100479119C (zh) * 2004-02-16 2009-04-15 夏普株式会社 薄膜晶体管及其制造方法、显示装置、氧化膜的改性方法、氧化膜的形成方法、半导体装置、半导体装置的制造方法以及半导体装置的制造装置
TW200616232A (en) * 2004-08-09 2006-05-16 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
JP5303119B2 (ja) * 2007-06-05 2013-10-02 株式会社ジャパンディスプレイ 半導体装置
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI360708B (en) * 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
WO2011007675A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110020771A1 (en) * 2009-07-23 2011-01-27 Rea Ryan M Electronic braille typing interface
WO2011056710A2 (en) * 2009-11-03 2011-05-12 Applied Materials, Inc. Thin film transistors having multiple doped silicon layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070057261A1 (en) * 2005-09-14 2007-03-15 Jeong Jae K Transparent thin film transistor (TFT) and its method of manufacture
US20100055850A1 (en) * 2008-08-29 2010-03-04 Au Optronics Corporation Methods for fabricating pixel structure, display panel and electro-optical apparatus
US20100182223A1 (en) * 2009-01-22 2010-07-22 Samsung Mobile Display Co., Ltd. Organic light emitting display device
US20110024751A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20120305910A1 (en) 2012-12-06
US8829511B2 (en) 2014-09-09
CN102280491B (zh) 2014-03-26
TW201251026A (en) 2012-12-16
CN102280491A (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
TWI500161B (zh) 混合式薄膜電晶體及其製造方法以及顯示面板
US11289518B2 (en) Array substrate and method for making same
US9577011B2 (en) Complementary metal oxide semiconductor transistor and fabricating method thereof
US8436342B2 (en) Organic light emitting display device and method of manufacturing the same
JP6215053B2 (ja) 表示装置及びその製造方法
US9478562B2 (en) Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof
US20110266542A1 (en) Semiconductor device and method of fabricating the same
WO2015194417A1 (ja) 半導体装置
WO2016026246A1 (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法和显示装置
CN104282769A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US9553176B2 (en) Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same
TW201301500A (zh) 有機發光顯示裝置及其製造方法
TWI548100B (zh) 薄膜電晶體、顯示面板以及其製造方法
TWI599023B (zh) 畫素結構與其製造方法
US7923735B2 (en) Thin film transistor and method of manufacturing the same
TWI375282B (en) Thin film transistor(tft)manufacturing method and oled display having tft manufactured by the same
KR101425845B1 (ko) 반도체 장치 및 그 제작 방법
KR20100094275A (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
US20150325700A1 (en) Thin film transistor and pixel structure
US20210343526A1 (en) Active device substrate
TWI491047B (zh) 薄膜電晶體及其製造方法
KR20210117460A (ko) 표시 장치 및 제조 방법
KR20050048316A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법