CN102280491A - 混合式薄膜晶体管及其制造方法以及显示面板 - Google Patents

混合式薄膜晶体管及其制造方法以及显示面板 Download PDF

Info

Publication number
CN102280491A
CN102280491A CN2011102152984A CN201110215298A CN102280491A CN 102280491 A CN102280491 A CN 102280491A CN 2011102152984 A CN2011102152984 A CN 2011102152984A CN 201110215298 A CN201110215298 A CN 201110215298A CN 102280491 A CN102280491 A CN 102280491A
Authority
CN
China
Prior art keywords
film transistor
semiconductor layer
grid
layer
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102152984A
Other languages
English (en)
Other versions
CN102280491B (zh
Inventor
谢秀春
陈亦伟
邱大维
陈崇道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optoelectronic Science Co ltd
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN102280491A publication Critical patent/CN102280491A/zh
Application granted granted Critical
Publication of CN102280491B publication Critical patent/CN102280491B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs

Abstract

本发明公开一种混合式薄膜晶体管及其制造方法以及显示面板。混合式薄膜晶体管包括第一薄膜晶体管以及第二薄膜晶体管。所述第一薄膜晶体管包括第一栅极、第一源极、第一漏极以及第一半导体层，第一半导体层位于第一栅极以及第一源极与第一漏极之间，且第一半导体层包括结晶硅层。第二薄膜晶体管包括第二栅极、第二源极、第二漏极以及第二半导体层，第二半导体层位于第一栅极以及第一源极与第一漏极之间，且第二半导体层包括金属氧化物半导体材料。

Description

混合式薄膜晶体管及其制造方法以及显示面板
技术领域
本发明涉及一种混合式薄膜晶体管及其制造方法以及具有此混合式薄膜晶体管的显示面板。
背景技术
随着现代信息科技的进步，各种不同规格的显示器已被广泛地应用在消费者电子产品的屏幕之中，例如手机、笔记型计算机、数字相机以及个人数字助理(PDAs)等。在这些显示器中，由于液晶显示器(liquid crystal displays，LCD)及有机电激发光显示器(Organic Electroluminesence Display，OELD或称为OLED)具有轻薄以及消耗功率低的优点，因此在市场中成为主流商品。LCD与OLED的工艺包括将半导体元件阵列排列于基板上，而半导体元件包含薄膜晶体管(thin film transistors，TFTs)。
传统上来说，薄膜晶体管包括非晶硅薄膜晶体管以及低温多晶硅薄膜晶体管。非晶硅薄膜晶体管主要的缺点是通道层的载流子移动率不够高且较不稳定，因此非晶硅薄膜晶体管无法应用于驱动电路中。而低温多晶硅薄膜晶体管相较于非晶硅薄膜晶体管而言具有较高的载流子移动率，因而可以应用于驱动电路中。但是低温多晶硅薄膜晶体管的工艺较为复杂因此工艺成本较高。
发明内容
本发明提供一种混合式薄膜晶体管及其制造方法以及具有上述混合式薄膜晶体管的显示面板，此混合式薄膜晶体管同时具有高载流子移动率以及低工艺成本的优点。
本发明提出一种混合式薄膜晶体管，其包括第一薄膜晶体管以及第二薄膜晶体管。所述第一薄膜晶体管包括第一栅极、第一源极、第一漏极以及第一半导体层，第一半导体层位于第一栅极与第一源极及第一漏极之间，且第一半导体层包括结晶硅层。第二薄膜晶体管包括第二栅极、第二源极、第二漏极以及第二半导体层，第二半导体层位于第一栅极与第一源极及第一漏极之间，且第二半导体层包括金属氧化物半导体材料。
本发明提出一种混合式薄膜晶体管的制造方法，其包括在基板上形成第一薄膜晶体管，所述第一薄膜晶体管包括第一栅极、第一源极、第一漏极以及位于第一栅极与第一源极及第一漏极之间的第一半导体层，其中第一半导体层包括结晶硅层。在基板上形成第二薄膜晶体管，其包括第二栅极、第二源极、第二漏极以及位于第一栅极与第一源极及第一漏极之间的第二半导体层，其中第二半导体层包括金属氧化物半导体材料。
本发明提出一种显示面板，其具有显示区以及位于显示区周围的周边电路区。此显示面板包括像素阵列以及至少一驱动元件。像素阵列位于显示区中，且驱动元件位于周边电路区或显示区的至少其中之一。特别是，所述驱动元件为如上所述的混合式薄膜晶体管。
基于上述，本发明采用金属氧化物薄膜晶体管与结晶硅薄膜晶体管组成混合式薄膜晶体管。此混合式薄膜晶体管相较于传统非晶硅薄膜晶体管来说具有较佳的载流子移动率，而且此混合式薄膜晶体管的工艺复杂度相较于传统低温多晶硅薄膜晶体管的工艺复杂度较低。因此，本发明的混合式薄膜晶体管可以应用于驱动电路、像素单元或是两者之中，而且工艺成本较低。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1F是根据本发明一实施例的混合式薄膜晶体管的制造流程剖面示意图；
图2A至图2E是根据本发明一实施例的混合式薄膜晶体管的制造流程剖面示意图；
图3A至图3E是根据本发明一实施例的混合式薄膜晶体管的制造流程剖面示意图；
图4A至图4E是根据本发明一实施例的混合式薄膜晶体管的制造流程剖面示意图；
图5A至图5E是根据本发明一实施例的混合式薄膜晶体管的制造流程剖面示意图；
图6是根据本发明一实施例的显示面板的俯视示意图；
图7是根据本发明一实施例的像素单元的等效电路图。
其中，附图标记
Figure BSA00000547971300031
具体实施方式
本发明的混合式薄膜晶体管是由第一薄膜晶体管以及第二薄膜晶体管所构成，其中第一薄膜晶体管的第一半导体层包括结晶硅层，且第二薄膜晶体管的第二半导体层包括金属氧化物半导体材料。而第一薄膜晶体管以及第二薄膜晶体管可以分别为底部栅极型薄膜晶体管或是顶部栅极型薄膜晶体管。因此，以下列举数个实施例以详细说明本发明的混合式薄膜晶体管的结构及其制造方法。
图1A至图1F是根据本发明一实施例的混合式薄膜晶体管的制造流程剖面示意图。请参照图1A，其为本实施例的混合式薄膜晶体管的制造方法：首先在基板100上形成第一栅极G1以及第二栅极G2。基板100的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、金属、晶圆、陶瓷、塑料或其它可适用的材料)、或是其它可适用的材料。形成第一栅极G1以及第二栅极G2的方法例如先在基板100上沉积一层导电层，之后利用光刻以及蚀刻程序图案化所述导电层即可形成。基于导电性的考虑，第一栅极G1以及第二栅极G2的材质一般是使用金属材料。但，本发明不限于此，根据其它实施例，第一栅极G1以及第二栅极G2也可以使用其它导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料)、或是金属材料与其它导材料的堆栈层。
请参照图1B，在基板100上形成绝缘层102，覆盖第一栅极G1以及第二栅极G2。绝缘层102包含无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆栈层)、有机材料、或其它合适的材料、或上述的组合。
接着，在第一栅极G1上方的绝缘层102上形成第一半导体层104，特别是，所述第一半导体层104包括结晶硅层104a。所述结晶硅层104a可包括多晶硅材料、微晶硅材料或是其它结晶形式的硅材料。根据本发明的实施例，第一半导体层104除了结晶硅层104a之外，第一半导体层104还可进一步包括硅层104b及/或经过掺杂的非晶硅层104c。
在图1A至图1F的实施例中，第一半导体层104是包括了结晶硅层104a、硅层104b以及经过掺杂的非晶硅层104c。上述的硅层104b可包括微晶硅材料或是非晶硅材料，即未经过离子掺杂的硅材料。上述的经过掺杂的非晶硅层104c可包括掺杂P型杂质的非晶硅材料或是掺杂N型杂质的非晶硅材料。根据本实施例，形成结晶硅层104a、硅层104b以及经过掺杂的非晶硅层104c的方法例如是先沉积一层非晶硅材料，之后利用激光回火程序使非晶硅材料转变成结晶硅材料。接着于结晶硅材料上依序形成硅层以及经过掺杂的非晶硅层之后，再以光刻以及蚀刻程序同时图案化上述的膜层，即可形成岛状图案的第一半导体层104。
请参照图1C，在第二栅极G2上方的绝缘层102上形成第二半导体层106。特别是，上述第二半导体层106包括金属氧化物半导体材料。根据本实施例，形成第二半导体层106的方法可先沉积一层金属氧化物半导体材料之后，再以光刻以及蚀刻程序图案化。另外，第二半导体层106的半导体型态与第一半导体层104的经过掺杂的非晶硅层104c的半导体型态互相互补。换言之，倘若经过掺杂的非晶硅层104c是掺杂P型杂质的非晶硅材料，那么第二半导体层106的金属氧化物半导体材料是选用N型金属氧化物半导体材料。N型金属氧化物半导体材料例如是氧化铟镓锌(Indium-Gallium-Zinc Oxide，IGZO)、氧化锌(ZnO)、氧化铟锌(Indium-Zinc Oxide，IZO)、氧化镓锌(Gallium-Zinc Oxide，GZO)、氧化锌锡(Zinc-Tin Oxide，ZTO)或氧化铟锡(Indium-Tin Oxide，ITO)。倘若经过掺杂的非晶硅层104c是掺杂N型杂质的非晶硅材料，那么第二半导体层106的金属氧化物半导体材料是选用P型金属氧化物半导体材料。P型金属氧化物半导体材料例如是氧化锡(SnO)、氧化铜铝铟镓(Cupper-Aluminum-Gallium-Indium Oxide)、氧化锡铝铟、氧化铜锶(SrCu2O2)、LaCuOS或LaCuOSe。
请参照图1D，在第二半导体层106上形成蚀刻终止层108。所述蚀刻终止层108是用来保护第二半导体层106在后续蚀刻程序免于遭到蚀刻气体或是蚀刻液体的损害。因此，若后续蚀刻程序可控制得宜，也可省略蚀刻终止层108的制作。
请参照图1E，在第一半导体层104上形成第一源极S1以及第一漏极D1，且在第二半导体层106上形成第二源极S2以及第二漏极D2。形成第一源极S1、第一漏极D1、第二源极S2以及第二漏极D2的方法例如是先沉积一层导电层，之后利用光刻以及蚀刻程序以图案化所述导电层即可形成。在上述的图案化程序之中，更包括移除位于第一源极S1以及第一漏极D1之间的经过掺杂的非晶硅层104c，而使得硅层104b甚至是结晶硅层104a暴露出来。而留在第一源极S1/第一漏极D1与结晶硅层104c之间的经过掺杂的非晶硅层104c则可作为欧姆接触层。另外，因第二半导体层106上方形成有蚀刻终止层108，因此蚀刻终止层108在上述图案化程序之中可以保护第二半导体层106免于遭到蚀刻程序的损坏。另外，基于导电性的考虑，第一源极S1、第一漏极D1、第二源极S2以及第二漏极D2的材质一般是使用金属材料。但，本发明不限于此，根据其它实施例，第一源极S1、第一漏极D1、第二源极S2以及第二漏极D2也可以使用其它导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料)、或是金属材料与其它导材料的堆栈层。
值得一提的是，在上述图1A至图1E的实施例中，虽然第一半导体层104是以结晶硅层104a、硅层104b以及经过掺杂的非晶硅层104c的三层结构为例来说明，但本发明不限于此。根据其它实施例，在上述图1A至图1E的制造流程中，第一半导体层104也可以采用结晶硅层104a以及硅层104b的双层结构，或是结晶硅层104a以及经过掺杂的非晶硅层104c的双层结构。
在完成上述的步骤之后，所形成的混合式薄膜晶体管如图1E所示，其包括第一薄膜晶体管T1以及第二薄膜晶体管T2。第一薄膜晶体管T1包括第一栅极G1、第一源极S1、第一漏极D1以及第一半导体层104，且第一半导体层104包括结晶硅层104a。在本实施例中，第一半导体层104还包括硅层104b以及经过掺杂的非晶硅层104c。第二薄膜晶体管T2包括第二栅极G2、第二源极S2、第二漏极D2以及第二半导体层106，且第二半导体层106包括金属氧化物半导体材料。上述的第一薄膜晶体管T1以及第二薄膜晶体管T2皆属于底部栅极型薄膜晶体管。上述的混合式薄膜晶体管可应用于驱动电路中或是显示面板的像素单元中。
倘若上述的混合式薄膜晶体管要应用于显示面板的像素单元中，则在图1E之后，接着进行如图1F的步骤。
请参照图1F，在基板100上形成保护层110，覆盖第一薄膜晶体管T1以及第二薄膜晶体管T2。保护层110可包含无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆栈层)、有机材料、或其它合适的材料、或上述的组合。之后，在保护层110上形成第一电极层112，其与第二薄膜晶体管T2的第二漏极D2电性连接。第一电极层112的材质例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆栈层。接着，在保护层110上形成平坦层113，其暴露出第一电极层112。之后，在暴露出的第一电极层112上形成发光层114，且于发光层114上形成第二电极层116。上述的第一电极层112、发光层114以及第二电极层116即构成电致发光元件。而第一薄膜晶体管T1以及第二薄膜晶体管T2则是用来控制所述电致发光元件的开启与关闭。
图2A至图2E是根据本发明一实施例的混合式薄膜晶体管的制造流程剖面示意图。在图2A至图2E的实施例中，与上述1A图至图1F的实施例相同的元件以相同的符号表示，且不再重复赘述。请参照图2A，本实施例的混合式薄膜晶体管的制造方法首先在基板100上形成第一栅极G1以及第二栅极G2。
请参照图2B，在基板100上形成绝缘层102，覆盖第一栅极G1以及第二栅极G2。之后，在第一栅极G1上方的绝缘层102上形成第一半导体层104，特别是，所述第一半导体层104包括结晶硅层104a。所述结晶硅层104a可包括多晶硅材料、微晶硅材料或是其它结晶形式的硅材料。根据本实施例，第一半导体层104是包括了结晶硅层104a、硅层104b以及经过掺杂的非晶硅层104c。所述硅层104b可包括微晶硅材料或是非晶硅材料。所述经过掺杂的非晶硅层104c可包括掺杂P型杂质的非晶硅材料或是掺杂N型杂质的非晶硅材料。
请参照图2C，在第一半导体层106上形成第一源极S1以及第一漏极D1，且在第二栅极G1两侧的绝缘层102上方形成第二源极S2以及第二漏极D2。
请参照图2D，在第二栅极G2上方的绝缘层102上以及第二源极S2以及第二漏极D2上形成第二半导体层106。第二半导体层106可为N型金属氧化物半导体材料或是P型金属氧化物半导体材料，其主要是根据第一半导体层104的经过掺杂的非晶硅层104c的半导体型态而定。如此，即形成由第一薄膜晶体管T1以及第二薄膜晶体管T2构成的混合式薄膜晶体管。类似地，上述的第一薄膜晶体管T1以及第二薄膜晶体管T2皆属于底部栅极型薄膜晶体管。上述的混合式薄膜晶体管可应用于驱动电路之中或是显示面板的像素单元中。
值得一提的是，在上述图2A至图2D的实施例中，虽然第一半导体层104是以结晶硅层104a、硅层104b以及经过掺杂的非晶硅层104c的三层结构为例来说明，但本发明不限于此。根据其它实施例，在上述图2A至图2D的制造流程中，第一半导体层104也可以采用结晶硅层104a以及硅层104b的双层结构，或是结晶硅层104a以及经过掺杂的非晶硅层104c的双层结构。
倘若上述的混合式薄膜晶体管要应用于显示面板的像素单元中，则在图2D的步骤之后，接着进行图2E的步骤。也就是，在第一薄膜晶体管T1以及第二薄膜晶体管T2上形成保护层110。之后，在保护层110上形成第一电极层112，其与第二薄膜晶体管T2的第二漏极D2电性连接。接着，在保护层110上形成平坦层113，其暴露出第一电极层112。之后，在暴露出的第一电极层112上形成发光层114，且于发光层114上形成第二电极层116。上述的第一电极层112、发光层114以及第二电极层116即构成电致发光元件。
图3A至图3E是根据本发明一实施例的混合式薄膜晶体管的制造流程剖面示意图。在图3A至图3E的实施例中，与上述1A图至图1F的实施例相同的元件以相同的符号表示，且不再重复赘述。请参照图3A，本实施例的混合式薄膜晶体管的制造方法首先在基板100上形成缓冲层101，并且在缓冲层101上形成第一半导体层104。所述第一半导体层104包括结晶硅层104a，其可包括多晶硅材料、微晶硅材料或是其它结晶形式的硅材料。根据本实施例，第一半导体层104上还可进一步包括硅层104b或是经过掺杂的非晶硅层104c。上述的硅层104b可包括微晶硅材料或是非晶硅材料，即未经过离子掺杂的硅材料。所述经过掺杂的非晶硅层104c可包括掺杂P型杂质的非晶硅材料或是掺杂N型杂质的非晶硅材料。根据本实施例，形成结晶硅层104a以及硅层104b(或经过掺杂的非晶硅层104c)的方法例如是先沉积一层非晶硅材料，之后利用激光回火程序使非晶硅材料转变成结晶硅材料。接着于结晶硅材上形成硅层(或经过掺杂的非晶硅层)之后，再以光刻以及蚀刻程序同时图案化上述的膜层，即可形成岛状图案的第一半导体层104。
请参照图3B，在第一半导体层104上形成第一源极S1以及第一漏极D1，并且在缓冲层101上同时形成第二栅极G2。形成第一源极S1、第一漏极D1以及第二栅极G2的方法例如是先沉积一层导电层，之后再以光刻以及蚀刻程序图案化即可形成。类似地，在上述的图案化程序中，更进一步移除位于第一源极S1以及第一漏极D1之间的硅层104b(或经过掺杂的非晶硅层104c)，以使结晶硅层104a暴露出来。
请参照图3C，在缓冲层101上形成绝缘层102，其覆盖第一半导体层106、第一源极S1、第一漏极D1以及第二栅极G2。之后，在第二栅极G2上方的绝缘层102上形成第二半导体层106。第二半导体层106可为N型金属氧化物半导体材料或是P型金属氧化物半导体材料。倘若第一半导体层104中的经过掺杂的非晶硅层104c的半导体型态是P型，那么第二半导体层106是采用N型金属氧化物半导体材料。若第一半导体层104中的经过掺杂的非晶硅层104c的半导体型态是N型，那么第二半导体层106是采用P型金属氧化物半导体材料。在本实施例中，在第二半导体层106上可包括形成蚀刻终止层108。类似地，蚀刻终止层108可保护第二半导体层106免于遭到后续蚀刻工艺的损害。但，若后续蚀刻程序可控制得宜，也可省略蚀刻终止层108的制作。
请参照图3D，在第一半导体层104上方的绝缘层102上形成第一栅极G1，且在第二半导体层106上形成第二源极S2以及第二漏极D2。形成第一栅极G1、第二源极S2以及第二漏极D2的方法例如是先沉积一层导电层，之后再以光刻以及蚀刻程序图案化即可形成。
在图3D的步骤完成之后，即形成由第一薄膜晶体管T1以及第二薄膜晶体管T2构成的混合式薄膜晶体管。上述的第一薄膜晶体管T1是属于顶部栅极型薄膜晶体管且第二薄膜晶体管T2是属于底部栅极型薄膜晶体管。上述的混合式薄膜晶体管可应用于驱动电路中或是显示面板的像素单元中。
值得一提的是，在上述图3A至图3D的实施例中，虽然第一半导体层104是以结晶硅层104a以及硅层104b(或经过掺杂的非晶硅层104c)的双层结构为例来说明，但本发明不限于此。根据其它实施例，在上述图3A至图3D的制造流程中，第一半导体层104也可以采用结晶硅层104a、硅层104b以及经过掺杂的非晶硅层104c的三层结构。
倘若上述的混合式薄膜晶体管要应用于显示面板的像素单元中，则在图3D之后，接着进行图3E的步骤。也就是，在第一薄膜晶体管T1以及第二薄膜晶体管T2上保护层110。之后，在保护层110上形成第一电极层112，其与第二薄膜晶体管T2的第二漏极D2电性连接。接着，在保护层110上形成平坦层113，其暴露出第一电极层112。之后，在暴露出的第一电极层112上形成发光层114，且于发光层114上形成第二电极层116。上述的第一电极层112、发光层114以及第二电极层116即构成电致发光元件。
图4A至图4E是根据本发明一实施例的混合式薄膜晶体管的制造流程剖面示意图。在图4A至图4E的实施例中，与上述1A图至图1F的实施例相同的元件以相同的符号表示，且不再重复赘述。请参照图4A，本实施例的混合式薄膜晶体管的制造方法首先在基板100上形成缓冲层101，并且在缓冲层101上形成第一半导体层104。所述第一半导体层104包括结晶硅层104a，其可包括多晶硅材料、微晶硅材料或是其它结晶形式的硅材料。根据本实施例，第一半导体层104还可进一步包括硅层104b或是经过掺杂的非晶硅层104c。上述的硅层104b可包括微晶硅材料或是非晶硅材料，即未经过离子掺杂的硅材料。所述经过掺杂的非晶硅层104c可包括掺杂P型杂质的非晶硅材料或是掺杂N型杂质的非晶硅材料。
请参照图4B，在第一半导体层104上形成第一源极S1以及第一漏极D1，并且在缓冲层101上同时形成第二源极S2以及第二漏极D2。形成第一源极S1、第一漏极D1、第二源极S2以及第二漏极D2的方法例如是先沉积一层导电层，之后再以光刻以及蚀刻程序图案化即可形成。在上述的图案化程序中，更进一步移除位于第一源极S1以及第一漏极D1之间的硅层104b(或经过掺杂的非晶硅层104c)，以使结晶硅层104a暴露出来。
请参照图4C，在第二源极S2以及第二漏极D2之间形成第二半导体层106。第二半导体层106可为N型金属氧化物半导体材料或是P型金属氧化物半导体材料，其主要是根据第一半导体层104的经过掺杂的非晶硅层104c的半导体型态而定。接着，在缓冲层101上形成绝缘层102，覆盖第一源极S1、第一漏极D1以及第二半导体层106。
请参照图4D，在第一半导体层104上方的绝缘层102上形成第一栅极G1，且在第二半导体层106上方的绝缘层102上形成第二栅极G2。
在图4D的步骤完成之后，即形成由第一薄膜晶体管T1以及第二薄膜晶体管T2构成的混合式薄膜晶体管。上述的第一薄膜晶体管T1以及第二薄膜晶体管T2都是属于顶部栅极型薄膜晶体管。上述的混合式薄膜晶体管可应用于驱动电路中或是显示面板的像素单元中。
值得一提的是，在上述图4A至图4D的实施例中，虽然第一半导体层104是以结晶硅层104a以及硅层104b(或经过掺杂之非晶硅层104c)的双层结构为例来说明，但本发明不限于此。根据其它实施例，在上述图4A至图4D的制造流程中，第一半导体层104也可以采用结晶硅层104a、硅层104b以及经过掺杂的非晶硅层104c的三层结构。
倘若上述的混合式薄膜晶体管要应用于显示面板的像素单元中，则在图4D的步骤之后，接着进行图4E的步骤。也就是，在第一薄膜晶体管T1以及第二薄膜晶体管T2上保护层110。之后，在保护层110上形成第一电极层112，其与第二薄膜晶体管T2的第二漏极D2电性连接。接着，在保护层110上形成平坦层113，其暴露出第一电极层112。之后，在暴露出的第一电极层112上形成发光层114，且于发光层114上形成第二电极层116。上述的第一电极层112、发光层114以及第二电极层116即构成电致发光元件。
图5A至图5E是根据本发明一实施例的混合式薄膜晶体管的制造流程剖面示意图。在图5A至图5E的实施例中，与上述1A图至图1F的实施例相同的元件以相同的符号表示，且不再重复赘述。请参照图5A，本实施例的混合式薄膜晶体管的制造方法首先在基板100上形成第一栅极G1，并且在基板100上形成第二源极S2以及第二漏极D2。形成第一栅极G1、第二源极S2以及第二漏极D2的方法例如是先沉积一层导电层，之后再以光刻以及蚀刻程序图案化即可形成。
请参照图5B，在第二源极S2以及第二漏极D2之间形成第二半导体层106。第二半导体层106可为N型金属氧化物半导体材料或是P型金属氧化物半导体材料，其主要是根据第一半导体层104的经过掺杂的非晶硅层104c的半导体型态而定。之后，在基板100上形成绝缘层102，以覆盖第一栅极G1以及第二半导体层106。
请参照图5C，在第一栅极G1上方的绝缘层102上形成第一半导体层104。根据本实施例，第一半导体层104包括结晶硅层104a、硅层104b以及经过掺杂的非晶硅层104c。
请参照图5D，在第一半导体层104上形成第一源极S1以及第一漏极D1，并且在第二半导体层106上方的绝缘层102上形成第二栅极G2。形成第一源极S1、第一漏极D1以及第二栅极G2的方法例如是先沉积一层导电层，之后再以光刻以及蚀刻程序图案化即可。在上述的图案化程序中，更进一步移除第一源极S1以及第一漏极D1之间的经过掺杂的非晶硅层104c，以使硅层104b甚至是结晶硅层104a暴露出来。
在图5D的步骤完成之后，即形成由第一薄膜晶体管T1以及第二薄膜晶体管T2构成的混合式薄膜晶体管。上述的第一薄膜晶体管T1属于底部栅极型薄膜晶体管，且第二薄膜晶体管T2属于顶部栅极型薄膜晶体管。上述的混合式薄膜晶体管可应用于驱动电路中或是显示面板的像素单元中。
值得一提的是，在上述图5A至图5D的实施例中，虽然第一半导体层104是以结晶硅层104a、硅层104b以及经过掺杂的非晶硅层104c的三层结构为例来说明，但本发明不限于此。根据其它实施例，在上述图5A至图5D的制造流程中，第一半导体层104也可以采用结晶硅层104a以及硅层104b的双层结构，或是结晶硅层104a以及经过掺杂的非晶硅层104c的双层结构。
倘若上述的混合式薄膜晶体管要应用于显示面板的像素单元中，则在图5D的步骤之后，接着进行图5E的步骤。也就是，在第一薄膜晶体管T1以及第二薄膜晶体管T2上保护层110。之后，在保护层110上形成第一电极层112，其与第二薄膜晶体管T2的第二漏极D2电性连接。接着，在保护层110上形成平坦层113，其暴露出第一电极层112。之后，在暴露出的第一电极层112上形成发光层114，且于发光层114上形成第二电极层116。上述的第一电极层112、发光层114以及第二电极层116即构成电致发光元件。
值得一提的是，在上述各实施例中，经过掺杂的非晶硅层的形成方式也可利用非掺杂工艺(non ion-implement process)而不以公知离子掺杂工艺来制作，也就是直接沉积具有掺杂物的非晶硅层。
图6是根据本发明一实施例的显示面板的俯视示意图。请参照图6，本实施例的显示面板200具有显示区A以及位于显示区A周围的周边电路区B。在显示面板200的显示区A中设置有像素阵列，所述像素阵列包括多个像素单元P。根据一实施例，每一个像素单元P包括扫描线、数据线、与扫描线以及数据线电性连接的至少一主动元件以及与主动元件电性连接的电极层。
另外，在周边电路区B中则是设置有至少一驱动电路202、204，其与像素单元P电性连接。驱动电路202、204包括驱动元件、导线等等元件，其可以提供像素单元P特定的驱动信号，以控制像素单元P显示特定的影像。根据本实施例，所述驱动电路包括设置在显示区A的两侧边处的栅极驱动电路202以及源极驱动电路204，然，本发明不限于此。根据其它实施例，驱动电路202、204亦可仅设置在显示区A的其中一侧、或是设置在显示区A的四周等等。
值得一提的是，在上述的显示面板200中，驱动电路202、204可采用如图1E、图2D、图3D、图4D或图5D所示的混合式薄膜晶体管作为其驱动元件。由于上述图1E、图2D、图3D、图4D或图5D所示的混合式薄膜晶体管具有高载流子移动率的特性，因此可应用于驱动电路202、204中。
另外，在上述的显示面板200中，像素单元P中的主动元件也可采用如图1E、图2D、图3D、图4D或图5D所示的混合式薄膜晶体管。换言之，每一个像素单元P可为如图1F、图2E、图3E、图4E或图5E所示，其包括混合式薄膜晶体管以及电致发光元件。更详细来说，像素单元P的等效电路图如图7所示，像素单元P包括由第一薄膜晶体管T1以及第二薄膜晶体管T2构成的混合式薄膜晶体管。像素单元P还包括扫描线SL、数据线DL、电源线PL、信号线GL、电容器SC以及电激发光元件OLED。第一薄膜晶体管T1包括第一栅极G1、第一源极S1、第一漏极D1以及第一半导体层(未标示于图7)。第二薄膜晶体管T2包括第二栅极G2、第二源极S2、第二漏极D2以及第二半导体层(未标示于图7)。第一栅极G1与扫描线SL电性连接，且第一源极S1与数据线DL电性连接。第二栅极G2与第一漏极D1电性连接，第二源极S2与电源线PL电性连接，且第二漏极D2与电激发光元件OLED的一端电性连接。电激发光元件OLED的另一端与信号线GL(例如是接地线)电性连接。电容器SC的一端与电源线PL电性连接，且另一端与第二栅极G2以及第一漏极D1电性连接。换言之，在上述像素单元P中，第一薄膜晶体管T1以及第二薄膜晶体管T2是作为像素单元P的驱动元件。
根据本实施例，在上述图6的显示面板200的周边电路区B中，驱动电路202、204是采用如图1E、图2D、图3D、图4D或图5D所示的混合式薄膜晶体管作为其驱动元件。而且，在显示面板20的显示区A中，像素单元P是采用图1F、图2E、图3E、图4E或图5E所示的结构(即图7的等效电路图)。但，本发明不限于此。
换言之，根据另一实施例，也可以仅在显示面板200的周边电路区B中采用如图1E、图2D、图3D、图4D或图5D所示的混合式薄膜晶体管作为其驱动元件，而像素单元P中的驱动元件(主动元件)是采用传统的薄膜晶体管。或者是，仅在显示面板200的显示区A中采用图1F、图2E、图3E、图4E或图5E所示的像素单元结构(即图7的等效电路图)，而周边电路区B的驱动电路202、204仅采用传统的驱动元件(主动元件)。
综上所述，本发明采用金属氧化物薄膜晶体管与结晶硅薄膜晶体管组成混合式薄膜晶体管。此混合式薄膜晶体管相较于传统非晶硅薄膜晶体管来说具有较佳的载流子移动率，而且此混合式薄膜晶体管的工艺复杂度相较于传统低温多晶硅薄膜晶体管的工艺复杂度较低。因此，本发明的混合式薄膜晶体管可以应用于驱动电路、像素单元或是两者之中，而且工艺成本较低。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (26)

1.一种混合式薄膜晶体管，其特征在于，包括：一第一薄膜晶体管与一第二薄膜晶体管；
该第一薄膜晶体管，其包括：
一第一栅极、一第一源极以及一第一漏极；以及
一第一半导体层，该第一半导体层位于该第一栅极以及该第一源极与该第一漏极之间，其中该第一半导体层包括一结晶硅层；以及
该第二薄膜晶体管，其包括：
一第二栅极、一第二源极以及一第二漏极；以及
一第二半导体层，该第二半导体层位于该第一栅极以及该第一源极与该第一漏极之间，其中该第二半导体层包括一金属氧化物半导体材料。
2.根据权利要求1所述的混合式薄膜晶体管，其特征在于，其中该第一半导体层的该结晶硅层包括一多晶硅材料或是一微晶硅材料。
3.根据权利要求1所述的混合式薄膜晶体管，其特征在于，其中该第一半导体层还包括一硅层，其位于该结晶硅层上方，且该硅层包括一微晶硅材料或是一非晶硅材料。
4.根据权利要求1所述的混合式薄膜晶体管，其特征在于，其中该第一半导体层还包括一经过掺杂的非晶硅层，其位于该结晶硅层上方，且该经过掺杂的非晶硅层包括掺杂P型杂质的非晶硅材料。
5.根据权利要求4所述的混合式薄膜晶体管，其特征在于，其中该第二半导体层的该金属氧化物半导体材料包括氧化铟镓锌、氧化锌、氧化铟锌、氧化镓锌、氧化锌锡或氧化铟锡。
6.根据权利要求1所述的混合式薄膜晶体管，其特征在于，其中该第一半导体层还包括一经过掺杂的非晶硅层，其位于该结晶硅层上方，且该经过掺杂的非晶硅层包括掺杂N型杂质的非晶硅材料。
7.根据权利要求6所述的混合式薄膜晶体管，其特征在于，其中该第二半导体层的该金属氧化物半导体材料包括氧化锡、氧化铜铝铟镓、氧化锡铝铟、氧化铜锶、LaCuOS或LaCuOSe。
8.根据权利要求1所述的混合式薄膜晶体管，其特征在于，其中该第一薄膜晶体管以及该第二薄膜晶体管分别为一底部栅极型薄膜晶体管或是一顶部栅极型薄膜晶体管。
9.一种混合式薄膜晶体管的制造方法，其特征在于，包括：
在一基板上形成一第一薄膜晶体管，其包括第一栅极、一第一源极、一第一漏极以及位于该第一栅极与该第一源极及该第一漏极之间的一第一半导体层，其中该第一半导体层包括一结晶硅层；以及
在该基板上形成一第二薄膜晶体管，其包括一第二栅极、一第二源极、一第二漏极以及位于该第一栅极与该第一源极及该第一漏极之间的一第二半导体层，其中该第二半导体层包括一金属氧化物半导体材料。
10.根据权利要求9所述的混合式薄膜晶体管的制造方法，其特征在于，其中形成该第一薄膜晶体管以及该第二薄膜晶体管的方法包括：
在该基板上形成该第一栅极以及该第二栅极；
形成一绝缘层，覆盖该第一栅极以及该第二栅极；
在该第一栅极上方的该绝缘层上形成该第一半导体层，该第一半导体层包括该结晶硅层；
在该第二栅极上方的该绝缘层上形成该第二半导体层；以及
在该第一半导体层上形成该第一源极以及该第一漏极，且在该第二半导体层上形成该第二源极以及该第二漏极。
11.根据权利要求10所述的混合式薄膜晶体管的制造方法，其特征在于，其中该第一半导体层还包括位于该结晶硅层上的一硅层或是一经过掺杂的非晶硅层，该硅层包括一微晶硅材料或是一非晶硅材料。
12.根据权利要求11所述的混合式薄膜晶体管的制造方法，其特征在于，其中形成该经过掺杂的非晶硅层的方法包括沉积一具有掺杂物的非晶硅层。
13.根据权利要求10所述的混合式薄膜晶体管的制造方法，其特征在于，其中在形成该第二源极以及该第二漏极之前，还包括在该第二半导体层上形成一蚀刻终止层。
14.根据权利要求9所述的混合式薄膜晶体管的制造方法，其特征在于，其中形成该第一薄膜晶体管以及该第二薄膜晶体管的方法包括：
在该基板上形成该第一栅极以及该第二栅极；
形成一绝缘层，覆盖该第一栅极以及该第二栅极；
在该第一栅极上方的该绝缘层上形成该第一半导体层，该第一半导体层包括该结晶硅层；
在该第一半导体层上形成该第一源极以及该第一漏极，且在该第二栅极两侧的该绝缘层上方形成该第二源极以及该第二漏极；以及
在该第二栅极上方的该绝缘层上以及该第二源极以及该第二漏极上形成该第二半导体层。
15.根据权利要求14所述的混合式薄膜晶体管的制造方法，其特征在于，其中该第一半导体层还包括位于该结晶硅层上的一硅层或是一经过掺杂的非晶硅层，且该硅层包括一微晶硅材料或是一非晶硅材料。
16.根据权利要求9所述的混合式薄膜晶体管的制造方法，其特征在于，其中形成该第一薄膜晶体管以及该第二薄膜晶体管的方法包括：
在该基板上形成该第一半导体层，该第一半导体层包括该结晶硅层；
在该第一半导体层上形成该第一源极以及该第一漏极，且在该基板上形成该第二栅极；
形成一绝缘层，覆盖该第一半导体层、该第一源极、该第一漏极以及该第二栅极；
在该第二栅极上方的该绝缘层上形成该第二半导体层；以及
在该第二半导体层上形成该第二源极以及该第二漏极。
17.根据权利要求16所述的混合式薄膜晶体管的制造方法，其特征在于，其中该第一半导体层还包括位于该结晶硅层上的一硅层或是一经过掺杂的非晶硅层，且该硅层包括一微晶硅材料或是一非晶硅材料。
18.根据权利要求16所述的混合式薄膜晶体管的制造方法，其特征在于，其中在形成该第二源极以及该第二漏极之前，更包括在该第二半导体层上形成一蚀刻终止层。
19.根据权利要求9所述的混合式薄膜晶体管的制造方法，其特征在于，其中形成该第一薄膜晶体管以及该第二薄膜晶体管的方法包括：
在该基板上形成该第一半导体层，该第一半导体层包括该结晶硅层；
在该第一半导体层上形成该第一源极以及该第一漏极，且在该基板上形成该第二源极以及该第二漏极；
在该第二源极以及该第二漏极之间形成该第二半导体层；
形成一绝缘层，覆盖该第一源极、该第一漏极以及该第二半导体层；以及
在该第一半导体层上方的该绝缘层上形成该第一栅极，且在该第二半导体层上方的该绝缘层上形成该第二栅极。
20.根据权利要求19所述的混合式薄膜晶体管的制造方法，其特征在于，其中该第一半导体层还包括位于该结晶硅层上的一硅层或是一经过掺杂的非晶硅层，且该硅层包括一微晶硅材料或是一非晶硅材料。
21.根据权利要求9所述的混合式薄膜晶体管的制造方法，其特征在于，其中形成该第一薄膜晶体管以及该第二薄膜晶体管的方法包括：
在该基板上形成该第一栅极，并且在该基板上形成该第二源极以及该第二漏极；
在该第二源极以及该第二漏极之间形成该第二半导体层；
形成一绝缘层，覆盖该第一栅极以及该第二半导体层；
在该第一栅极上方的该绝缘层上形成该第一半导体层，该第一半导体层包括该结晶硅层；以及
在该第一半导体层上形成该第一源极以及该第一漏极，并且在该第二半导体层上方的该绝缘层上形成该第二栅极。
22.根据权利要求21所述的混合式薄膜晶体管的制造方法，其特征在于，其中该第一半导体层还包括位于该结晶硅层上的一硅层或是一经过掺杂的非晶硅层，且该硅层包括一微晶硅材料或是一非晶硅材料。
23.一种显示面板，其特征在于，其具有一显示区以及位于该显示区周围的一周边电路区，该显示面板包括：
一像素阵列，位于该显示区中；以及
至少一驱动元件，位于该周边电路区或该显示区的至少一个中，所述驱动元件根据权利要求1所述的混合式薄膜晶体管。
24.根据权利要求23所述的显示面板，其特征在于，其中该像素阵列包括多个像素单元，该至少一驱动元件位于该显示区中而不位于该周边电路区中，且每一像素单元中具有一电激发光元件，其与该驱动元件电性连接。
25.根据权利要求23所述的显示面板，其特征在于，其中该像素阵列包括多个像素单元，且该至少一驱动元件包括多个像素驱动元件以及至少一电路驱动元件，且
每一像素单元包括一个像素驱动元件以及与该像素驱动元件电性连接的一电激发光元件；以及
该电路驱动元件位于该周边电路区中。
26.根据权利要求23所述的显示面板，其特征在于，其中该像素阵列包括多个像素单元，该至少一驱动元件位于该周边电路区中而不位于该显示区中。
CN201110215298.4A 2011-06-02 2011-07-25 混合式薄膜晶体管及其制造方法以及显示面板 Active CN102280491B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100119405 2011-06-02
TW100119405A TWI500161B (zh) 2011-06-02 2011-06-02 混合式薄膜電晶體及其製造方法以及顯示面板

Publications (2)

Publication Number Publication Date
CN102280491A true CN102280491A (zh) 2011-12-14
CN102280491B CN102280491B (zh) 2014-03-26

Family

ID=45105812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110215298.4A Active CN102280491B (zh) 2011-06-02 2011-07-25 混合式薄膜晶体管及其制造方法以及显示面板

Country Status (3)

Country Link
US (1) US8829511B2 (zh)
CN (1) CN102280491B (zh)
TW (1) TWI500161B (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800709A (zh) * 2012-09-11 2012-11-28 深圳市华星光电技术有限公司 薄膜晶体管主动装置
CN102881712A (zh) * 2012-09-28 2013-01-16 京东方科技集团股份有限公司 一种阵列基板及其制造方法、oled显示装置
CN103000631A (zh) * 2012-12-12 2013-03-27 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
CN103000632A (zh) * 2012-12-12 2013-03-27 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
CN105514126A (zh) * 2016-02-19 2016-04-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105929615A (zh) * 2016-06-21 2016-09-07 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及液晶面板
CN107039460A (zh) * 2015-10-27 2017-08-11 乐金显示有限公司 薄膜晶体管基板
CN104538406B (zh) * 2014-11-28 2017-10-13 友达光电股份有限公司 驱动电路结构及其制作方法
CN107632428A (zh) * 2017-08-21 2018-01-26 合肥惠科金扬科技有限公司 一种防护型tft‑lcd液晶屏幕
CN107819005A (zh) * 2016-08-31 2018-03-20 乐金显示有限公司 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法
WO2018113066A1 (zh) * 2016-12-22 2018-06-28 深圳市华星光电技术有限公司 有机发光显示面板及其制作方法
CN109863598A (zh) * 2017-09-29 2019-06-07 京东方科技集团股份有限公司 阵列基板、显示装置和制造阵列基板的方法
WO2020172918A1 (zh) * 2019-02-25 2020-09-03 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN112038358A (zh) * 2016-05-17 2020-12-04 群创光电股份有限公司 显示设备
CN112768479A (zh) * 2021-01-22 2021-05-07 北海惠科光电技术有限公司 一种显示面板及其制作方法
CN112951843A (zh) * 2018-09-21 2021-06-11 友达光电股份有限公司 电子装置及其制造方法
CN113130513A (zh) * 2016-11-01 2021-07-16 群创光电股份有限公司 显示设备

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103293785B (zh) * 2012-12-24 2016-05-18 上海天马微电子有限公司 Tn型液晶显示装置及其触控方法
US9412799B2 (en) 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
TWI535034B (zh) 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
TWM489301U (en) 2014-05-09 2014-11-01 Chunghwa Picture Tubes Ltd Thin film transistor and pixel structure
KR101640192B1 (ko) * 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
CN105390503B (zh) * 2014-08-29 2018-12-28 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示装置
CN105390502B (zh) 2014-08-29 2019-07-12 乐金显示有限公司 显示装置
CN104347643B (zh) * 2014-09-04 2017-07-28 上海天马微电子有限公司 驱动电路及其形成方法、有机发光显示装置及其形成方法
KR102374537B1 (ko) 2015-08-21 2022-03-15 삼성디스플레이 주식회사 표시 장치
TW201721623A (zh) * 2015-12-03 2017-06-16 群創光電股份有限公司 具有混合電晶體的主動矩陣有機發光二極體之驅動電路
US9911762B2 (en) 2015-12-03 2018-03-06 Innolux Corporation Display device
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
CN105575893A (zh) * 2016-01-05 2016-05-11 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
US20170294459A1 (en) * 2016-04-08 2017-10-12 Innolux Corporation Display device
US11726376B2 (en) * 2016-11-23 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102566551B1 (ko) 2016-12-05 2023-08-14 삼성디스플레이주식회사 표시장치 및 그의 구동방법
WO2018180617A1 (ja) * 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置
JP6684769B2 (ja) * 2017-09-28 2020-04-22 シャープ株式会社 アクティブマトリクス基板、液晶表示装置、有機ｅｌ表示装置およびアクティブマトリクス基板の製造方法
TWI662330B (zh) * 2018-04-19 2019-06-11 友達光電股份有限公司 主動元件基板及其製法
TWI668494B (zh) * 2018-05-07 2019-08-11 友達光電股份有限公司 顯示面板
CN112736087B (zh) * 2019-10-10 2024-03-05 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030094613A1 (en) * 2001-11-06 2003-05-22 Joo Seung Ki Crystalline silicon thin film transistor panel for OELD and method of fabricating the same
CN1549229A (zh) * 2003-05-07 2004-11-24 Pt普拉斯有限公司 用于lcd或oeld的具有ldd区的结晶硅tft板
CN1918701A (zh) * 2004-02-16 2007-02-21 夏普株式会社 薄膜晶体管及其制造方法、显示装置、氧化膜的改性方法、氧化膜的形成方法、半导体装置、半导体装置的制造方法以及半导体装置的制造装置
US20100182223A1 (en) * 2009-01-22 2010-07-22 Samsung Mobile Display Co., Ltd. Organic light emitting display device
WO2011056710A2 (en) * 2009-11-03 2011-05-12 Applied Materials, Inc. Thin film transistors having multiple doped silicon layers

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW456048B (en) * 2000-06-30 2001-09-21 Hannstar Display Corp Manufacturing method for polysilicon thin film transistor liquid crystal display panel
TWI248319B (en) * 2001-02-08 2006-01-21 Semiconductor Energy Lab Light emitting device and electronic equipment using the same
TW535293B (en) 2001-10-03 2003-06-01 Hannstar Display Corp Structure of and method for producing double vertical channel thin film transistor (DVC TFT) CMOS
US7059983B2 (en) * 2002-03-20 2006-06-13 Jon Heim Multiple sprocket, multiple function chain guide
TW200616232A (en) * 2004-08-09 2006-05-16 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
JP5303119B2 (ja) * 2007-06-05 2013-10-02 株式会社ジャパンディスプレイ 半導体装置
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI360708B (en) * 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
TW201009434A (en) * 2008-08-29 2010-03-01 Au Optronics Corp Method for fabricating pixel structure, display panel and electro-optical apparatus
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US20110020771A1 (en) * 2009-07-23 2011-01-27 Rea Ryan M Electronic braille typing interface
CN105097946B (zh) * 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030094613A1 (en) * 2001-11-06 2003-05-22 Joo Seung Ki Crystalline silicon thin film transistor panel for OELD and method of fabricating the same
CN1549229A (zh) * 2003-05-07 2004-11-24 Pt普拉斯有限公司 用于lcd或oeld的具有ldd区的结晶硅tft板
CN1918701A (zh) * 2004-02-16 2007-02-21 夏普株式会社 薄膜晶体管及其制造方法、显示装置、氧化膜的改性方法、氧化膜的形成方法、半导体装置、半导体装置的制造方法以及半导体装置的制造装置
US20100182223A1 (en) * 2009-01-22 2010-07-22 Samsung Mobile Display Co., Ltd. Organic light emitting display device
WO2011056710A2 (en) * 2009-11-03 2011-05-12 Applied Materials, Inc. Thin film transistors having multiple doped silicon layers

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800709A (zh) * 2012-09-11 2012-11-28 深圳市华星光电技术有限公司 薄膜晶体管主动装置
CN102800709B (zh) * 2012-09-11 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管主动装置
CN102881712A (zh) * 2012-09-28 2013-01-16 京东方科技集团股份有限公司 一种阵列基板及其制造方法、oled显示装置
EP2713398A1 (en) * 2012-09-28 2014-04-02 Boe Technology Group Co. Ltd. Array substrate and manufacturing method thereof, oled display device
US9099404B2 (en) 2012-09-28 2015-08-04 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, OLED display device
CN103000631A (zh) * 2012-12-12 2013-03-27 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
CN103000632A (zh) * 2012-12-12 2013-03-27 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
CN103000632B (zh) * 2012-12-12 2015-08-05 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
US9147772B2 (en) 2012-12-12 2015-09-29 Boe Technology Group Co., Ltd. Complementary metal oxide semiconductor circuit structure, preparation method thereof and display device
CN104538406B (zh) * 2014-11-28 2017-10-13 友达光电股份有限公司 驱动电路结构及其制作方法
CN107039460A (zh) * 2015-10-27 2017-08-11 乐金显示有限公司 薄膜晶体管基板
CN107039460B (zh) * 2015-10-27 2020-07-31 乐金显示有限公司 薄膜晶体管基板
CN105514126B (zh) * 2016-02-19 2019-01-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105514126A (zh) * 2016-02-19 2016-04-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN112038358A (zh) * 2016-05-17 2020-12-04 群创光电股份有限公司 显示设备
CN105929615B (zh) * 2016-06-21 2019-05-03 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及液晶面板
CN105929615A (zh) * 2016-06-21 2016-09-07 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及液晶面板
CN107819005A (zh) * 2016-08-31 2018-03-20 乐金显示有限公司 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法
CN107819005B (zh) * 2016-08-31 2022-02-22 乐金显示有限公司 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法
CN113130513A (zh) * 2016-11-01 2021-07-16 群创光电股份有限公司 显示设备
WO2018113066A1 (zh) * 2016-12-22 2018-06-28 深圳市华星光电技术有限公司 有机发光显示面板及其制作方法
US10263057B2 (en) 2016-12-22 2019-04-16 Shenzhen China Star Optoelectronics Technology Co., Ltd Organic light emitting display panel and manufacturing method thereof
CN107632428A (zh) * 2017-08-21 2018-01-26 合肥惠科金扬科技有限公司 一种防护型tft‑lcd液晶屏幕
CN109863598A (zh) * 2017-09-29 2019-06-07 京东方科技集团股份有限公司 阵列基板、显示装置和制造阵列基板的方法
CN112951843A (zh) * 2018-09-21 2021-06-11 友达光电股份有限公司 电子装置及其制造方法
WO2020172918A1 (zh) * 2019-02-25 2020-09-03 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN112768479A (zh) * 2021-01-22 2021-05-07 北海惠科光电技术有限公司 一种显示面板及其制作方法

Also Published As

Publication number Publication date
TWI500161B (zh) 2015-09-11
CN102280491B (zh) 2014-03-26
US8829511B2 (en) 2014-09-09
US20120305910A1 (en) 2012-12-06
TW201251026A (en) 2012-12-16

Similar Documents

Publication Publication Date Title
CN102280491B (zh) 混合式薄膜晶体管及其制造方法以及显示面板
US11289518B2 (en) Array substrate and method for making same
US9768310B2 (en) Thin film transistor, organic light-emitting diode display including the same, and manufacturing method thereof
US20190172847A1 (en) Display device
US9577011B2 (en) Complementary metal oxide semiconductor transistor and fabricating method thereof
US10811445B2 (en) Semiconductor device, method of manufacturing semiconductor device, and display unit
US20100182223A1 (en) Organic light emitting display device
CN102969361B (zh) 光照稳定性非晶态金属氧化物tft器件以及显示器件
US20170125452A1 (en) Semiconductor device
CN103765494A (zh) 显示装置及其制造方法
CN102064188B (zh) 薄膜晶体管及使用其的有机发光显示装置
EP3089217B1 (en) Thin film transistor, preparation method therefor, array substrate, and display device
KR102312924B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
EP2327069A1 (en) Display device
KR20140050621A (ko) 반도체장치 및 그 제조방법
CN108172595A (zh) 薄膜晶体管基底
KR101524726B1 (ko) Led 디스플레이 장치
US20170092704A1 (en) Thin film transistor, method of manufacturing the thin film transistor and thin film transistor, method of manufacturing thin film transistor and flat panel display having the thin film transistor
US9070597B2 (en) Thin film transistor, display substrate and method of manufacturing a thin film transistor
CN105070726B (zh) 薄膜晶体管以及像素结构
US9812541B2 (en) Array substrate, method for fabricating the same and display device
CN102683383A (zh) 显示装置和电子设备
TWI375282B (en) Thin film transistor(tft)manufacturing method and oled display having tft manufactured by the same
TWI424531B (zh) 半導體裝置及其製造方法
KR20120075803A (ko) 산화물 반도체를 포함한 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240123

Address after: 825 Waterscreek Avenue, Unit 250, Allen, Texas 75013, USA

Patentee after: Optoelectronic Science Co.,Ltd.

Country or region after: U.S.A.

Address before: Taiwan, China Hsinchu science and Technology Industrial Park, Hsinchu Road, No. two, No. 1

Patentee before: AU OPTRONICS Corp.

Country or region before: Taiwan, China

TR01 Transfer of patent right