CN107039460A - 薄膜晶体管基板 - Google Patents

薄膜晶体管基板 Download PDF

Info

Publication number
CN107039460A
CN107039460A CN201610907726.2A CN201610907726A CN107039460A CN 107039460 A CN107039460 A CN 107039460A CN 201610907726 A CN201610907726 A CN 201610907726A CN 107039460 A CN107039460 A CN 107039460A
Authority
CN
China
Prior art keywords
film transistor
layer
thin film
semiconductor layer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610907726.2A
Other languages
English (en)
Other versions
CN107039460B (zh
Inventor
金元炅
卢韶颖
申铉秀
文庆周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN107039460A publication Critical patent/CN107039460A/zh
Application granted granted Critical
Publication of CN107039460B publication Critical patent/CN107039460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

公开了一种薄膜晶体管基板。该薄膜晶体管基板包括：第一薄膜晶体管，其包括多晶半导体层、与多晶半导体层交叠的第一栅极、在第一栅极上的氮化物层、在氮化物层上的氧化物层以及在所述氧化物层上的第一源极和第一漏极；以及第二薄膜晶体管，其包括设置在与第一栅极相同的层上的第二栅极、在第二栅极和氮化物层之间的氢收集层、在氧化物层上的氧化物半导体层、与氧化物半导体层的一侧接触的第二源极以及与氧化物半导体层的另一侧接触的第二漏极。

Description

薄膜晶体管基板
技术领域
本公开涉及一种不同类型的薄膜晶体管被设置在同一基板上的薄膜晶体管基板。
背景技术
随着信息社会的发展，对显示图像的显示装置的需求以各种方式不断增加。在显示装置领域，大尺寸的阴极射线管(CRT)已迅速地被平板显示器(FPD)取代，FPD具有外形薄、重量轻和屏幕大的优点。平板显示器的示例包括液晶显示器(LCD)、等离子体显示面板(PDP)、有机发光二极管(OLED)显示器和电泳显示器(EPD)。
以有源方式驱动的液晶显示器、OLED显示器和电泳显示器中的每一个包括薄膜晶体管基板，在该薄膜晶体管基板上设置有指派给成矩阵布置的像素区域的薄膜晶体管。液晶显示器通过利用电场控制液晶的光透射率来显示图像。OLED显示器通过在成矩阵布置的各个像素中形成有机发光元件来显示图像。
OLED显示器包括能够自己发射光的自发射元件并且具有快速响应时间、高发射效率、高亮度和宽视角的优点。利用具有良好能效的OLED的特性的OLED显示器被分成无源矩阵有机发光二极管(PMOLED)显示器和有源矩阵有机发光二极管(AMOLED)显示器。
随着积极进行个人电子装置的开发，显示装置已发展成便携性和/或可穿戴性优异的产品。对于便携式和/或可穿戴显示装置，显示装置需要实现低功耗。与迄今为止开发的显示装置有关的技术在实现低功耗方面有局限。
发明内容
因此，本公开涉及一种薄膜晶体管基板以及包括该薄膜晶体管基板的显示装置，其基本上消除了由于现有技术的限制和缺点而导致的一个或更多个问题。
本公开提供了一种包括在同一基板上的两种或更多种类型的薄膜晶体管的薄膜晶体管基板以及包括该薄膜晶体管基板的显示装置。
本公开还提供了一种包括薄膜晶体管的薄膜晶体管基板，其通过最小化或防止氢流入氧化物半导体层中而具有改进的特性。
在一个方面，提供了一种薄膜晶体管基板，该薄膜晶体管基板包括：第一薄膜晶体管，其包括多晶半导体层、与多晶半导体层交叠的第一栅极、在第一栅极上的氮化物层、在氮化物层上的氧化物层以及在氧化物层上的第一源极和第一漏极；以及第二薄膜晶体管，其包括设置在与第一栅极相同的层上的第二栅极、在第二栅极和氮化物层之间的氢收集层、在氧化物层上的氧化物半导体层、与氧化物半导体层的一侧接触的第二源极以及与氧化物半导体层的另一侧接触的第二漏极，其中，第一薄膜晶体管和第二薄膜晶体管被设置在同一基板上，并且其中，氮化物层包括使第二薄膜晶体管的氢收集层暴露的开口。
在一个方面，提供了一种薄膜晶体管基板，该薄膜晶体管基板包括：第一薄膜晶体管，其包括多晶半导体层、与多晶半导体层交叠的第一栅极、在第一栅极上的氮化物层、在氮化物层上的氧化物层以及在氧化物层上的第一源极和第一漏极；以及第二薄膜晶体管，其包括设置在与第一栅极相同的层上的第二栅极、在第二栅极上的氮化物层、在氮化物层上的氧化物层、在氧化物层上的氧化物半导体层、与氧化物半导体层的一侧接触的第二源极以及与氧化物半导体层的另一侧接触的第二漏极，其中，第一薄膜晶体管和第二薄膜晶体管被设置在同一基板上。
在一个方面，提供了一种制造薄膜晶体管基板的方法，该方法包括以下步骤：在基板上形成第一薄膜晶体管的多晶半导体层，在基板上形成第一栅极绝缘层，形成第一薄膜晶体管的第一栅极并且形成第二薄膜晶体管的第二栅极以及设置在第二栅极上的氢收集层，在第一栅极和氢收集层上形成氮化物层，通过对氮化物层进行构图来形成使氢收集层暴露的开口，在氮化物层上形成氧化物层，在氧化物层上形成第二薄膜晶体管的氧化物半导体层，以及在氧化物层上形成第一薄膜晶体管的第一源极和第一漏极以及第二薄膜晶体管的第二源极和第二漏极。
所述氧化物半导体层与氮化物层的所述开口交叠。
所述氧化物半导体层与氢收集层交叠，并且仅氧化物层被夹在它们之间。
所述氢收集层包括铟镓锌氧化物(IGZO)、铟锡氧化物(ITO)、铟锌氧化物(IZO)和铟锡锌氧化物(ITZO)中的至少一种。
所述氢收集层包括这样的材料，该材料使得在形成第二栅极的材料与氢收集层的该材料之间存在蚀刻率方面的差异。
附图说明
附图被包括以提供对本发明的进一步理解，并且被并入本说明书并且构成本说明书的一部分，附图示出本发明的实施方式并且与说明书一起用于说明本发明的原理。附图中：
图1是根据第一示例实施方式的包括不同类型的薄膜晶体管的薄膜晶体管基板的横截面图；
图2是图1所示的区域AR1的放大图；
图3是根据第二示例实施方式的包括不同类型的薄膜晶体管的薄膜晶体管基板的横截面图；
图4是图3所示的区域AR2的放大图；以及
图5A、图5B、图5C、图5D、图5E、图5F、图5G和图5H是根据第二示例实施方式的薄膜晶体管基板的制造方法的横截面图。
具体实施方式
现在将详细参照本公开的实施方式，其示例示出于附图中。在以下描述中，当与本文献有关的熟知功能或配置的详细描述被确定为不必要地使本发明的主旨模糊时，其详细描述将被省略。所描述的处理步骤和/或操作的进程是示例；然而，除了必须按照特定顺序发生的步骤和/或操作之外，步骤和/或操作的顺序不限于本文所阐述的顺序，而是可如本领域已知的改变。相似的标号始终指代相似的元件。以下说明中所使用的各个元件的名称仅是为了撰写说明书方便而选择的，因此可不同于实际产品中所使用的那些名称。
在多个示例实施方式的以下说明中，在第一示例实施方式中代表性地描述在所述多个示例实施方式中使用的相同组件，在其它示例实施方式中可省略其描述。
根据示例实施方式的用于平板显示器的薄膜晶体管基板包括在基板的第一区域中的第一薄膜晶体管以及在基板的第二区域中的第二薄膜晶体管。该基板可包括显示区域和非显示区域。多个像素区域可按照矩阵布置在显示区域中。在像素区域中，可设置有用于执行显示操作的显示元件。非显示区域可被设置在显示区域周围，并且可具有用于驱动像素区域的显示元件的驱动元件。
第一区域可以是非显示区域的一部分，第二区域可以是显示区域的一部分。在这种情况下，第一薄膜晶体管和第二薄膜晶体管可彼此间隔开，或者第一区域和第二区域二者可被包括在显示区域中。例如，当单个像素区域包括多个薄膜晶体管时，第一薄膜晶体管和第二薄膜晶体管可彼此相邻地设置。
对驱动显示元件的薄膜晶体管的选通驱动器和/或复用器(MUX)可使用多晶半导体材料，因为它具有归因于其高迁移率(例如，100cm2/Vs或以上)的低能耗和优异的可靠性。此外，对有机发光二极管(OLED)显示器中的各个像素的驱动薄膜晶体管可使用多晶半导体材料。氧化物半导体材料由于其低截止电流而可适合于具有短导通时间和长截止时间的开关薄膜晶体管。此外，通过由氧化物半导体材料的低截止电流导致的像素的电压保持时间的增加，氧化物半导体材料可适合于需要低速驱动和/或低功耗的显示装置。最佳薄膜晶体管基板可通过如上所述在同一基板上设置两种不同类型的薄膜晶体管来实现。
当半导体层由多晶半导体材料制成时，可执行杂质注入工艺和高温热工艺。另一方面，当半导体层由氧化物半导体材料制成时，所述工艺可在相对低的温度下执行。因此，可形成经历苛刻条件的多晶半导体层，然后可形成氧化物半导体层。为此，包括多晶半导体材料的第一薄膜晶体管可具有顶栅结构，包括氧化物半导体材料的第二薄膜晶体管可具有底栅结构。
在显示装置的制造工艺中，由于如果多晶半导体材料具有空隙则其特性可能变差，所以通过加氢工艺利用氢填充空隙的工艺可以是可取的。另一方面，由于在氧化物半导体材料中没有共价键合的空隙可充当载流子，所以在占据空隙的同时使氧化物半导体材料稳定的工艺可以是可取的。这两个工艺可通过350℃至380℃下的后续热工艺来执行。
为了执行加氢工艺，可在多晶半导体材料上设置包括大量氢粒子的氮化物层。由于用于形成氮化物层的材料包含大量的氢，所以氮化物层本身可包含可观量的氢。氢原子可通过热工艺扩散到多晶半导体材料中。结果，可使多晶半导体层稳定。在热工艺期间，过量的氢无法扩散到氧化物半导体材料中。因此，可在氮化物层与氧化物半导体材料之间设置氧化物层。在执行热工艺之后，氧化物半导体材料可维持不受氢过多影响的状态，从而实现器件稳定。
为了说明方便，在以下示例中，第一薄膜晶体管是用作形成在非显示区域中的驱动元件的薄膜晶体管，第二薄膜晶体管是用作设置在显示区域的像素区域中的显示元件的薄膜晶体管。然而，实施方式不限于此。例如，在OLED显示器中，第一薄膜晶体管和第二薄膜晶体管二者可被设置在显示区域的像素区域中。在一个示例中，包括多晶半导体材料的第一薄膜晶体管可适用于驱动薄膜晶体管，并且包括氧化物半导体材料的第二薄膜晶体管可适用于开关薄膜晶体管。
<第一实施方式>
参照图1，描述第一示例实施方式。图1是根据第一示例实施方式的包括不同类型的薄膜晶体管的薄膜晶体管基板的横截面图。在以下描述中，主要使用能够清楚地示出特性的横截面图来描述实施方式，为了说明方便没有示出与平面结构有关的图。
参照图1，根据第一示例实施方式的平板显示器的薄膜晶体管基板包括在基板SUB上的第一薄膜晶体管T1和第二薄膜晶体管T2。第一薄膜晶体管T1和第二薄膜晶体管T2可彼此间隔开，可彼此相邻地设置，或者可彼此交叠。
缓冲层BUF被层叠在基板SUB的整个表面上。在一些实施方式中，缓冲层BUF可被省略。在一些实施方式中，缓冲层BUF可具有多个薄层的层叠结构或者单层。为了说明方便，在示例实施方式中缓冲层BUF被示出为单层。可选地，可仅在缓冲层BUF与基板SUB之间的期望的部分中设置光屏蔽层。光屏蔽层可防止外部光进入设置在光屏蔽层上的薄膜晶体管的半导体层中。
第一半导体层A1设置在缓冲层BUF上。第一半导体层A1包括第一薄膜晶体管T1的沟道区。沟道区被定义为第一栅极G1与第一半导体层A1的交叠部分。当第一栅极G1与第一薄膜晶体管T1的中心部分交叠时，第一薄膜晶体管T1的中心部分成为沟道区。沟道区的两侧是掺杂有杂质的区域，其被定义为源区SA和漏区DA。
当第一薄膜晶体管T1是用于驱动元件的薄膜晶体管时，第一薄膜晶体管T1可具有适合于执行高速驱动的特性。例如，第一薄膜晶体管T1可被实现为p型金属氧化物半导体(PMOS)薄膜晶体管或n型MOS(NMOS)薄膜晶体管、或者包括PMOS薄膜晶体管和NMOS薄膜晶体管二者的互补MOS(CMOS)薄膜晶体管。PMOS薄膜晶体管、NMOS薄膜晶体管和/或CMOS薄膜晶体管可包括诸如多晶硅的多晶半导体材料。第一薄膜晶体管T1可具有顶栅结构。实施方式不限于这些示例。
栅极绝缘层GI被层叠在设置有第一半导体层A1的基板SUB的整个表面上。栅极绝缘层GI可由例如氮化硅(SiNx)或氧化硅(SiOx)制成。栅极绝缘层GI可考虑元件的稳定性和特性具有约至的厚度。由氮化硅(SiNx)制成的栅极绝缘层GI可由于其制造工艺而包含大量的氢。氢原子可在后续工艺中扩散到栅极绝缘层GI之外。因此，栅极绝缘层GI可由氧化硅(SiOx)材料制成。
氢扩散可对包括多晶硅材料的第一半导体层A1具有正面影响。然而，氢扩散可对性质不同于第一薄膜晶体管T1的第二薄膜晶体管T2具有负面影响。因此，当如实施方式中一样包括不同材料的薄膜晶体管形成在同一基板上时，可使用不影响元件的氧化硅(SiOx)。在另一实施方式中，与第一示例实施方式中所描述的不同，栅极绝缘层GI可被制得较厚，例如约至如果栅极绝缘层GI由氮化硅(SiNx)制成，则过多的氢可扩散。因此，考虑多个因素，栅极绝缘层GI可由氧化硅(SiOx)制成。
第一栅极G1和第二栅极G2设置在栅极绝缘层GI上。第一栅极G1与第一半导体层A1的中心部分交叠。第二栅极G2设置在第二薄膜晶体管T2的一部分中。在第一栅极G1和第二栅极G2在相同的层上利用相同的掩模由相同的材料制成的示例中，制造工艺可简化。
层叠层间介电层ILD以覆盖第一栅极G1和第二栅极G2。例如，图1示出层间介电层ILD可具有包括氮化硅(SiNx)的氮化物层SIN和包括氧化硅(SiOx)的氧化物层SIO交替地层叠的多层结构。为了说明方便，所示的层间介电层ILD的示例可具有简化的例示，例如氧化物层SIO层叠在氮化物层SIN上的两层结构。
提供氮化物层SIN以通过经由后续热工艺使包括在氮化物层SIN中的氢扩散来对包括多晶硅的第一半导体层A1加氢。另一方面，提供氧化物层SIO以防止由于后续热工艺而从氮化物层SIN释放的过多的氢扩散到第二薄膜晶体管T2的半导体材料中。
例如，从氮化物层SIN释放的氢可扩散到第一半导体层A1中，在层叠物中第一半导体层A1被设置得比氮化物层SIN低，使得栅极绝缘层GI被夹在它们之间。因此，氮化物层SIN可靠近第一半导体层A1设置在栅极绝缘层GI上。另一方面，可防止从氮化物层SIN释放的过多的氢扩散到设置在氮化物层SIN上的第二薄膜晶体管T2的半导体材料中。因此，氧化物层SIO可形成在氮化物层SIN上。当考虑制造工艺时，层间介电层ILD的总厚度可为例如约至氮化物层SIN和氧化物层SIO各自可具有例如约至的厚度。另外，为了使氮化物层SIN中的氢在充足地扩散到第一半导体层A1中的同时对第二半导体层A2施加的影响尽可能少，氧化物层SIO的厚度可大于栅极绝缘层GI的厚度。例如，由于可使用氧化物层SIO来调节从氮化物层SIN释放的氢的扩散程度，所以氧化物层SIO可被制得比氮化物层SIN厚。
与第二栅极G2交叠的第二半导体层A2设置在层间介电层ILD的氧化物层SIO上。半导体层A2包括第二薄膜晶体管T2的沟道区。当第二薄膜晶体管T2是用于显示元件的薄膜晶体管时，第二薄膜晶体管T2可具有适合于执行显示操作的特性。例如，第二半导体层A2可包括诸如铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)和/或铟锌氧化物(IZO)的氧化物半导体材料。由于氧化物半导体材料的低截止电流特性所导致的像素的电压保持时间的增加，氧化物半导体材料可适合于需要低速驱动和/或低功耗的显示装置。当第二薄膜晶体管T2包括氧化物半导体材料时，与所述实施方式中一样考虑一个基板包括不同类型的薄膜晶体管的结构，第二薄膜晶体管T2可具有能够更有效地确保元件的稳定性的底栅结构。
源极和漏极设置在半导体层A2和层间介电层ILD上。第一源极S1和第一漏极D1在面对彼此的同时彼此间隔开预定距离，并且第一栅极G1夹在它们中间。第一源极S1连接至与第一半导体层A1的通过源极接触孔SH暴露的一侧对应的源区SA。源极接触孔SH穿透层间介电层ILD和栅极绝缘层GI并且使与第一半导体层A1的所述一侧对应的源区SA暴露。第一漏极D1连接至与第一半导体层A1的通过漏极接触孔DH暴露的另一侧对应的漏区DA。漏极接触孔DH穿透层间介电层ILD和栅极绝缘层GI并且使与第一半导体层A1的所述另一侧对应的漏区DA暴露。
第二源极S2和第二漏极D2分别直接接触第二半导体层A2的一侧和另一侧的上表面，并且彼此间隔开预定距离。第二源极S2被设置为直接接触层间介电层ILD的上表面和半导体层A2的一侧的上表面。第二漏极D2被设置为直接接触层间介电层ILD的上表面和第二半导体层A2的另一侧的上表面。
第一薄膜晶体管T1和第二薄膜晶体管T2被钝化层PAS覆盖。随后，可对钝化层PAS进行构图以形成暴露第一漏极D1和/或第二漏极D2的更多接触孔。此外，通过接触孔与第一漏极D1和/或第二漏极D2接触的像素电极可形成在钝化层PAS上。这里，为了方便，仅示出和说明与薄膜晶体管的呈现实施方式的主要特性的结构有关的部分。
如上所述，根据第一示例实施方式的平板显示器的薄膜晶体管基板可具有包括多晶半导体材料的第一薄膜晶体管T1和包括氧化物半导体材料的第二薄膜晶体管T2形成在同一基板SUB上的结构。例如，构成第一薄膜晶体管T1的第一栅极G1和构成第二薄膜晶体管T2的第二栅极G2可利用相同的材料形成在同一层上，但是实施方式不限于此。
第一薄膜晶体管T1的包括多晶半导体材料的第一半导体层A1设置在第一栅极G1下面，第二薄膜晶体管T2的包括氧化物半导体材料的第二半导体层A2设置在第二栅极G2上。因此，通过在相对高的温度下形成第一半导体层A1，然后在相对低的温度下形成第二半导体层A2，实施方式可具有可防止氧化物半导体材料在制造工艺期间在高温下暴露的结构。因此，第一薄膜晶体管T1可具有顶栅结构，因为第一半导体层A1可比第一栅极G1早形成。第二薄膜晶体管T2可具有底栅结构，因为第二半导体层A2可比第二栅极G2晚形成。
包括多晶半导体材料的第一半导体层A1的加氢工艺可与包括氧化物半导体材料的第二半导体层A2的热工艺同时执行。为此，层间介电层ILD可具有氧化物层SIO层叠在氮化物层SIN上的结构。由于制造工艺的特性，加氢工艺可使包含在氮化物层SIN中的氢通过热工艺扩散到第一半导体层A1中。此外，热工艺可使包括氧化物半导体材料的第二半导体层A2稳定。可在第一半导体层A1上层叠层间介电层ILD之后执行加氢工艺，并且可在形成第二半导体层A2之后形成热工艺。根据第一实施方式，层叠在氮化物层SIN上和第二半导体层A2下面的氧化物层SIO可防止包含在氮化物层SIN中的过多的氢扩散到包括氧化物半导体材料的第二半导体层A2中。因此，加氢工艺可与用于使氧化物半导体材料稳定的热工艺同时执行。
如上所述，第一实施方式可通过恰当地调节氮化物层SIN和氧化物层SIO的厚度来减少或防止来自氮化物层SIN的氢流入第二半导体层A2中。然而，考虑第二薄膜晶体管T2的特性，第一实施方式在通过仅调节层间介电层ILD的厚度来防止氢流入第二半导体层A2中的方面有局限。
以下，参照图2描述减少氢扩散到第二半导体层中的另选方式和问题。图2是图1所示的区域AR1的放大图。
氢可沿着从氮化物层SIN的与第二半导体层A2交叠的部分至第二半导体层A2的最短路径①流动。另外，氢可沿着从氮化物层SIN的不与第二半导体层A2交叠的部分至第二半导体层A2的间接路径(或迂回路径)②流动。在图2中，“①”指示流入第二半导体层A2中的氢的最短路径，“②”指示流入第二半导体层A2中的氢的间接路径。
作为阻挡氢流动路径①和②的另选方式，夹在第二栅极G2和第二半导体层A2之间的层间介电层ILD的结构可改变。例如，氮化物层SIN上的氧化物层SIO的厚度可增加，或者附加保护层(未示出)可层叠在氧化物层SIO上或者被夹在氮化物层SIN和氧化物层SIO之间。
然而，氧化物层SIO的厚度的增加或者附加保护层可导致层间介电层ILD的总厚度增加。随着层间介电层ILD的厚度增加，第二栅极G2与第二半导体层A2之间的距离可增加。因此，即使电压被施加到第二栅极G2，在第二半导体层A2中也可能未生成电场，或者第二薄膜晶体管T2的导通电流可减小。换言之，氧化物层SIO的厚度的增加或者附加保护层可在阻挡第二半导体层A2的氢流动路径与第二薄膜晶体管T2的特性下降之间折衷。因此，需要一种新的结构以在不使层间介电层ILD的总厚度增加的情况下阻挡第二半导体层A2的氢流动路径。
<第二实施方式>
参照图3和图4，描述根据第二示例实施方式的薄膜晶体管基板。图3是根据第二示例实施方式的包括不同类型的薄膜晶体管的薄膜晶体管基板的横截面图。图4是图3所示的区域AR2的放大图。
参照图3和图4，根据第二示例实施方式的薄膜晶体管基板包括在第一区域中的第一薄膜晶体管T1以及在第二区域中的第二薄膜晶体管T2。第一薄膜晶体管T1包括第一半导体层A1、第一栅极G1、第一源极S1和第一漏极D1。第一半导体层A1包括多晶半导体材料。第一半导体层A1被设置在基板SUB上并且用于限定源区SA、沟道区和漏区DA。第一栅极G1被设置为与沟道区交叠，并且栅极绝缘层GI被夹在它们之间。第一源极S1被设置在依次层叠在第一栅极G1上的氮化物层SIN和氧化物层SIO上。第一源极S1通过穿透氧化物层SIO、氮化物层SIN和栅极绝缘层GI的源极接触孔SH来接触源区SA。第一漏极D1被设置在氮化物层SIN和氧化物层SIO上并且通过穿透氧化物层SIO、氮化物层SIN和栅极绝缘层GI的漏极接触孔DH接触漏区DA。第一源极S1和第一漏极D1彼此间隔开。
第二薄膜晶体管T2包括第二栅极G2、氢收集层BES、第二半导体层A2、第二源极S2和第二漏极D2。第二栅极G2被设置在栅极绝缘层GI上。氢收集层BES在与第二栅极G2交叠的同时设置在第二栅极G2上。第二半导体层A2包括氧化物半导体材料。第二半导体层A2被设置在具有使氢收集层BES暴露的开口OH的氧化物层SIO和氮化物层SIN上。第二半导体层A2与第二栅极G2交叠。第二源极S2接触第二半导体层A2的一侧，第二漏极D2接触第二半导体层A2的另一侧。第二源极S2和第二漏极D2彼此间隔开。
第二实施方式选择性地去除氮化物层SIN的与第二半导体层A2交叠的部分。即，在根据第二实施方式的薄膜晶体管基板中定义开放区域OA。开放区域OA是氮化物层SIN的与第二半导体层A2交叠并且被选择性地去除的形成区域。开放区域OA对应于具有氢从根据第一实施方式的氮化物层SIN流入第二半导体层A2中的最短路径①(参见图2)的区域。第二实施方式可通过选择性地去除开放区域OA中的氮化物层SIN来阻挡流入第二半导体层A2中的氢的最短路径①’。最短路径①’表示氢可从氮化物层SIN的与第二半导体层A2交叠的部分流入第二半导体层A2中的路径。在开放区域OA中，第二半导体层A2与氢收集层BES交叠，使得仅氧化物层SIO被夹在它们之间。
根据第二实施方式的第二薄膜晶体管T2包括在第二栅极G2上的氢收集层BES。氮化物层SIN覆盖氢收集层BES并且具有使氢收集层BES的上表面的大部分暴露的开口OH。通过开口OH暴露的氢收集层BES的上表面对应于开放区域OA。氢收集层BES用于收集可沿着间接路径②’从氮化物层SIN的开放区域OA之外的剩余部分(或者未去除部分)流入第二半导体层A2中的氢。间接路径②’表示氢可从氮化物层SIN的未与第二半导体层A2交叠的部分流入第二半导体层A2中的路径。
因此，第二实施方式可防止当氢流入第二半导体层A2中时发生的第二薄膜晶体管T2的特性的下降。例如，第二实施方式可防止由于流入第二半导体层A2中的氢充当浅施主，第二半导体层A2的沟道区充当导体。另外，第二实施方式可提供包括薄膜晶体管的薄膜晶体管基板，其通过最小化或防止氢从氮化物层SIN流入第二半导体层A2中而具有改进的特性。
以下，参照图5A至图5H详细描述根据第二实施方式的薄膜晶体管基板的制造方法。通过该制造方法更详细地描述根据第二实施方式的薄膜晶体管基板的特性。图5A至图5H是示出根据第二实施方式的薄膜晶体管基板的制造方法的横截面图。
参照图5A，将绝缘材料施加到基板SUB以形成缓冲层BUF。尽管未示出，光屏蔽层可形成在基板SUB上。光屏蔽层可被形成为与将在后续工艺中形成的薄膜晶体管的半导体层的沟道区交叠。
非晶硅(a-Si)材料沉积在缓冲层BUF上并且结晶以形成多晶半导体材料。多晶半导体材料被构图以形成第一半导体层A1。将绝缘材料沉积在形成有第一半导体层A1的基板SUB的整个表面上，以形成栅极绝缘层GI。栅极绝缘层GI可由氧化硅(SiOx)制成。栅极绝缘层GI可具有例如约至的厚度。
参照图5B，第一金属材料MM1和第二金属材料MM2被依次沉积在形成有栅极绝缘层GI的基板SUB的整个表面上。第一金属材料MM1可包括从由铜(Cu)、钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、钽(Ta)和钨(W)或其合金构成的组中选择的一种。第二金属材料MM2可包括诸如铟镓锌氧化物(IGZO)、铟锡氧化物(ITO)、铟锌氧化物(IZO)和铟锡锌氧化物(ITZO)的材料。
第二金属材料MM2可使用这样的材料，使得在第一金属材料MM1与第二金属材料MM2之间存在较大的蚀刻率差异。更具体地讲，当执行用于对第二金属材料MM2进行构图的蚀刻工艺时，第二金属材料MM2可使用这样的材料，使得在第一金属材料MM1与第二金属材料MM2之间存在较大的蚀刻率差异，以使得第一金属材料MM1不被损坏。例如，蚀刻剂可使用基于草酸的材料。当使用基于草酸的蚀刻剂执行蚀刻工艺时，可在不损坏由例如铜(Cu)制成的第一金属材料MM1的情况下对由例如IGZO制成的第二金属材料MM2进行构图。
制备半色调掩模HM以对第一金属材料MM1和第二金属材料MM2进行构图。半色调掩模HM包括所有照射光均被阻挡的全色调区域FA、一部分照射光被透射并且一部分照射光被阻挡的半色调区域HA以及所有照射光均被透射的区域GA。由感光材料(例如，光刻胶)制成的感光层PR形成在沉积有第一金属材料MM1和第二金属材料MM2的基板SUB的整个表面上，然后经由半色调掩模HM将光选择性地照射到感光层PR上。感光层PR可为负型或正型。在以下描述中，作为示例使用正型感光层PR来描述实施方式。
参照图5C，当通过半色调掩模HM暴露的感光层PR被显影时，所有照射光被透射的区域GA中的感光层PR被去除，全色调区域FA中的感光层PR1和半色调区域HA中的感光层PR2留下。在这种情况下，全色调区域FA的感光层PR1形成得比半色调区域HA的感光层PR2厚。利用剩余感光层PR1和PR2通过掩模工艺对第一金属材料MM1和第二金属材料MM2一起进行构图。
参照图5D，执行用于部分地去除感光层PR1和PR2的灰化工艺，仅全色调区域FA的感光层PR1留下。利用剩余感光层PR1通过掩模工艺去除半色调区域HA中剩余的第二金属材料MM2_2。半色调区域HA中剩余的第一金属材料MM1_2形成为第一栅极G1。第一栅极G1被设置为与第一半导体层A1的中心部分交叠。
参照图5E，去除剩余感光层PR1。全色调区域FA中剩余的第一金属材料MM1_1形成为第二栅极G2，全色调区域FA中剩余的第二金属材料MM2_1形成为氢收集层BES。
利用第一栅极G1作为掩模向第一栅极G1下面的第一半导体层A1注入杂质。通过杂质的注入限定包括源区SA和漏区DA的掺杂区域。用于限定掺杂区域的工艺可根据PMOS薄膜晶体管、NMOS薄膜晶体管和/或CMOS薄膜晶体管而略微变化。例如，在NMOS薄膜晶体管中，可形成重掺杂区域，然后可形成轻掺杂区域。重掺杂区域可利用尺寸比第一栅极G1大的第一栅极G1的光刻胶图案来限定。轻掺杂区域可在重掺杂区域与第一栅极G1之间通过去除光刻胶图案并且使用第一栅极G1作为掩模来限定。为了说明方便，图中未示出掺杂区域。
参照图5F，在形成有第一栅极G1、第二栅极G2和氢收集层BES的基板SUB的整个表面上形成氮化物层SIN。在制造工艺期间氮化物层SIN中可包含大量的氢。氮化物层SIN被构图以形成使氢收集层BES的上表面的大部分暴露的开口OH。形成开口OH以最小化或防止包括在氮化物层SIN中的氢流入将在后续工艺中形成的第二半导体层A2中(参见图5G)。即，可通过选择性地去除氮化物层SIN的与第二半导体层A2交叠的部分来阻挡氢将从氮化物层SIN流入第二半导体层A2中的最短路径①’(参见图4)。因此，第二实施方式可最小化或防止氢从氮化物层SIN流入第二半导体层A2中。
执行用于形成开口OH的蚀刻工艺。在形成开口OH时氢收集层BES可充当用于保护第二栅极G2的蚀刻阻挡层。更具体地讲，通过在第二栅极G2上形成氢收集层BES，第二实施方式可防止在执行用于形成开口OH的蚀刻工艺时可能由蚀刻剂导致的第二栅极G2的损坏。因此，第二实施方式可确保第二栅极G2的界面特性并且可提供具有改进的产品可靠性的薄膜晶体管基板。
参照图5G，在形成有氮化物层SIN的基板SUB的整个表面上形成氧化物层SIO。层间介电层ILD包括氮化物层SIN和氧化物层SIO。可考虑氢的扩散程度或者装置特性恰当地选择氮化物层SIN和氧化物层SIO中的每一个的厚度。例如，氮化物层SIN可比氧化物层SIO厚，以防止氢的过度扩散。在开口OH的形成区域中，氧化物层SIO直接接触氢收集层BES。
在氧化物层SIO上沉积氧化物半导体材料。氧化物半导体材料可包括铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)和铟锌氧化物(IZO)中的至少一种。氧化物半导体材料被构图以形成第二半导体层A2。第二半导体层A2被设置为与第二栅极G2交叠。
第二半导体层A2被设置为使得氧化物层SIO被夹在它们之间，以使得第二半导体层A2不直接接触包含大量氢的氮化物层SIN。另外，第二实施方式通过选择性地去除氮化物层SIN的与第二半导体层A2交叠的部分来形成开口OH。第二半导体层A2被设置为与开口OH交叠，并且仅氧化物层SIO被夹在它们之间。
参照图5H，层间介电层ILD和栅极绝缘层GI被构图以形成使源区SA的一部分暴露的源极接触孔SH以及使漏区DA的一部分暴露的漏极接触孔DH。
金属材料被沉积在形成有源极接触孔SH和漏极接触孔DH的层间介电层ILD上，并且被构图以形成第一源极S1和第二源极S2以及第一漏极D1和第二漏极D2。第一源极S1通过源极接触孔SH接触源区SA，第一漏极D1通过漏极接触孔DH接触漏区DA。第二源极S2接触第二半导体层A2的一侧，第二漏极D2接触第二半导体层A2的另一侧。因此，设置在同一基板SUB上的不同类型的第一薄膜晶体管T1和第二薄膜晶体管T2完成。
根据实施方式的薄膜晶体管基板在同一基板上形成两种不同类型的薄膜晶体管并且可利用两种薄膜晶体管中的一种薄膜晶体管来弥补另一种薄膜晶体管的缺点。实施方式可提供包括薄膜晶体管的薄膜晶体管基板，其通过使氢从氮化物层流入第二半导体层中最小化或防止氢从氮化物层流入第二半导体层中而具有改进的特性。
尽管已参照多个例示性实施方式描述了实施方式，应该理解，本领域技术人员可以想出将落入本公开的原理的范围内的许多其它修改方式和实施方式。更具体地讲，在本公开、附图和所附权利要求书的范围内，可在组成部件和/或主题组合布置方式方面进行各种变化和修改。除了在组成部件和/或布置方式方面的变化和修改以外，对于本领域技术人员而言替代使用也将是显而易见的。

Claims (11)

1.一种薄膜晶体管基板，该薄膜晶体管基板包括：
第一薄膜晶体管，该第一薄膜晶体管包括多晶半导体层、与所述多晶半导体层交叠的第一栅极、在所述第一栅极上的氮化物层、在所述氮化物层上的氧化物层以及在所述氧化物层上的第一源极和第一漏极；以及
第二薄膜晶体管，该第二薄膜晶体管包括设置在与所述第一栅极相同的层上的第二栅极、在所述第二栅极和所述氮化物层之间的氢收集层、在所述氧化物层上的氧化物半导体层、与所述氧化物半导体层的一侧接触的第二源极以及与所述氧化物半导体层的另一侧接触的第二漏极，
其中，所述第一薄膜晶体管和所述第二薄膜晶体管被设置在同一基板上，并且
其中，所述氮化物层包括使所述第二薄膜晶体管的所述氢收集层暴露的开口。
2.根据权利要求1所述的薄膜晶体管基板，其中，所述氧化物半导体层与所述氮化物层的所述开口交叠。
3.根据权利要求1所述的薄膜晶体管基板，其中，所述氧化物半导体层与所述氢收集层交叠，并且仅所述氧化物层被夹在所述氧化物半导体层与所述氢收集层之间。
4.根据权利要求1所述的薄膜晶体管基板，其中，所述氢收集层包括铟镓锌氧化物IGZO、铟锡氧化物ITO、铟锌氧化物IZO和铟锡锌氧化物ITZO中的至少一种。
5.根据权利要求1所述的薄膜晶体管基板，其中，所述氢收集层包括这样的材料，该材料使得在形成所述第二栅极的材料与所述氢收集层的该材料之间存在蚀刻率方面的差异。
6.一种薄膜晶体管基板，该薄膜晶体管基板包括：
第一薄膜晶体管，该第一薄膜晶体管包括多晶半导体层、与所述多晶半导体层交叠的第一栅极、在所述第一栅极上的氮化物层、在所述氮化物层上的氧化物层以及在所述氧化物层上的第一源极和第一漏极；以及
第二薄膜晶体管，该第二薄膜晶体管包括设置在与所述第一栅极相同的层上的第二栅极、在所述第二栅极上的所述氮化物层、在所述氮化物层上的所述氧化物层、在所述氧化物层上的氧化物半导体层、与所述氧化物半导体层的一侧接触的第二源极以及与所述氧化物半导体层的另一侧接触的第二漏极，
其中，所述第一薄膜晶体管和所述第二薄膜晶体管被设置在同一基板上。
7.一种制造薄膜晶体管基板的方法，该方法包括以下步骤：
在基板上形成第一薄膜晶体管的多晶半导体层；
在所述基板上形成第一栅极绝缘层；
形成所述第一薄膜晶体管的第一栅极，并且形成第二薄膜晶体管的第二栅极以及设置在所述第二栅极上的氢收集层；
在所述第一栅极和所述氢收集层上形成氮化物层；
通过对所述氮化物层进行构图来形成使所述氢收集层暴露的开口；
在所述氮化物层上形成氧化物层；
在所述氧化物层上形成所述第二薄膜晶体管的氧化物半导体层；以及
在所述氧化物层上形成所述第一薄膜晶体管的第一源极和第一漏极以及所述第二薄膜晶体管的第二源极和第二漏极。
8.根据权利要求7所述的制造薄膜晶体管基板的方法，其中，所述氧化物半导体层与所述氮化物层的所述开口交叠。
9.根据权利要求7所述的制造薄膜晶体管基板的方法，其中，所述氧化物半导体层与所述氢收集层交叠，并且仅所述氧化物层被夹在所述氧化物半导体层与所述氢收集层之间。
10.根据权利要求7所述的制造薄膜晶体管基板的方法，其中，所述氢收集层包括铟镓锌氧化物IGZO、铟锡氧化物ITO、铟锌氧化物IZO和铟锡锌氧化物ITZO中的至少一种。
11.根据权利要求7所述的制造薄膜晶体管基板的方法，其中，所述氢收集层包括这样的材料，该材料使得在形成所述第二栅极的材料与所述氢收集层的该材料之间存在蚀刻率方面的差异。
CN201610907726.2A 2015-10-27 2016-10-19 薄膜晶体管基板 Active CN107039460B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0149281 2015-10-27
KR1020150149281A KR102454087B1 (ko) 2015-10-27 2015-10-27 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
CN107039460A true CN107039460A (zh) 2017-08-11
CN107039460B CN107039460B (zh) 2020-07-31

Family

ID=58559102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610907726.2A Active CN107039460B (zh) 2015-10-27 2016-10-19 薄膜晶体管基板

Country Status (3)

Country Link
US (1) US9806105B2 (zh)
KR (1) KR102454087B1 (zh)
CN (1) CN107039460B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019075949A1 (zh) * 2017-10-20 2019-04-25 武汉华星光电技术有限公司 阵列基板及其制作方法
CN109817620A (zh) * 2017-11-21 2019-05-28 三星电子株式会社 半导体器件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN106876327B (zh) * 2017-02-17 2019-10-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107452756B (zh) 2017-07-28 2020-05-19 京东方科技集团股份有限公司 薄膜晶体管结构及其制造方法、显示面板、显示装置
US10367017B2 (en) * 2017-11-22 2019-07-30 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
KR102652448B1 (ko) 2018-03-13 2024-03-29 삼성디스플레이 주식회사 디스플레이 장치
KR102315554B1 (ko) * 2019-04-09 2021-10-21 한양대학교 산학협력단 수소 확산 방지막을 포함하는 표시 장치 및 그 제조 방법
US11121263B2 (en) * 2019-08-27 2021-09-14 Apple Inc. Hydrogen trap layer for display device and the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851440A (en) * 1995-09-20 1998-12-22 Hitachi, Ltd. Semiconductor device and liquid crystal display apparatus using the same
KR20080073944A (ko) * 2007-02-07 2008-08-12 엘지전자 주식회사 하이브리드 유기 전계 발광 소자 및 그 제조방법
CN102280491A (zh) * 2011-06-02 2011-12-14 友达光电股份有限公司 混合式薄膜晶体管及其制造方法以及显示面板
US20150055047A1 (en) * 2013-08-26 2015-02-26 Apple Inc. Liquid Crystal Displays with Oxide-Based Thin-Film Transistors
US20160293643A1 (en) * 2015-04-03 2016-10-06 Apple Inc. Display With Semiconducting Oxide and Polysilicon Transistors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073006A (ko) * 2002-03-08 2003-09-19 삼성전자주식회사 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
WO2013111533A1 (ja) * 2012-01-23 2013-08-01 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその方法により製造された薄膜トランジスタ基板
KR20150087617A (ko) * 2014-01-22 2015-07-30 삼성디스플레이 주식회사 표시 기판용 박막 트랜지스터, 표시 기판 및 표시 기판의 제조 방법
KR102302362B1 (ko) * 2014-02-24 2021-09-15 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102293123B1 (ko) * 2015-04-08 2021-08-24 삼성디스플레이 주식회사 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851440A (en) * 1995-09-20 1998-12-22 Hitachi, Ltd. Semiconductor device and liquid crystal display apparatus using the same
KR20080073944A (ko) * 2007-02-07 2008-08-12 엘지전자 주식회사 하이브리드 유기 전계 발광 소자 및 그 제조방법
CN102280491A (zh) * 2011-06-02 2011-12-14 友达光电股份有限公司 混合式薄膜晶体管及其制造方法以及显示面板
US20150055047A1 (en) * 2013-08-26 2015-02-26 Apple Inc. Liquid Crystal Displays with Oxide-Based Thin-Film Transistors
US20160293643A1 (en) * 2015-04-03 2016-10-06 Apple Inc. Display With Semiconducting Oxide and Polysilicon Transistors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019075949A1 (zh) * 2017-10-20 2019-04-25 武汉华星光电技术有限公司 阵列基板及其制作方法
US11121156B2 (en) 2017-10-20 2021-09-14 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof
CN109817620A (zh) * 2017-11-21 2019-05-28 三星电子株式会社 半导体器件
CN109817620B (zh) * 2017-11-21 2023-11-07 三星电子株式会社 半导体器件

Also Published As

Publication number Publication date
US9806105B2 (en) 2017-10-31
KR102454087B1 (ko) 2022-10-13
US20170117304A1 (en) 2017-04-27
KR20170049666A (ko) 2017-05-11
CN107039460B (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
CN107039460A (zh) 薄膜晶体管基板
TWI804422B (zh) 顯示裝置及其製造方法
JP6401228B2 (ja) 薄膜トランジスタ基板
CN102983141B (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
KR20160004843A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2020076975A (ja) 表示装置
KR101021479B1 (ko) 박막 트랜지스터, 그의 형성방법 및 박막 트랜지스터를 구비하는 평판 표시장치
US10937813B2 (en) Active matrix substrate, liquid crystal display device, organic electroluminescent display device and method for producing active matrix substrate
CN102881657B (zh) 一种cmos晶体管及其制造方法
JPWO2013080260A1 (ja) 半導体装置及び表示装置
JP6806956B1 (ja) 薄膜トランジスタ基板および表示装置
CN108538789A (zh) Cmos晶体管的制备方法、阵列基板的制备方法
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
US10950677B2 (en) Array substrate, manufacturing method thereof, and display panel
KR101731970B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
JP2005260168A (ja) トランジスタを備えた装置およびその製造方法
KR20140083150A (ko) 유기전계 발광소자 그 제조 방법
KR102235421B1 (ko) 어레이 기판 및 그 제조방법
WO2013008360A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
TW201207999A (en) Organic light emitting diode display and method for manufacturing the same
JP2009010242A (ja) 表示装置及びその製造方法
US20230075289A1 (en) Active matrix substrate and method for manufacturing same
TWI392941B (zh) 液晶顯示器及其製造方法
CN116072683A (zh) 主动元件基板
KR20140088635A (ko) 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant