TWI392941B - 液晶顯示器及其製造方法 - Google Patents
液晶顯示器及其製造方法 Download PDFInfo
- Publication number
- TWI392941B TWI392941B TW095148776A TW95148776A TWI392941B TW I392941 B TWI392941 B TW I392941B TW 095148776 A TW095148776 A TW 095148776A TW 95148776 A TW95148776 A TW 95148776A TW I392941 B TWI392941 B TW I392941B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- film
- region
- source
- pixel portion
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 58
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 28
- 239000010408 film Substances 0.000 claims description 289
- 239000000758 substrate Substances 0.000 claims description 104
- 239000010409 thin film Substances 0.000 claims description 93
- 238000003860 storage Methods 0.000 claims description 84
- 238000002161 passivation Methods 0.000 claims description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 25
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 14
- 229910052732 germanium Inorganic materials 0.000 claims description 14
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 14
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 12
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 8
- 230000004913 activation Effects 0.000 claims description 5
- 238000005984 hydrogenation reaction Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- -1 hafnium hydride Chemical compound 0.000 claims description 2
- ROZSPJBPUVWBHW-UHFFFAOYSA-N [Ru]=O Chemical class [Ru]=O ROZSPJBPUVWBHW-UHFFFAOYSA-N 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 230000000873 masking effect Effects 0.000 description 33
- 229910004205 SiNX Inorganic materials 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 4
- 230000005685 electric field effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- YYHHPQCMRLTFHH-UHFFFAOYSA-N [H][H].[Ru] Chemical compound [H][H].[Ru] YYHHPQCMRLTFHH-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/42—Arrangements for providing conduction through an insulating substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/50—Protective arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本發明係關於液晶顯示器及其製造方法，特別是本發明降低光罩的數目以簡化製程步驟及提高產量和開口率(aperture ratio)，確保提高亮度。
在現今資訊社會中，顯示器因作為視覺資訊的傳遞媒介而受到重視。顯示器的發展關鍵在於滿足低耗電、薄型、輕量化、和高畫質的要求。相當於平面顯示器主裝置的液晶顯示器(LCD)能滿足上述需求，且可大量生產。因此，各種以液晶顯示器為基礎的新產品紛紛被製造，液晶顯示器並廣泛地作為陰極射線管(CRT)的替代物。
一般來說，液晶顯示器的顯像係依照影像資訊至矩陣陣列上排列的液晶晶胞各自提供資料信號，並控制液晶晶胞的光傳遞。
液晶顯示器主要利用一主動矩陣驅動模式，其中使用非晶矽薄膜電晶體(a－Si TFT)作為一開關元件以驅動像素部分的液晶。
自1986年起，非晶矽薄膜電晶體實際上當作3”液晶可攜式電視，係為1979年英國LeComber所提出的概念。近年來，已發展出50”或更大尺寸的薄膜電晶體液晶顯示器。尤其是，非晶矽薄膜電晶體活躍地使用低溫製程以便使用低成本的絕緣基板。
然而，該非晶矽薄膜電晶體在週邊電路使用有限制，由於1cm2
/Vsec的電子移動率，需要高於1MHz的高速運作。本發明目的即研究同時整合一像素部分和一驅動電路部分於一玻璃基板上，製程中使用多晶矽(poly－Si)薄膜電晶體，其中該多晶矽薄膜電晶體的場效移動率優於非晶矽薄膜電晶體。
從1982年發展彩色液晶電視以來，多晶矽薄膜電晶體已用於小尺寸模組，例如攝影機。因為多晶矽薄膜電晶體具有低敏感度和高場效移動率，驅動電路能被直接製造於基板上。
移動率的增加可提升驅動電路的操作頻率，該操作頻率係可決定驅動像素的數目，促進顯示器的細緻度。同樣地，因為能藉由縮短像素部分信號電壓的充電時間，以降低傳遞信號的扭曲，因此畫質的改良是可預期的。
更進一步地，因為多晶矽薄膜電晶體能在電壓低於10V下被驅動，與具有25 V高驅動電壓的非晶矽薄膜電晶體比較，本發明具有低耗電的優點。
在下文中，參閱第1圖將詳細描述液晶顯示器(LCD)的結構。
第1圖為顯示一般LCD的結構平面圖，特別是具有整合在一陣列基板上驅動電路的LCD結構平面圖。
如圖1所示，該LCD包括一彩色濾光基板5、一陣列基板10、和形成於彩色濾光基板5和陣列基板10之間的一液晶層(未顯示)。
陣列基板10包含一像素部分35和一驅動電路部分30，其中該像素部分35是一影像顯示區域，單位像素以矩陣陣列排列在其內，而驅動電路部分30包含一資料驅動電路31和一閘極驅動電路32，他們是沿著像素部分35的邊緣排列。雖然未顯示，陣列基板10的像素部分35包含以垂直和水平方向排列在基板10上的複數個閘極和資料線，以定義複數個像素區域，以及包含形成於閘極線與資料線交叉處的薄膜電晶體，和形成於像素區域的像素電極。
各個薄膜電晶體作為於一開關元件用於或阻斷單一電壓對像素電極開關，且為一種場效電晶體(FET)，利用電場效應控制電流。
陣列基板10的驅動電路部分30位於陣列基板10像素部分35的邊緣比彩色濾光基板5凸出。資料驅動電路31位於陣列基板10較長的一側，而閘極驅動電路32位於陣列基板10較短的一側。
同時，資料驅動電路31和閘極驅動電路32中，互補金屬氧化半導體(CMOS)結構的一薄膜電晶體作為一反向器，係用於適當地輸出一輸入信號。
互補金屬氧化半導體為一種MOS結構的積體電路，用於需要高速信號處理的驅動電路部分薄膜電晶體，要有n通道薄膜電晶體和p通道薄膜電晶體，且具有的速度和密度特性相當於NMOS和PMOS的中間能級。
閘極驅動電路32和資料驅動電路31通過閘極線和資料線，分別應用於掃描信號和資料信號至像素電極。因為電路32和31與外部信號輸入端連接(未顯示)，他們透過外部信號輸入端控制外部信號輸入，且輸出至像素電極。
更進一步地，彩色濾光基板5的像素部分35包含一顯示色彩的彩色濾光片(未顯示)，和作為形成於陣列基板10中像素電極之相對電極的公共電極(未顯示)。
如上所述具有單元間隙的彩色濾光基板5和陣列基板10，他們彼此間隔著空隙而分離(未顯示)。彩色濾光基板5和陣列基板10彼此藉由密封圖案(未顯示)連結形成於像素部分35的邊緣，以形成單元LCD面板。同時，基板5和10藉由形成於彩色濾光基板5上或陣列基板10上的連結件連結。
因為具有驅動電路的前述LCD係利用多晶矽薄膜電晶體，其優點為具有絕佳的元件特性、優異的畫質、細緻度、及低耗電。
然而，因為具有驅動電路的LCD應使n通道薄膜電晶體和p通道薄膜電晶體形成於單一基板上，使得其製造步驟較非晶矽薄膜電晶體繁複，後者只需形成單一型式通道。
包含薄膜電晶體的陣列基板製造方法中，需要使用數次光蝕刻法。
光蝕刻法包含一連串形成所需圖案的製程步驟，係藉由把一光罩上的印刷圖案移轉至一基板上，在基板上沉積一薄膜，其中該一連串製程步驟包括光阻的塗佈、曝光和顯影。在此狀況中，發生於光蝕刻法的問題會降低產量並增加薄膜電晶體缺陷的可能性。
尤其因為設計用來形成圖案的光罩非常昂貴，若是使用的光罩數目增加，會比例上增加LCD的製造成本。
因此，本發明之一目的係提供一種液晶顯示器及其製造方法，可降低光罩的數目以簡化製造流程及提高產量和開口率(aperture ratio)，確保提高亮度。
為達到此等目的及其他優點，以及依據本發明之目的，如同實施例及廣義說明，本發明提供一種製造液晶顯示器的方法，係包含製備一絕緣基板定義一像素部分，該像素部分係分為一薄膜電晶體區域及一儲存區域；依序形成一多晶矽膜及一儲存電極膜於該基板的整個表面上；選擇性地圖案化該儲存電極膜及該多晶矽膜，以形成一覆蓋該像素部分的像素圖案；以及選擇性地從該像素圖案移除該薄膜電晶體區域的儲存電極膜，以在該儲存區域形成一儲存電極，且於同一光罩製程中，在該薄膜電晶體區域形成一活性層，該活性層係由一曝露該儲存電極的多晶矽膜組成。
較佳地，本發明進一步包含形成位於多晶矽膜和儲存電極膜之間的絕緣膜。該絕緣膜是由氧化矽膜(SiO2
)組成。
較佳地，該像素圖案的形成係藉由選擇性地圖案化該儲存電極膜、該絕緣膜、和該多晶矽膜。
較佳地，該儲存電極的形成係藉由依序由該像素圖案移除薄膜電晶體區域的儲存電極膜和絕緣膜。
較佳地，該儲存電極膜係由一N+矽層或一金屬層組成。
較佳地，該活性層及該儲存電極係藉由使用一單一光罩繞射曝光而形成。
本方法進一步包含形成一緩衝層於基板和多晶矽膜之間。
本方法在形成該第一活性層後，進一步包含：分別形成一閘極電極於薄膜電晶體區域的活性層上，及形成一共同線於該儲存電極上；形成源極和汲極區域於閘極電極兩側下方的活性層中；形成一鈍化膜於具有源極和汲極區域的基板上；圖案化該鈍化膜以分別形成第一和第二接觸，該第一和第二接觸分別曝露出源極和汲極區域；以第一接觸填滿該鈍化膜，形成連接該源極區域的一源極電極，也以第二接觸填滿該鈍化膜，形成連接該汲極區域的一汲極電極；以及形成源極和汲極電極圖案，該源極電極圖案覆蓋該源極電極及該汲極電極圖案覆蓋該汲極電極。
本方法在形成閘極電極和公共電極該之前，進一步包含形成一閘極絕緣膜於具有活性層的基板上。
該源極電極圖案和汲極電極圖案的形成，係藉由形成一金屬膜於具有源極和汲極電極的基板上，且圖案化該金屬膜。
較佳地，形成第二接觸以同時曝露出該汲極區域及一部份的儲存電極。
較佳地，該鈍化膜的形成係藉由氧化矽膜的沉積和活化退火於該具有源極和汲極區域的基板上，且藉由氮化矽膜沉積和氫化退火於該具有該活化氧化矽層的基板上。
較佳地，該鈍化膜的形成係藉由氧化矽膜和氮化矽膜依序形成於該具有源極和汲極區域的基板上，且同時於該氮化
矽膜和該氧化矽膜的退火之後，活化氧化矽膜和氫化氮化矽膜。
較佳地，該鈍化膜的形成係藉由氧化矽膜、氮化矽膜、和氧化矽膜依序形成於該具有源極和汲極區域的基板上。
本發明的另一目的，係提供一液晶顯示器包含一絕緣基板，以定義一像素部分，該像素部分係分為一薄膜電晶體區域及一儲存區域；一活性層，係形成於該基板上以覆蓋至少該薄膜電晶體區域；以及一儲存電極，形成於活性層上以選擇性覆蓋該儲存區域。
較佳地，該活性層係為一多晶矽膜。
較佳地，該液晶顯示器進一步包含一絕緣膜，置於該活性層和該儲存電極中間。
較佳地，該儲存電極係為一N+矽層或一金屬層。
較佳地，該液晶顯示器進一步包含一緩衝層，置於該基板和該活性層中間。
較佳地，該液晶顯示器進一步包含：一閘極電極及一共同線，分別形成於具有儲存電極的基板上；一源極區域和一汲極區域，形成於該閘極電極兩側下方的活性層中；一鈍化膜，形成於具有源極和汲極區域的基板上；第一和第二接觸，係藉由透過鈍化膜分別曝露出源極和汲極區域；一源極電極，係藉由填滿該鈍化膜上的第一接觸而形成，且與源極區域連接，及一汲極電極，係藉由填滿該鈍化膜上的第二接觸而形成，且與汲極區域連接；以及一源極電極圖案係覆蓋該源極電極，及一汲極電極圖案係覆蓋該汲極電極。
較佳地，該液晶顯示器進一步包含一閘極絕緣膜，置於該具有儲存電極的基板和閘極電極之間。較佳地，該閘極絕緣膜係為氧化矽膜(SiO2
)。
較佳地，該第二接觸同時曝露出該汲極區域及一部份的儲存電極。
較佳地，該鈍化膜係由至少一氮化單一矽膜(SiNx)、一依序沉積的氧化矽膜(SiO2
)/氮化矽膜(SiNx)之沉積層，及一依序沉積的氧化矽膜(SiO2
)/氮化矽膜(SiNx)/氧化矽膜(SiO2
)之沉積層所組成。
為了讓本發明上述目的、特徵與優點，能更為熟習本技術領域之技藝者所了解，茲舉出實施例並配合所附圖式說明如下：第2圖係為依照本發明第一實施例的一部份LCD陣列結構平面圖。尤其是第2圖顯示一像素包含像素區域的薄膜電晶體。
雖然實際上LCD包括藉由N閘極線和M資料線形成MxN像素，其中閘極線與資料線交叉，第2圖簡單描繪出一像素。
如第2圖所示，依照本發明第一實施例的一陣列基板110包括閘極線116和資料線117，以垂直和平行方向排列於基板110上定義像素區域，薄膜電晶體，形成於閘極線116和資料線117交叉處的區域，以及像素電極118，形成於像素區域中並與薄膜電晶體連接以驅動一伴隨彩色濾光
片基板(未顯示)共同電極(未顯示)的液晶(未顯示)。
該薄膜電晶體包括一連接閘極線116的閘極電極121、一連接資料線117的源極電極122，及一連接像素電極118的汲極電極123。該薄膜電晶體進一步包含一主動圖案124’係形成一導電通道於源極電極122和汲極電極123之間，係使用一閘極電壓供給閘極電極121。
此時，本發明第一實施例的主動圖案124’由多晶矽薄膜組成，且一部份主動圖案124’延伸至像素區域以連接一儲存圖案124”，構成一伴隨共同線108的第一儲存電容器。另一方面，共同線108在實質上與閘極電極116相同的方向上形成於像素區域，且與下方的儲存圖案124”重疊，藉由置入第一絕緣膜(未顯示)以形成第一儲存電容器。此時，本發明第一實施例儲存圖案124”的形成，係藉由關於多晶矽薄膜構成主動圖案124’的一個別光罩製程之儲存摻雜。
該源極電極122和該汲極電極123係穿過分別形成於第一絕緣膜和第二絕緣膜中(未顯示)的第一接觸孔140a和第二接觸孔140b，以電氣連接於主動圖案124’的源極和汲極區域。同樣地，一部份的源極電極122在一方向延伸以構成一部份的資料線117，且一部份汲極電極123延伸至像素區域係穿過形成於第三絕緣膜(未顯示)的第三接觸孔140c，以電氣連接像素電極118。
在此，一部份延伸至像素區域的汲極電極123與下方的共同線108重疊，係藉由置於第二絕緣膜中間以形成一第二儲存電容器。
下文中將描述前述陣列基板的製造步驟，參閱第3A圖至第3I圖。
第3A圖至第3I圖為沿第2圖陣列結構的II-II’線的剖面圖，係顯示依序製造的步驟。第3A圖至第3I圖示意備有n通道TFT的像素部分陣列基板之製造製程。在此狀況中，n通道TFT及p通道TFT皆形成於像素部分中。
如第3A圖所示，一矽薄膜形成於透明絕緣材料例如玻璃的基板110上，接著該矽薄膜結晶以形成一多晶矽薄膜。同時，該基板110被定義一像素部分和一電路部分(未顯示)，其中該像素部分係分為一n通道TFT區域及一儲存區域；該電路部分係分為一n通道TFT區域及一p通道TFT區域。之後，經由光罩蝕刻法(第一光罩製程)圖案化該多晶矽薄膜，以形成一多晶矽薄膜圖案124，構成主動圖案124’及儲存圖案124”。同時，一緩衝層111可置於基板110和該多晶矽薄膜圖案124中間。
如第3B圖所示，該多晶矽薄膜圖案124的部分覆蓋係藉由一光阻執行摻雜，因此形成儲存圖案124”。部分多晶矽薄膜圖案124由光阻覆蓋處形成主動圖案124’。在此狀況中，也使用其他光罩蝕刻法(第二光罩製程)。
如第3C圖所示，一第一絕緣膜115a和一第一導電膜依序形成於該基板110的整個表面，接著，第一導電膜使用光罩蝕刻法(第三光罩製程)選擇性地圖案化，以形成在主動圖案124’上第一導電膜的一閘極電極121，同時形成在儲存圖案124”上第一導電膜的共同線。第一導電膜可由低電阻不透明導
電材料組成，例如鋁(Al)、鋁合金、鎢(W)、銅(Cu)、鉻(Cr)、和鉬(Mo)，形成閘極電極121和共同線108。同時，共同線108與下方儲存圖案124”重疊於像素區域，藉由第一絕緣膜115a置入其中而形成第一儲存電容器。
如第3D圖所示，光阻的第一遮蔽膜170形成於具有第一閘極電極121和共同線108的基板上。該像素部分的陣列基板110整個表面和該電路部分n通道TFT區域皆被第一遮蔽膜170覆蓋。圖案化第一遮蔽膜170以曝露p通道TFT區域。一高摻雜p+離子接著佈植至該電路部分p通道TFT區域，使用第一遮蔽膜170作為一光罩以形成p+源極和汲極區域(未顯示)(第四光罩製程)。
如第3E圖所示，移除第一遮蔽膜。接著，第二遮蔽膜170’形成於具有p+源極和汲極區域的基板上。圖案化第二遮蔽膜170’以覆蓋該電路部分p通道TFT區域和部份n通道TFT區域和該像素/電路部分的儲存區域。一高摻雜n+離子接著佈植至像素部分主動圖案124’的一預定區域，使用第二遮蔽膜170’作為一光罩，因此，n+源極和汲極區域124a和124b形成於像素部分的主動圖案124’中(第五光罩製程)。
如第3F圖所示，移除第二遮蔽膜170’。接著，一輕摻雜n-離子佈植至該基板110的整個表面，由此第二遮蔽膜被移除，以便形成一輕摻雜汲極(LDD)區域1241。在第3F圖中，參考編號124c表示一通道區域係在源極區域124a和汲極區域124b之間形成一導電通道。更進一步地，該LDD區域1241係形成於n+源極區域124a和通道區域124c之間，及形成於
n+汲極區域124b和通道區域124c之間。
同時，雖然未顯示，當LDD區域1241形成於像素部分n通道TFT區域中時，n-離子也佈植至電路部分的n通道TFT區域中，形成LDD區域。
接著，在第二絕緣膜115b沉積至具有像素部分n通道TFT區域的基板110整個表面之後，該第一絕緣膜115a和第二絕緣膜115b藉由光蝕刻法被部分移除(第六光罩製程)以形成第一接觸孔140a和第二接觸孔140b，其中該第一接觸孔140a部分曝露出源極區域124a，及其中該第二接觸孔140b部分曝露出汲極區域124b。
如第3G圖所示，一第二導電膜形成於基板110的整個表面上，且接著使用光蝕刻法(第七光罩製程)圖案化，以形成源極電極122透過第一接觸孔140a與源極區域124a電氣連接，同樣也形成汲極電極123透過第二接觸孔140b與汲極區域124b電氣連接。此時，一部份源極電極122在一方向延伸形成資料線117，同時一部份汲極電極123延伸至像素區域，並與下方共同線108重疊，藉由置入第二絕緣膜115b以形成第二儲存電容器。
如第3H圖所示，一第三絕緣膜115c沉積於基板110的整個表面上，且接著使用光蝕刻法(第八光罩製程)圖案化，以形成一第三接觸孔140c，其部分曝露出汲極電極123。
如第3I所示，一第三導電膜形成於基板110的整個表面上，在其上形成第三絕緣膜115c，接著，使用光蝕刻法(第九光罩製程)選擇性地圖案化，以形成像素電極118透過第三接
觸孔140c與汲極電極123電氣連接。該第三導電膜可由具有優異傳導性的透明導電材料，例如氧化銦錫(indium tin oxide,ITO)或氧化銦鋅(indium zinc oxide,IZO)，形成像素電極118。
如前所述，在本發明第一實施例中，該主動圖案和該儲存電極係由多晶矽薄膜組成，藉由個別光罩製程執行儲存摻雜用於儲存圖案，因此像素部分和電路部分的TFT能藉由總計九個光罩製程製造。
第4圖為依照本發明第二實施例的一部份LCD陣列結構平面圖。
如第4圖所示，依照本發明第二實施例之一絕緣基板201，係包含閘極線和資料線250、240，以垂直和水平方向上排列定義像素區域。該絕緣基板201相當於一陣列基板。一薄膜電晶體作為一開關裝置，係形成於一閘極線250與資料線240交叉處，及像素部分的一汲極電極圖案225P2係一像素電極，形成於像素區域中且連接薄膜電晶體驅動一伴隨彩色濾光片基板(未顯示)共同電極(未顯示)的液晶(未顯示)。
該薄膜電晶體包含一像素部分的閘極電極213P2和像素電極的源極與汲極電極223S1、223D1，其中該閘極電極213P2與閘極線250連接，及源極和汲極電極223S1、223D1與資料線240連接。該薄膜電晶體進一步包含一第一活性層205P1，形成一導電通道於源極電極223S1和汲極電極223D1之間，係使用一閘極電壓供給閘極電極213P2。
該第一活性層205P1係分為該像素區域的源極區域205P1S和該像素區域的汲極區域205P1D。一部份第一活性層
205P1延伸至像素區域，及一儲存電極209P形成於該延伸的第一活性層205P1上。該儲存電極209P的圖案化可使用N+矽層或金屬層。一絕緣膜(未顯示)可置於第一活性層205P1和儲存電極209P之間。
共同線213P3在實質上與閘極線250相同的方向上形成於像素區域中。共同線213P3與儲存電極209P重疊，藉由置入一閘極絕緣膜(未顯示)以構成儲存電容器。該共同線213P3的圖案化可使用如閘極電極213P2相同的膜。若一絕緣膜置於活性層205P1和儲存電極209P之間，該絕緣膜可以是第一閘極絕緣膜，而該閘極絕緣膜可以是第二閘極絕緣膜。
排列一鈍化膜(未顯示)以覆蓋該具有共同線213P3的基板。第一接觸孔221H1和第二接觸孔221H2形成於鈍化膜和閘極絕緣膜中，其中該第一接觸孔221H1曝露出源極區域205P1S，同時第二接觸孔221H2曝露出汲極區域205P1D。該源極電極223S1和該汲極電極223D1，分別穿過第一接觸孔221H1和第二接觸孔221H2，與第一活性層205P1的源極和汲極區域205P1S和205P1D電氣連接。
該汲極電極圖案225P2覆蓋該汲極電極223D1，且部分延伸至像素區域。該汲極電極圖案225P2可以為像素電極。一像素部分源極電極圖案225P1，形成於像素部分的源極電極223S1上。該汲極電極圖案225P2和該源極電極圖案225P1可使用相同的膜圖案化。
第5A至5G圖為沿第4圖陣列結構的III-III’線的剖面圖，係顯示依照本發明第二實施例LCD製造方法的步驟。
如第5A圖所示，製備一絕緣基板201，分別定義出一像素部分和一電路部分，其中該像素部分係分為一n通道(或p通道)薄膜電晶體區域和一儲存區域，及該電路部分係分為一n通道薄膜電晶體區域和一p通道薄膜電晶體區域。另一方面，該n通道薄膜電晶體區域或該p通道薄膜電晶體區域可以形成於像素部分中，同時該n通道薄膜電晶體區域和該p通道薄膜電晶體區域形成於電路部分中，以構成一CMOS結構。該絕緣基板201可以是一陣列基板。同樣地，該絕緣基板201可以是一透明陣列基板，例如玻璃。一緩衝層203、一多晶矽膜205、一絕緣膜207、和一儲存電極膜209係依序形成於該絕緣基板201上。該絕緣膜207可以是一閘極絕緣膜。同樣地，該絕緣膜207可以是氧化矽膜(SiO2
)。該絕緣膜207可以省略。該儲存電極膜209可以是一n+矽膜或一金屬層。
如第5B圖所示，一第一遮蔽膜230係使用狹縫或半調光罩(未顯示)，形成於具有儲存電極膜209的基板上。該第一遮蔽膜230的形成可以是該電路部分的n通道薄膜電晶體區域和該p通道薄膜電晶體區域，及該像素部分的n通道薄膜電晶體區域相對薄於該像素部分的儲存區域。該儲存電極膜、該絕緣膜、和該多晶矽膜係使用第一遮蔽膜230選擇性地蝕刻，形成一像素圖案210P1和第一和第二電路圖案210P2、210P3，其中該像素圖案210P1覆蓋該像素部分，且第一和第二電路圖案210P2、210P3分別覆蓋該電路部分的n通道薄膜電晶體區域和p通道薄膜電晶體區域，該儲存電極膜、該絕緣膜、和該多晶矽膜可以同時蝕刻。在此狀況中，可使用一乾蝕刻製程或
一濕和乾蝕刻製程。
如第5C圖所示，一第一遮蔽膜230P的形成係藉由去灰處理第一遮蔽膜230。當第一遮蔽膜選擇性地保留在像素部分的儲存區域時，在該電路部分的n通道薄膜電晶體區域和p通道薄膜電晶體區域，及像素部分的薄膜電晶體區域中的第一遮蔽膜被移除，這些區域因此相對較薄。接著，該儲存電極膜和該絕緣膜選擇性地自像素圖案210P1移除，且藉由保留第一遮蔽膜230P，曝露出第一和第二電路圖案210P2、210P3。同時，多晶矽膜的第一、第二、和第三活性層205P1、205P2、205P3形成於像素部分的n通道薄膜電晶體區域、電路部分的n通道薄膜電晶體區域、和電路部分的p通道薄膜電晶體區域內。
如第5D圖所示，移除保留的第一遮蔽膜。閘極絕緣膜211、第一金屬層213和第二遮蔽膜233依序形成於具有第一、第二和第三活性層205P1、205P2、205P3的基板上。同時，若該絕緣膜207置於多晶矽膜205和儲存電極膜209中間，如第5A圖所示，該絕緣膜可以是第一閘極絕緣膜，而該閘極絕緣膜211可以是第二閘極絕緣膜。若該閘極絕緣膜具有一雙層結構的第一閘極絕緣膜和如上述的第二閘極絕緣膜，該閘極絕緣膜的總厚度具有相當於把第一閘極絕緣膜的厚度加至第二閘極絕緣膜厚度之價值的雙層結構。因此，該閘極絕緣膜具有依照本發明的雙層結構，形成與適當控制的第一閘極絕緣膜厚度和第二閘極絕緣膜厚度相同的厚度。
同時，圖案化第二遮蔽膜233，以選擇性地覆蓋該像素部分、該電路部分的n通道薄膜電晶體區域、p通道薄膜電晶體
區域的p通道閘極電極將形成的部分。另一方面，圖案化第二遮蔽膜233，以選擇性地單單曝露電路部分的p通道薄膜電晶體區域的部分，該處將形成源極和汲極區域。
接下來，蝕刻該第一金屬層，係使用第二遮蔽膜233以形成該電路部分第一閘極電極213P1於該電路部分的p通道薄膜電晶體區域中。同時，因為像素部分和電路部分的n通道薄膜電晶體區域係藉由第二遮蔽膜233遮罩，該第一金屬層便無圖案化而保留。接著，使用第二遮蔽膜233執行p+摻雜，用於具有電路部分第一閘極電極213P1的基板。結果，電路部分的第一源極和汲極區域205P3S和205P3D形成於第三活性層205P3中。
如第5E圖所示，移除第二遮蔽膜。一第三遮蔽膜235係形成於具有電路部分第一閘極電極213P1基板的整個表面上。圖案化第三遮蔽膜235以覆蓋一部份像素部分，該部分將形成閘極電極和共同線，及覆蓋一部份電路部分，該部分將形成第二閘極電極於n通道薄膜電晶體區域，和p通道薄膜電晶體區域中。
如第5F圖所示，蝕刻該保留的第一金屬層，使用第三遮蔽膜以形成像素部分中的閘極電極213P2和共同線213P3，同時形成電路部分n通道薄膜電晶體區域中的第二閘極電極213P4。該保留第一金屬層的蝕刻可以用濕蝕刻。結果，閘極電極213P2、共同線213P3和第二閘極電極213P4可以在側面方向過度蝕刻。接著，執行n+離子摻雜，用於具有第三遮蔽膜的基板。結果，該源極區域205P1S和汲極區域205P1D形
成於像素部分n通道薄膜電晶體區域中，及第二源極區域205P2S和第二汲極區域205P2D形成於電路部分n通道薄膜電晶體區域中。另一方面，源極區域205P1S和汲極區域205P1D形成於像素部分閘極電極213P2兩側下方的第一活性層205P1中。同樣地，第二源極區域205P2S和第二汲極區域205P2D形成於電路部分閘極電極213P4兩側下方的第二活性層205P2中。
之後，移除該第三遮蔽膜。接著使用閘極電極213P2和第二閘極電極213P4作為光罩，執行LDD摻雜(n-)用於基板的整個表面。結果，一第一LDD區域205P1L形成於像素部分的n通道薄膜電晶體區域中，同時第二LDD區域205P2L形成於電路部分的n通道薄膜電晶體區域中。該第一和第二LDD區域205P1L、205P2L形成等於是濕關鍵尺寸偏差(wet CD bias)，在無分離光罩的狀態下，能夠得到第一和第二LDD區域205P1L、205P2L，係藉由摻雜用於基板的整個表面。移除保留的第三遮蔽膜。
如第5G圖所示，鈍化膜221形成於具有第一和第二LDD區域205P1L、205P2L的基板上。以適當地順序沉積的氧化矽膜(SiO2
)和氮化矽膜(SiNx)可以作為鈍化膜221。同時，該鈍化膜221的形成係由氧化矽膜沉積後和活化退火，該氮化矽膜沉積後和氫化退火(第一方法)。或者，該鈍化膜221的形成也可以由氧化矽膜和氮化矽膜依序形成，接著退火(第二方法)。若鈍化膜221是由第二方法形成，氧化矽膜的活化和氮化矽膜的氫化能經由一次退火同時執行。
同時，單一氮化矽膜可以作為鈍化膜221。如前所述，本發明摻雜氮化矽膜作為鈍化膜221。在此狀況中，該氮化矽膜係作為一氫來源，能於氫化反應中作用。
然而，若氧化矽膜(SiO2
)/氮化矽膜(SiNx)結構或單一氮化矽膜(SiNx)結構如前所述採用作為鈍化膜，該氮化矽膜的介電常數為6.5至7，與相同沉積厚度每單位面積的電容比較，大於氧化矽膜的介電常數3.9。因此，提昇依次排列於上方和鈍化膜之下閘極和資料線之間的電場效果，因此增加信號延遲，在高速運作和高解析度時會產生問題。
為了解決上述問題，鈍化膜221可由氧化矽膜(SiO2
)/氮化矽膜(SiNx)/氧化矽膜(SiO2
)的三層結構形成，其中具有低介電常數的氧化矽膜係沉積於氮化矽膜上。若三層結構的氧化矽膜(SiO2
)/氮化矽膜(SiNx)/氧化矽膜(SiO2
)採用作為鈍化膜221，與相同沉積厚度每單位面積的電容比較，小於氧化矽膜(SiO2
)/氮化矽膜(SiNx)結構或氮化矽膜(SiNx)結構。結果，降低閘極和資料線之間的電場效果，因此信號延遲降低，便能實現高速運作或高解析度。
接著，使用一分離光罩(未顯示)蝕刻該鈍化膜和該閘極絕緣膜，形成第一、第二、第三、第四、第五、和第六接觸孔221H1、221H2、221H3、221H4、221H5、221H6。該第一接觸孔221H1和第二接觸孔221H2曝露出像素部分的源極區域205P1S和汲極區域205P1D。在此狀況中，圖案化該第二接觸孔221H2以曝露一部份儲存電極209P，亦曝露出像素部分的汲極區域205P1D。該第三接觸孔221H3和第四接觸孔221H4
曝露出電路部分的第二源極區域205P2S和第二汲極區域205P2D。該第五接觸孔221H5和第六接觸孔221H6曝露出電路部分的第一源極區域205P3S和第一汲極區域205P3D。
接著，第二金屬層形成於具有接觸孔的基板上。該第二金屬層接著圖案化以形成像素部分n通道薄膜電晶體區域中的源極電極223S1和汲極電極223D1，其中該源極電極223S1和汲極電極223D1分別覆蓋第一接觸孔221H1和第二接觸孔221H2。當形成源極電極223S1和汲極電極223D1時，第二源極電極223S3和第二汲極電極223D3同樣形成於該電路部分n通道薄膜電晶體區域中，其中，該第二源極電極223S3和第二汲極電極223D3分別覆蓋第三接觸孔221H3和第四接觸孔221H4。同樣地，第一源極電極223S2和第一汲極電極223D2形成於電路部分p通道薄膜電晶體區域的第一源極電極223S2和第一汲極電極223D2，其中第二源極電極223S2和第二汲極電極223D2分別覆蓋第五接觸孔221H5和第六接觸孔221H6。
接著，一透明導電膜形成於該具有源極電極223S1、223S2、223S3，及汲極電極223D1、223D2、223D3的基板上。該透明導電膜接著圖案化以形成像素部分的源極電極圖案225P1和汲極電極圖案225P2，該圖案係分別覆蓋像素部分的源極電極223S1和汲極電極223D1。在此狀況中，像素部分的汲極電極圖案225P2覆蓋像素部分的汲極電極223D1，並被圖案化以延伸至像素區域。該像素部分的汲極電極圖案225P2可以是像素電極。同時地，第一和第二源極電極圖案225P5、225P3及第一和第二汲極電極圖案225P6、225P4也形成於電
路部分的p通道薄膜電晶體區域和n通道薄膜電晶體區域中，其中第一和第二源極電極圖案225P5、225P3覆蓋第一和第二源極電極223S2、223S3，及第一和第二汲極電極圖案225P6、225P4覆蓋第一和第二汲極電極223D2、223D3。
如前所述，本發明第二實施例中，活性層和儲存電極係藉由繞射曝光(第一光罩製程)而形成，該閘極電極形成於電路部分P通道薄膜電晶體區域中(第二光罩製程)，閘極電極和共同線形成於像素部分中(第三光罩製程)，該接觸形成於鈍化膜中(第四光罩製程)，形成源極和汲極電極(第五光罩製程)，及形成源極電極圖案和汲極電極圖案(第六光罩製程)。因此，六個光罩的CMOS結構能實現高開口率。
依照本發明的液晶顯示器及其製法，有以下的優點。
該活性層及該儲存電極係藉由使用一單一光罩繞射曝光而形成。薄膜電晶體的製造中使用的光罩數目降低，能減少製程步驟和製造成本。
在本發明中，因為藉由把絕緣膜置於活性層之上而形成儲存電極，使該活性層免於損害，從而提昇薄膜電晶體的電氣特性。同時，隨著開口率的改善，也增加亮度。
雖然，本發明已藉由參考前述較佳實施例而揭露，熟悉本發明技術領域者可輕易的據此做些許的改變或修飾，但此將不脫離本發明申請專利範圍所界定之範疇。
5‧‧‧彩色濾光基板
10‧‧‧陣列基板
30‧‧‧驅動電路部分
31‧‧‧資料驅動電路
32‧‧‧閘極驅動電路
35‧‧‧像素部分
108‧‧‧共同線
110‧‧‧基板
111‧‧‧緩衝層
115a‧‧‧第一絕緣膜
205P2S‧‧‧第二源極區域
205P2L‧‧‧第二LDD區域
205P2D‧‧‧第二汲極區域
205P3S‧‧‧第一源極區域
205P3D‧‧‧第一汲極區域
207‧‧‧絕緣膜
209‧‧‧儲存電極(膜)
209P‧‧‧儲存電極
210P2,210P3‧‧‧第一和第二電路圖案
211‧‧‧閘極絕緣膜
115b‧‧‧第二絕緣膜
115c‧‧‧第三絕緣膜
116‧‧‧閘極線
117‧‧‧資料線
118‧‧‧像素電極
121‧‧‧閘極電極
122‧‧‧源極電極
123‧‧‧汲極電極
124‧‧‧多晶矽薄膜圖案
124’‧‧‧主動圖案
124”‧‧‧儲存圖案
124a,124b‧‧‧n+源極和汲極區域
124c‧‧‧通道區域
1241‧‧‧LDD區域
140a‧‧‧第一接觸孔
140b‧‧‧第二接觸孔
140c‧‧‧第三接觸孔
170‧‧‧第一遮蔽膜
170’‧‧‧第二遮蔽膜
201‧‧‧絕緣基板
203‧‧‧緩衝層
205‧‧‧多晶矽膜
205P1‧‧‧第一活性層
205P2‧‧‧第二活性層
205P3‧‧‧第三活性層
205P1S‧‧‧源極區域
205P1L‧‧‧第一LDD區域
205P1D‧‧‧汲極區域
213‧‧‧第一金屬層
213P1‧‧‧第一閘極電極
213P2‧‧‧閘極電極
213P3‧‧‧共同線
213P4‧‧‧第二閘極電極
221‧‧‧鈍化膜
221H1-H6‧‧‧第一至第六接觸孔
223D1‧‧‧汲極電極
223D2‧‧‧第一汲極電極
223D3‧‧‧第二汲極電極
223S1‧‧‧源極電極
223S2‧‧‧第一源極電極
223S3‧‧‧第二源極電極
225P1‧‧‧源極電極圖案
225P2‧‧‧汲極電極圖案
225P3‧‧‧第二源極電極圖案
225P4‧‧‧第二汲極電極圖案
225P5‧‧‧第一源極電極圖案
225P6‧‧‧第一汲極電極圖案
230‧‧‧第一遮蔽膜
230P‧‧‧第一遮蔽膜
233‧‧‧第二遮蔽膜
235‧‧‧第三遮蔽膜
240‧‧‧資料線
250‧‧‧閘極線
210P1‧‧‧像素圖案
熟習相關技藝者可藉由閱讀下列較佳實施例的敘述及參閱所附圖式而了解本發明之內容，所附圖式如下：第1圖 為顯示一般具有驅動電路LCD的結構平面圖；第2圖 為依照本發明第一實施例的一部份LCD陣列結構平面圖；第3A至3I圖 為沿第2圖陣列結構的II-II’線的剖面圖，係顯示依序製造的步驟；以及第4圖為依照本發明第二實施例的一部份LCD陣列結構平面圖；第5A至5G圖 為沿第4圖陣列結構的III-III’線的剖面圖，係顯示依照本發明第二實施例LCD製造方法的步驟。
108‧‧‧共同線
110‧‧‧基板
116‧‧‧閘極線
117‧‧‧資料線
118‧‧‧像素電極
121‧‧‧閘極電極
122‧‧‧源極電極
123‧‧‧汲極電極
124"‧‧‧儲存圖案
124’‧‧‧主動圖案
124a、124b‧‧‧n+源極和汲極區域
1241‧‧‧LDD區域
140a‧‧‧第一接觸孔
140b‧‧‧第二接觸孔
140c‧‧‧第三接觸孔
Claims (19)
- 一種液晶顯示器之製造方法，包含：製備一絕緣基板定義一像素部分，該像素部分係分為一薄膜電晶體區域及一儲存區域；依序形成一多晶矽膜及一儲存電極膜於該基板的整個表面上；選擇性地圖案化該儲存電極膜及該多晶矽膜，以形成一覆蓋該像素部分的像素圖案；選擇性地從該像素圖案移除該薄膜電晶體區域的儲存電極膜，以在該儲存區域形成一儲存電極，且於同一光罩製程中，在該薄膜電晶體區域形成一第一活性層，該活性層係由一多晶矽膜組成，且經由該儲存電極所暴露；以及分別形成一像素部分的閘極電極於該像素部分薄膜電晶體區域的活性層上，及形成一共同線於該儲存電極上。
- 如申請專利範圍第1項所述之方法，其中該方法進一步包含形成一絕緣膜於該多晶矽膜和該儲存電極膜之間。
- 如申請專利範圍第2項所述之方法，其中該像素圖案的形成係藉由選擇性地圖案化該儲存電極膜、該絕緣膜、和該多晶矽膜。
- 如申請專利範圍第2項所述之方法，其中該絕緣膜係由氧化矽膜(SiO2 )組成。
- 如申請專利範圍第2項所述之方法，其中該儲存電極的形成係依序由該像素圖案移除該薄膜電晶體區域的該儲 存電極膜及該絕緣膜。
- 如申請專利範圍第1項所述之方法，其中該儲存電極膜係由一N+矽層組成。
- 如申請專利範圍第1項所述之方法，其中該儲存電極膜係由一金屬膜組成。
- 如申請專利範圍第1項所述之方法，其中該活性層及該儲存電極係藉由使用一單一光罩繞射曝光而形成。
- 如申請專利範圍第1項所述之方法，其中該方法進一步包含形成一緩衝層於該基板和該多晶矽膜之間。
- 如申請專利範圍第1項所述之方法，在形成該第一活性層後，該方法進一步包含：形成該像素部分的源極和汲極區域於該像素部分閘極電極兩側下方的第一活性層中；形成一鈍化膜於具有像素部分源極和汲極區域的基板上；圖案化該鈍化膜以分別形成第一和第二接觸孔，該第一和第二接觸孔分別曝露出該像素部分的源極和汲極區域；形成一金屬膜於具有該第一及第二接觸孔之該鈍化膜上，其中該金屬膜填滿該第一及第二接觸孔；圖案化該金屬膜，形成連接該像素部分的源極區域的一像素部分源極電極及形成連接該像素部分汲極區域的一像素部分汲極電極；以及形成該像素部分的源極和汲極電極圖案，該源極電極圖案覆蓋該像素部分的源極電極，及該汲極電極圖案覆蓋該 像素部分的汲極電極。
- 如申請專利範圍第10項所述之方法，在形成該像素部分閘極電極和該共同線該之前，進一步包含形成一閘極絕緣膜於具有第一活性層的該基板上。
- 如申請專利範圍第10項所述之方法，其中形成該第二接觸孔以同時曝露出該像素部分汲極區域及一部份的儲存電極。
- 如申請專利範圍第10項所述之方法，其中該鈍化膜的形成係藉由氧化矽膜的沉積和活化退火於該具有像素部分源極和汲極區域的基板上，且藉由氮化矽膜沉積和氫化退火於該具有該活化氧化矽層的基板上。
- 如申請專利範圍第10項所述之方法，其中該鈍化膜的形成係藉由氧化矽膜和氮化矽膜依序形成於該具有像素部分源極和汲極區域的基板上，且同時於該氮化矽膜和該氧化矽膜的退火之後，活化氧化矽膜和氫化氮化矽膜。
- 如申請專利範圍第10項所述之方法，其中該鈍化膜的形成係藉由氧化矽膜、氮化矽膜、和氧化矽膜依序形成於該具有像素部分源極和汲極區域的基板上。
- 一種液晶顯示器之製造方法，包含：製備一絕緣基板定義一像素部分和一電路部分，該像素部分係分為一薄膜電晶體區域及一儲存區域，該電路部分係分為一n通道薄膜電晶體區域及一p通道薄膜電晶體區域；依序形成一多晶矽膜及一儲存電極膜於該基板的整 個表面上；選擇性地圖案化該儲存電極膜及該多晶矽膜，以形成一覆蓋該像素部分及第一和第二電路圖案的電極圖案，該第一和第二電路圖案分別覆蓋於該電路區域的n通道薄膜電晶體區域及p通道薄膜電晶體區域；選擇性地從該像素圖案移除該像素部分薄膜電晶體區域的儲存電極膜，以形成一儲存電極於該儲存區域中，及形成一第一活性層於該像素部分的薄膜電晶體區域中，該第一活性層係由該儲存電極所曝露的多晶矽膜組成，且同時形成第二和第三活性層分別覆蓋該n通道薄膜電晶體區域及p通道薄膜電晶體區域；形成電路部分的一第一閘極電路於該第三活性層上；形成電路部分的第一源極和汲極區域於該電路部分第一閘極電極兩側下方的第三活性層中；分別形成該像素部分的一閘極電極及該電路部分的一第二閘極電極於第一和第二活性層上；以及形成像素部分的源極和汲極區域於該像素部分閘極電極兩側下方的第一活性層中，同時形成該電路部分的第二源極和汲極區域於該電路部分第二閘極電極兩側下方的第二活性層中。
- 如申請專利範圍第16項所述之方法，進一步包含：形成一鈍化膜於具有電路部分第二源極和汲極區域的基板上；圖案化該鈍化膜以形成第一、第二、第三、第四、第五、 和第六接觸孔，係分別曝露出該像素部分的源極和汲極區域、該電路部分的第二源極和汲極區域、及該電路部分的第一源極和汲極區域；填滿在鈍化膜中的第一、第三、和第五接觸孔，形成連接該像素部分源極區域的一像素部分源極電極，形成連接該電路部分第二源極區域的一電路部分第二源極電極，及形成連接該電路部分第一源極區域的一電路部分第一源極電極，並同時填滿在鈍化膜中的第二、第四、和第六接觸孔，形成連接該像素部分汲極區域的一像素部分汲極電極，形成連接該電路部分第二汲極區域的一電路部分第二汲極電極，及形成連接該電路部分第一汲極區域的一電路部分第一汲極電極；以及形成一像素部分源極電極圖案，係覆蓋該像素部分的源極電極，形成電路部分的第一和第二源極電極圖案，係分別覆蓋該電路部分的第一和第二源極電極，及同時形成一像素部分汲極電極圖案，係覆蓋該像素部分的汲極電極，以及形成該電路部分的第一和第二汲極電極圖案，係分別覆蓋該電路部分的第一和第二汲極電極。
- 一種液晶顯示器，係包含：一絕緣基板定義一像素部分和一電路部分，該像素部分係分為一薄膜電晶體區域及一儲存區域，該電路部分係分為一n通道薄膜電晶體區域及一p通道薄膜電晶體區域；一第一活性層，係覆蓋該像素部分的薄膜電晶體區 域，一第二活性層，係覆蓋該至少該n通道薄膜電晶體區域，及一第三活性層，係覆蓋該p通道薄膜電晶體區域，該第一、第二、和第三活性層形成於絕緣基板的同一層上；一儲存電極，形成於具有該第三活性層的基板上以覆蓋該儲存區域；一像素部分閘極電極及該電路部分第一和第二閘極電極，係分別形成於第一、第三、和第二活性層上；一像素部分源極區域和一汲極區域，形成於該像素部分閘極電極兩側下方的第一活性層中，該電路部分的第二源極和汲極區域形成於該電路部分第二閘極電極兩側下方的第二活性層中，及該電路部分的第一源極和汲極區域形成於該電路部分第一閘極電極兩側下方的第三活性層中；以及一鈍化膜，形成於具有該電路部分第一源極和汲極區域的基板上。
- 如申請專利範圍第18項所述之液晶顯示器，進一步包含：第一、第二、第三、第四、第五、和第六接觸孔係藉由透過鈍化膜分別曝露出該像素部分的源極和汲極區域、該電路部分的第二源極和汲極區域、及該電路部分的第一源極和汲極區域；一像素部分源極電極，一電路部分第二源極電極、和一電路部分第一源極電極，係藉由填滿在鈍化膜中的第一、 第三、和第五接觸孔分別與該像素部分源極區域、該電路部分第二源極區域、和該電路部分第一源極區域連接，同時一像素部分汲極電極，一電路部分第二汲極電極、和一電路部分第一汲極電極，係藉由填滿在鈍化膜中的第二、第四、和第六接觸孔分別與該像素部分汲極區域、該電路部分第二汲極區域、和該電路部分第一汲極區域連接；以及一像素部分源極電極圖案，係覆蓋該像素部分的源極電極，及該電路部分第一和第二源極電極圖案，係分別覆蓋該電路部分的第一和第二源極電極，及同時形成一像素部分汲極電極圖案，係覆蓋該像素部分的汲極電極，以及形成該電路部分的第一和第二汲極電極圖案，係分別覆蓋該電路部分的第一和第二汲極電極。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20060061663 | 2006-06-30 | ||
| KR1020060120219A KR101331803B1 (ko) | 2006-06-30 | 2006-11-30 | 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200801751A TW200801751A (en) | 2008-01-01 |
| TWI392941B true TWI392941B (zh) | 2013-04-11 |
Family
ID=39011288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095148776A TWI392941B (zh) | 2006-06-30 | 2006-12-25 | 液晶顯示器及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR101331803B1 (zh) |
| CN (1) | CN101097370B (zh) |
| TW (1) | TWI392941B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104793415A (zh) * | 2014-01-17 | 2015-07-22 | 群创光电股份有限公司 | 薄膜晶体管基板、显示面板及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585647A (en) * | 1993-06-29 | 1996-12-17 | Kabushiki Kaisha Toshiba | Integrated circuit device having an insulating substrate, and a liquid crystal display device having an insulating substrate |
| TW457728B (en) * | 1999-06-04 | 2001-10-01 | Semiconductor Energy Lab | Electro-optical device and electronic device |
| US20060061701A1 (en) * | 2004-09-22 | 2006-03-23 | Shih-Chang Chang | Pixel of a liquid crystal panel, method of fabricating the same and driving method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3245527B2 (ja) * | 1995-12-13 | 2002-01-15 | シャープ株式会社 | 液晶表示装置 |
| JP3657371B2 (ja) * | 1996-11-06 | 2005-06-08 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
| TW490858B (en) * | 2001-04-26 | 2002-06-11 | Samsung Electronics Co Ltd | Polycrystalline thin film transistor for liquid crystal device(LCD) and method of manufacturing the same |
-
2006
- 2006-11-30 KR KR1020060120219A patent/KR101331803B1/ko active IP Right Grant
- 2006-12-25 TW TW095148776A patent/TWI392941B/zh not_active IP Right Cessation
- 2006-12-30 CN CN2006101722829A patent/CN101097370B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585647A (en) * | 1993-06-29 | 1996-12-17 | Kabushiki Kaisha Toshiba | Integrated circuit device having an insulating substrate, and a liquid crystal display device having an insulating substrate |
| TW457728B (en) * | 1999-06-04 | 2001-10-01 | Semiconductor Energy Lab | Electro-optical device and electronic device |
| US20060061701A1 (en) * | 2004-09-22 | 2006-03-23 | Shih-Chang Chang | Pixel of a liquid crystal panel, method of fabricating the same and driving method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080003179A (ko) | 2008-01-07 |
| CN101097370A (zh) | 2008-01-02 |
| CN101097370B (zh) | 2010-05-19 |
| KR101331803B1 (ko) | 2013-11-25 |
| TW200801751A (en) | 2008-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0652595B1 (en) | Thin film semiconductor device for display and method of producing same | |
| US7300831B2 (en) | Liquid crystal display device having driving circuit and method of fabricating the same | |
| JP4302347B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| US7642554B2 (en) | Array substrate for liquid crystal display device | |
| US8953110B2 (en) | Liquid crystal display and method for fabricating the same | |
| US20100032664A1 (en) | Thin film transistor substrate and a fabricating method thereof | |
| US7499120B2 (en) | Liquid crystal display pixel structure and method for manufacturing the same | |
| KR101250790B1 (ko) | 액정표시장치의 제조방법 | |
| JP3943200B2 (ja) | 半導体装置の作製方法 | |
| KR101056013B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR101338106B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US7602454B2 (en) | Liquid crystal display and method for fabricating the same | |
| TWI392941B (zh) | 液晶顯示器及其製造方法 | |
| KR101153297B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101338107B1 (ko) | 액정표시장치의 제조방법 | |
| KR101224049B1 (ko) | 액정표시장치의 제조방법 | |
| KR101338108B1 (ko) | 액정표시장치의 제조방법 | |
| JP2006259241A (ja) | 電気光学装置の製造方法 | |
| KR101266275B1 (ko) | 액정표시장치의 제조방법 | |
| JP4286754B2 (ja) | 表示装置の作製方法 | |
| KR101358220B1 (ko) | 액정표시장치의 제조방법 | |
| KR20010009012A (ko) | 액정표시장치의 박막트랜지스터측 판넬 및 그 형성방법 | |
| KR20080062948A (ko) | 액정표시장치의 제조방법 | |
| KR20090050445A (ko) | 액정표시장치의 제조방법 | |
| KR20050070438A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |