CN101097370B - 液晶显示器及其制造方法 - Google Patents

液晶显示器及其制造方法 Download PDF

Info

Publication number
CN101097370B
CN101097370B CN2006101722829A CN200610172282A CN101097370B CN 101097370 B CN101097370 B CN 101097370B CN 2006101722829 A CN2006101722829 A CN 2006101722829A CN 200610172282 A CN200610172282 A CN 200610172282A CN 101097370 B CN101097370 B CN 101097370B
Authority
CN
China
Prior art keywords
film
pixel portion
circuit part
region
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101722829A
Other languages
English (en)
Other versions
CN101097370A (zh
Inventor
李锡宇
金荣柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101097370A publication Critical patent/CN101097370A/zh
Application granted granted Critical
Publication of CN101097370B publication Critical patent/CN101097370B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Abstract

本发明提供液晶显示器及其制造方法。该液晶显示器的制造方法包括以下步骤：制备限定了分为薄膜晶体管区和存储区的像素部分的绝缘基板；在基板的整个表面上顺序地形成多晶硅膜和存储电极膜；对存储电极膜和多晶硅膜选择性地进行构图，以形成覆盖像素部分的像素图案；以及从像素图案选择性地去除薄膜晶体管区的存储电极膜，以在存储区中形成存储电极并同时在薄膜晶体管区中形成有源层，该有源层是由被存储电极暴露的多晶硅膜形成的。由于通过使用单个掩模的衍射曝光来形成有源层和存储电极，因此可以减少在制造薄膜晶体管的过程中使用的掩模的数量，以减少制造工艺步骤和制造成本。

Description

液晶显示器及其制造方法
技术领域
本发明涉及液晶显示器及其制造方法，更具体地说，涉及其中减少了掩模数量以简化制造工艺步骤并提高合格率、并且确保孔径比以提高亮度的液晶显示器及其制造方法。
背景技术
在最近的信息社会中，显示器作为视觉信息传输介质得到了重视。开发显示器的关键取决于对低功耗、薄外形、轻重量以及高画面质量的要求。与平板显示器(FPD)的主要装置相对应的液晶显示器(LCD)具有可以满足这些要求的性能，并且能够进行大规模生产。因此，已经制造了基于LCD的各种新产品，并且已经广泛使用LCD作为可以代替阴极射线管(CRT)的主要部件。
通常，LCD通过向按矩阵布置排列的多个液晶单元分别提供根据图像信息的数据信号并对这些液晶单元的透光率进行控制，来显示希望的图像。
LCD主要采用其中使用非晶硅薄膜晶体管(a-Si TFT)作为开关元件来对像素部分的液晶进行驱动的有源矩阵驱动模式。
1979年英国的LeComber建立了非晶硅薄膜晶体管的概念，自1986年起已将其实际用作3″液晶便携式电视。最近，已开发出50″或更大的大尺度薄膜晶体管LCD。具体地说，非晶硅薄膜晶体管已经得到积极使用，因为它使得能够进行低温处理步骤以使用低成本的绝缘基板。
然而，非晶硅薄膜晶体管由于电迁移率为1cm2/Vsec而在应用于需要大于1MHz的高速操作的外围电路的方面存在局限。在这方面，正在进行使用多晶硅(poly-Si)薄膜晶体管将像素部分和驱动电路部分同时集成在玻璃基板上的研究，其中多晶硅薄膜晶体管的场效应迁移率大于非晶硅薄膜晶体管的场效应迁移率。
自从1982年开发出液晶彩色电视以来，已经使用多晶硅薄膜晶体管作为诸如摄像机的小尺寸模块。由于多晶硅薄膜晶体管具有灵敏度低和场效应迁移率高的优点，因此可以在基板上直接制造驱动电路。
迁移率的增大可以提高确定驱动像素的数量的驱动电路部分的工作频率。这有利于显示器的精细。此外，由于通过缩短像素部分的信号电压的充入时间可以减小传输信号的失真，因此有望提高画面质量。
此外，由于与具有25V的高驱动电压的非晶硅薄膜晶体管相比，可以在低于10V的电压来驱动多晶硅薄膜晶体管，因此多晶硅薄膜晶体管具有功耗低的优点。
以下，参照图1对LCD的结构进行详细描述。
图1是例示了通用LCD(尤其是驱动电路集成在阵列基板上的LCD)的结构的平面图。
如图1所示，该LCD包括滤色器基板5、阵列基板10以及形成在滤色器基板5与阵列基板10之间的液晶层(未示出)。
阵列基板10包括像素部分35和驱动电路部分30，其中像素部分35是单位像素按矩阵布置排列的图像显示区，驱动电路部分30包括沿着像素部分35的轮廓布置的数据驱动电路31和选通驱动电路32。尽管未示出，但是阵列基板10的像素部分35包括：沿垂直和水平方向设置在基板10上以限定多个像素区的多条选通线和数据线；形成在选通线与数据线的交叉部分的薄膜晶体管；以及形成在像素区中的像素电极。
各个薄膜晶体管充当向像素电极施加信号电压或阻断到像素电极的信号电压的开关元件，并且是使用电场对电流的流动进行控制的一种场效应晶体管(FET)。
阵列基板10的驱动电路部分30位于比滤色器基板5更突出的阵列基板10的像素部分35的轮廓中。数据驱动电路31沿着阵列基板10的长边，而选通驱动电路32沿着阵列基板10的短边。
此时，在数据驱动电路31和选通驱动电路32中，使用充当逆变器的互补金属氧化物半导体(CMOS)结构的薄膜晶体管来适当地对输入信号进行输出。
CMOS是在需要高速信号处理的驱动电路部分的薄膜晶体管中使用的MOS结构的一种集成电路，既需要n沟道薄膜晶体管又需要p沟道薄膜晶体管，并且具有与NMOS和PMOS的中间级相对应的速度和密度特性。
选通驱动电路32和数据驱动电路31分别用于通过选通线和数据线向像素电极提供扫描信号和数据信号。由于电路32和31与外部信号输入端子(未示出)相连接，因此它们用于对通过外部信号输入端子输入的外部信号进行控制并将这些外部信号输出给像素电极。
此外，滤色器基板5的像素部分35包括显示颜色的滤色器(未示出)、和充当形成在阵列基板10中的像素电极的对电极的公共电极(未示出)。
如上所述地构造的滤色器基板5与阵列基板10设置有单元间隙，以使得它们由间隔物(未示出)而彼此隔开。由形成在像素部分35的轮廓中的密封图案(未示出)将滤色器基板5与阵列基板10相互接合，以形成单元LCD板。此时，由形成在滤色器基板5或阵列基板10中的接合键而将基板5与10相互接合。
由于带有驱动电路的上述LCD使用多晶硅薄膜晶体管，因此它具有装置特性优异、画面质量优异、精细和功耗低的优点。
然而，由于带有驱动电路的LCD应当配备有形成在单个基板上的n沟道薄膜晶体管和p沟道薄膜晶体管，所以它的制造工艺步骤比只形成单个类型沟道的非晶硅薄膜晶体管的制造工艺步骤更复杂。
在包括薄膜晶体管的阵列基板的制造过程中，需要进行几次光刻工艺。
光刻工艺包括通过将印刷在掩模上的图案转印到其上淀积有薄膜的基板上而形成希望图案的一系列工艺步骤，其中这一系列工艺步骤包括对光刻胶的涂敷、曝光和显影工艺步骤。在此情况下，存在如下问题：光刻工艺会降低产品合格率，并增大薄膜晶体管具有缺陷的概率。
特别的是，由于被设计为形成图案的掩模很昂贵，因此如果掩模的数量增加，则LCD的制造成本会成比例地增加。
发明内容
因此，本发明的目的是提供液晶显示器及其制造方法，其中减少了掩模的数量以简化制造工艺步骤并提高合格率，并且确保孔径比以提高亮度。
为了实现这些目的和其他优点，并且根据本文中所具体体现和广泛描述的发明宗旨，提供了一种液晶显示器的制造方法，该制造方法包括以下步骤：制备限定了分为薄膜晶体管区和存储区的像素部分的绝缘基板；在所述基板的整个表面上顺序地形成多晶硅膜和存储电极膜；对所述存储电极膜和所述多晶硅膜选择性地进行构图，以形成覆盖所述像素部分的像素图案；以及从所述像素图案选择性地去除所述薄膜晶体管区的所述存储电极膜，以在所述存储区中形成存储电极并同时在所述薄膜晶体管区中形成有源层，该有源层是由所述存储电极暴露的多晶硅膜形成的。
优选的是，所述制造方法还包括以下步骤：在所述多晶硅膜与所述存储电极膜之间形成绝缘膜。由氧化硅膜(SiO2)形成所述绝缘膜。
优选的是，通过对所述存储电极膜、所述绝缘膜以及所述多晶硅膜选择性地进行构图来形成所述像素图案。
优选的是，通过从所述像素图案顺序地去除所述薄膜晶体管区的所述存储电极膜和所述绝缘膜来形成所述存储电极。
优选的是，由N+硅层或金属膜形成所述存储电极膜。
优选的是，通过使用单个掩模进行衍射曝光来形成所述有源层和所述存储电极。
所述制造方法还包括在所述基板与所述多晶硅膜之间形成缓冲层的步骤。
在形成了所述有源层之后，所述制造方法还包括以下步骤：分别在所述薄膜晶体管区的所述有源层上形成栅极并在所述存储电极上形成公共线；在所述栅极的两侧的下方的有源层中形成源区和漏区；在具有所述源区和漏区的所述基板上形成钝化膜；对所述钝化膜进行构图以分别形成分别暴露所述源区和所述漏区的第一接触孔和第二接触孔；用所述第一接触孔对所述钝化膜进行填充以形成与所述源区相连接的源极，还用所述第二接触孔对所述钝化膜进行填充以形成与所述漏区相连接的漏极；以及形成源极图案和漏极图案，所述源极图案覆盖所述源极，所述漏极图案覆盖所述漏极。
在形成所述栅极和所述公共电极之前，所述制造方法还包括在具有所述有源层的所述基板上形成栅绝缘膜的步骤。
通过在具有所述源极和所述漏极的所述基板上形成金属膜并对该金属膜进行构图来形成所述源极图案和所述漏极图案。
优选的是，将所述第二接触孔形成为同时暴露所述漏区和所述存储电极的一部分。
优选的是，通过在具有所述源区和漏区的所述基板上淀积氧化硅膜并对该氧化硅膜进行活化退火，并且在具有所述活化氧化硅膜的所述基板上淀积氮化硅膜并对该氮化硅膜进行氢化退火，来形成所述钝化膜。
优选的是，通过在具有所述源区和漏区的所述基板上顺序地形成氧化硅膜和氮化硅膜，并在对所述氮化硅膜和所述氧化硅膜进行退火之后同时执行对所述氧化硅膜的活化和对所述氮化硅膜的氢化，来形成所述钝化膜。
优选的是，通过在具有所述源区和漏区的所述基板上顺序地形成氧化硅膜、氮化硅膜和氧化硅膜来形成所述钝化膜。
在本发明的另一方面中，提供了一种液晶显示器，该液晶显示器包括：限定了分为薄膜晶体管区和存储区的像素部分的绝缘基板；形成在所述基板上以至少覆盖所述薄膜晶体管区的有源层；以及形成在所述有源层上以选择性地覆盖所述存储区的存储电极。
优选的是，所述有源层是多晶硅膜。
优选的是，所述液晶显示器还包括插在所述有源层与所述存储电极之间的绝缘膜。
优选的是，所述存储电极是N+硅层或金属膜。
优选的是，所述液晶显示器还包括插在所述基板与所述有源层之间的缓冲层。
优选的是，所述液晶显示器还包括：分别形成在具有所述存储电极的所述基板上的栅极和公共线；形成在所述栅极的两侧的下方的有源层中的源区和漏区；形成在具有所述源区和漏区的所述基板上的钝化膜；穿透所述钝化膜而分别暴露出所述源区和所述漏区的第一接触孔和第二接触孔；用所述第一接触孔对所述钝化膜进行填充而形成的与所述源区相连接的源极，和用所述第二接触孔对所述钝化膜进行填充而形成的与所述漏区相连接的漏极；以及覆盖所述源极的源极图案和覆盖所述漏极的漏极图案。
优选的是，所述液晶显示器还包括插在具有所述存储电极的所述基板与所述栅极之间的栅绝缘膜。优选的是，所述栅绝缘膜是氧化硅膜(SiO2)。
优选的是，所述第二接触孔同时暴露所述漏区和所述存储电极的一部分。
优选的是，所述钝化膜是由以下三者中的至少一个形成的：单个氮化硅膜(SiNx)、顺序地淀积的氧化硅膜(SiO2)/氮化硅膜(SiNx)的淀积层、以及顺序地淀积的氧化硅膜(SiO2)/氮化硅膜(SiNx)/氧化硅膜(SiO2)的淀积层。
根据结合附图的本发明的以下详细说明，本发明的上述和其他目的、特征、方面以及优点将变得更显见。
附图说明
附图被包括进来以提供对本发明的进一步理解并被并入且构成本说明书的一部分，附图示出了本发明的实施例，并且与说明一起用于说明本发明的原理。
在附图中：
图1是例示了具有驱动电路的通用LCD的结构的平面图；
图2是例示了根据本发明第一实施例的LCD的阵列基板的一部分的平面图；
图3A到3I是例示了图2所示的阵列基板的沿着线II-II′的顺序制造工艺步骤的剖面图；
图4是例示了根据本发明第二实施例的LCD的阵列基板的一部分的平面图；
图5A到5G是沿图4的线III-III′所截取的剖面图，例示了根据本发明第二实施例的LCD的制造方法的工艺步骤。
具体实施方式
下面将详细描述本发明的优选实施例，其示例示出在附图中。
图2是例示了根据本发明第一实施例的LCD的阵列基板的一部分的平面图。特别的是，图2例示了包括像素部分的薄膜晶体管的一个像素。
尽管实际LCD包括由N条选通线与M条数据线(其中选通线与数据线交叉)形成的M×N个像素，但是为了使描述简明，图2例示了一个像素。
如图2所示，根据本发明第一实施例的阵列基板110包括：沿垂直和水平方向设置在基板110上以限定像素区的选通线116和数据线117；形成在选通线116与数据线117的交叉部分的薄膜晶体管；以及形成在像素区中并与薄膜晶体管相连接以与滤色器基板(未示出)的公共电极一起对液晶(未示出)进行驱动的像素电极118。
薄膜晶体管包括与选通线116相连接的栅极121、与数据线117相连接的源极122以及与像素电极118相连接的漏极123。薄膜晶体管还包括使用提供给栅极121的选通电压而在源极122与漏极123之间形成导电沟道的有源图案124′。
此时，第一实施例的有源图案124′由多晶硅薄膜形成，并且有源图案124′的一部分向像素区延伸以连接到与公共线108一起构成第一存储电容器的存储图案124″。换句话说，公共线108沿与选通线116的方向大致相同的方向形成在像素区中，并与其下方的存储图案124″相交叠以通过插入第一绝缘膜(未示出)而形成第一存储电容器。此时，针对构成有源图案124′的多晶硅薄膜，通过单独的掩模工艺进行存储掺杂从而形成第一实施例的存储图案124″。
源极122和漏极123通过分别形成在第一绝缘膜和第二绝缘膜(未示出)中的第一接触孔140a和第二接触孔140b而与有源图案124′的源区和漏区电连接。此外，源极122的一部分沿一个方向延伸以构成数据线117的一部分，漏极123的一部分延伸到像素区以通过形成在第三绝缘膜(未示出)中的第三接触孔140c而与像素电极118电连接。
此时，延伸到像素区的漏极123的一部分与其下方的公共线108相交叠，以通过插入第二绝缘膜来形成第二存储电容器。
以下，参照图3A到3I对上述阵列基板的制造工艺步骤进行描述。
图3A到3I是例示了图2所示的阵列基板的沿着线II-II′的顺序的制造工艺步骤的剖面图。图3A到3I示例性地例示了设置有n沟道TFT的像素部分的阵列基板的制造工艺。在此情况下，在像素部分中既形成n沟道TFT又形成p沟道TFT。
如图3A所示，在诸如玻璃的透明绝缘材料的基板110上形成硅薄膜，然后使该硅薄膜结晶以形成多晶硅薄膜。此时，由像素部分和电路部分(未示出)来限定基板110，其中像素部分分为n沟道TFT区和存储区，电路部分分为n沟道TFT区和p沟道TFT区。然后，通过光刻工艺(第一掩模工艺)对多晶硅薄膜进行构图以形成构成有源图案和存储图案124″的多晶硅薄膜图案124。此时，可以在基板110与多晶硅薄膜图案124之间插入缓冲层111。
如图3B所示，由光刻胶部分地覆盖多晶硅薄膜图案124以执行掺杂，由此形成存储图案124″。多晶硅薄膜图案124的被光刻胶覆盖的部分形成有源图案124′，在此情况下，需要另一光刻工艺(第二掩模工艺)。
如图3C所示，在基板110的整个表面上顺序地形成第一绝缘膜115a和第一导电膜，然后使用光刻工艺(第三掩模工艺)对第一导电膜进行选择性的构图，以在有源图案124′上由该第一导电膜形成栅极121，同时在存储图案124″上由该第一导电膜形成公共线。可以由低电阻的不透明导电材料(如铝(Al)、Al合金、钨(W)、铜(Cu)、铬(Cr)和钼(Mo))来形成第一导电膜，以形成栅极121和公共线108。此时，在像素区内，公共线108与其下方的存储图案124″相交叠，从而通过插入第一绝缘膜115a而形成第一存储电容器。
如图3D所示，在具有第一栅极121和公共线108的基板上形成光刻胶的第一遮挡膜170。第一遮挡膜170覆盖了像素部分和电路部分的n沟道TFT区的阵列基板110的整个表面。对第一遮挡膜170进行构图以暴露p沟道TFT区。然后使用第一遮挡膜170作为掩模将重掺杂p+离子注入电路部分的p沟道TFT区中，以形成p+源区和漏区(未示出)(第四掩模工艺)。
如图3E所示，去除第一遮挡膜。随后，在具有p+源区和漏区的基板上形成第二遮挡膜170′。将第二遮挡膜170′构图为覆盖电路部分的p沟道TFT区和像素/电路部分的n沟道TFT区的一部分和存储区。然后使用第二遮挡膜170′作为掩模将重掺杂n+离子注入像素部分的有源图案124′的预定区中，由此在像素部分的有源图案124′中形成n+源区124a和漏区124b(第五掩模工艺)。
如图3F所示，去除第二遮挡膜170′，然后向去除了第二遮挡膜的基板110的整个表面中注入轻掺杂n-离子，以形成轻掺杂漏(LDD)区124I。在图3F中，标号124c表示形成源区124a与漏区124b之间的导电沟道的沟道区。更详细地说，LDD区124I形成在n+源区124a与沟道区124c之间以及n+漏区124b与沟道区124c之间。
同时，尽管未示出，在像素部分的n沟道TFT区中形成LDD区124I的同时，还向电路部分的n沟道TFT区中注入n-离子，以形成LDD区。
然后，在具有像素部分的n沟道TFT区的基板110的整个表面上淀积第二绝缘膜115b之后，通过光刻工艺(第六掩模工艺)部分地去除第一绝缘膜115a和第二绝缘膜115b，以形成第一接触孔140a和第二接触孔140b，其中第一接触孔140a部分地暴露源区124a，第二接触孔140b部分地暴露漏区124b。
如图3G所示，在基板110的整个表面上形成第二导电膜，然后使用光刻工艺(第七掩模工艺)对其进行构图，以形成通过第一接触孔140a与源区124a电连接的源极122，还形成通过第二接触孔140b与漏区124b电连接的漏极123。此时，源极122的一部分沿一个方向延伸以形成数据线117，而漏极123的一部分延伸到像素区，并与其下方的公共线108相交叠以通过插入第二绝缘膜115b而形成第二存储电容器。
如图3H所示，在基板110的整个表面上淀积第三绝缘膜115c，然后使用光刻工艺(第八掩模工艺)对其进行构图，以形成部分地暴露漏极123的第三接触孔140c。
如图3I所示，在其上形成有第三绝缘膜115c的基板110的整个表面上形成第三导电膜，然后使用光刻工艺(第九掩模工艺)选择性地对其进行构图，以形成通过第三接触孔140c与漏极123电连接的像素电极118。可以由具有优异透射率的透明导电材料(如氧化铟锡(ITO)或氧化铟锌(IZO))来形成第三导电膜，以形成像素电极118。
如上所述，在本发明的第一实施例中，由多晶硅薄膜来形成有源图案和存储电极，并通过单独的掩模工艺对存储图案执行存储掺杂，由此可以通过总共9个掩模工艺来制造像素部分和电路部分的TFT。
图4是例示了根据本发明第二实施例的LCD的阵列基板的一部分的平面图。
如图4所示，根据本发明第二实施例的绝缘基板201包括沿垂直和水平方向设置以限定像素区的选通线250和数据线240。绝缘基板201对应于阵列基板。在选通线250与数据线240的交叉部分形成有充当开关元件的薄膜晶体管，在像素区中形成有作为像素电极的像素部分的漏极图案225P2，该漏极图案225P2与薄膜晶体管相连接以与滤色器基板(未示出)的公共电极(未示出)一起对液晶(未示出)进行驱动。
薄膜晶体管包括像素部分的栅极213P2和像素电极的源极223S1和漏极223D1，其中栅极213P2与选通线250相连接，源极223S1和漏极223D1与数据线240相连接。薄膜晶体管还包括使用提供给栅极213P2的选通电压而在源极223S1与漏极223D1之间形成导电沟道的第一有源层205P1。
第一有源层205P1分为像素区的源区205P1S和像素区的漏区205P1D。第一有源层205P1的一部分延伸到像素区，在延伸的第一有源层205P1的上方形成有存储电极209P。可以使用n+硅层或金属膜对存储电极209P进行构图。可以在第一有源层205P1与存储电极209P之间插入绝缘膜(未示出)。
在像素区中沿与选通线250的方向大致相同的方向形成有公共线213P3。公共线213P3与存储电极209P相交叠，其间插入有栅绝缘膜(未示出)以构成存储电容器。可以使用与栅极213P2的膜相同的膜对公共线213P3进行构图。如果在有源层205P1与存储电极209P之间插入绝缘膜，则该绝缘膜可以是第一栅绝缘膜，并且上述栅绝缘膜可以是第二栅绝缘膜。
设置有钝化膜(未示出)以覆盖具有公共线213P3的基板。在该钝化膜和栅绝缘膜中形成有第一接触孔221H1和第二接触孔221H2，其中第一接触孔221H1暴露源区205P1S，而第二接触孔221H2暴露漏区205P1D。源极223S1和漏极223D1分别通过第一接触孔221H1和第二接触孔221H2而与第一有源层205P1的源区205P1S和漏区205P1D电连接。
漏极图案225P2覆盖漏极223D1并部分地延伸到像素区。漏极图案225P2可以是像素电极。在像素部分的漏极223S1上形成有像素部分的源极图案225P1。可以使用同一膜来对漏极图案225P2和源极图案225P1进行构图。
图5A到5G是沿图4的线III-III′所截取的剖面图，例示了根据本发明第二实施例的LCD的制造方法的工艺步骤。
如图5A所示，制备绝缘基板201。在该绝缘基板201中分别限定有像素部分和电路部分，其中像素部分分为n沟道(或p沟道)薄膜晶体管和存储区，电路部分分为n沟道薄膜晶体管区和p沟道薄膜晶体管区。换句话说，可以在像素部分中形成n沟道薄膜晶体管区或p沟道薄膜晶体管区，而在电路部分中形成n沟道薄膜晶体管区和p沟道薄膜晶体管区，以构成CMOS结构。绝缘基板201可以是阵列基板。此外，绝缘基板201可以是诸如玻璃的透明绝缘基板。在绝缘基板201上顺序地形成缓冲层203、多晶硅膜205、绝缘膜207以及存储电极膜209。绝缘膜207可以是栅绝缘膜。此外，绝缘膜207可以是氧化硅膜(SiO2)。可以略去绝缘膜207。存储电极膜209可以是n+硅膜或金属膜。
如图5B所示，使用狭缝或半色调掩模(未示出)在具有存储电极膜209的基板上形成第一遮挡膜230。可以按如下方式来形成第一遮挡膜230：电路部分的n沟道薄膜晶体管区和p沟道薄膜晶体管区以及像素部分的n沟道薄膜晶体管区比像素部分的存储区相对较薄。使用第一遮挡膜230对存储电极膜、绝缘膜以及多晶硅膜进行选择性的刻蚀，以形成像素图案210P1以及第一电路图案210P2和第二电路图案210P3，其中像素图案210P1覆盖像素部分，第一电路图案210P2和第二电路图案210P3分别覆盖电路部分的n沟道薄膜晶体管区和p沟道薄膜晶体管区。可以同时对存储电极膜、绝缘膜以及多晶硅膜进行刻蚀。在此情况下，可以执行干法刻蚀工艺或者湿法和干法刻蚀工艺。
如图5C所示，通过对第一遮挡膜230进行灰化来形成第一遮挡膜230P。在电路部分的n沟道薄膜晶体管区和p沟道薄膜晶体管区以及像素部分的薄膜晶体管区(它们相对较薄)中去除第一遮挡膜，而在像素部分的存储区中选择性地保留第一遮挡膜。随后，从被剩余的第一遮挡膜230P暴露的像素图案210P1以及第一电路图案210P2和第二电路图案210P3选择性地去除存储电极膜和绝缘膜。此时，在像素部分的n沟道薄膜晶体管区、电路部分的n沟道薄膜晶体管区以及电路部分的p沟道薄膜晶体管区中形成了多晶硅的第一有源层205P1、第二有源层205P2以及第三有源层205P3。
如图5D所示，去除剩余的第一遮挡膜。在具有第一有源层205P1、第二有源层205P2以及第三有源层205P3的基板上顺序地形成栅绝缘膜211、第一金属膜213以及第二遮挡膜233。同时，如果如图5A所示地在多晶硅膜205与存储电极膜209之间插入绝缘膜207，则该绝缘膜可以是第一栅绝缘膜，并且栅绝缘膜211可以是第二栅绝缘膜。如果栅绝缘膜具有如上所述的第一栅绝缘膜和第二栅绝缘膜的双重结构，则该具有双重结构的栅绝缘膜的总厚度对应于将第一栅绝缘膜的厚度加到第二栅绝缘膜的厚度而获得的值。因此，通过恰当地控制第一栅绝缘膜的厚度和第二栅绝缘膜的厚度，可以将根据本发明的具有双重结构的栅绝缘膜形成为与现有厚度相同的厚度。
同时，对第二遮挡膜233进行构图以使其选择性地覆盖像素部分、电路部分的n沟道薄膜晶体管区、其中将形成p沟道薄膜晶体管区的p沟道栅极的部分。换句话说，对第二遮挡膜233进行构图以使其仅选择性地暴露电路部分的p沟道薄膜晶体管区的其中将形成源区和漏区的部分。
随后，使用第二遮挡膜233对第一金属膜进行刻蚀以在电路部分的p沟道薄膜晶体管区中形成电路部分的第一栅极213P1。此时，由于像素部分和电路部分的n沟道薄膜晶体管区被第二遮挡膜233掩蔽，因此第一金属膜保留下来而不被构图。然后，使用第二遮挡膜233对具有电路部分的第一栅极213P1的基板执行p+掺杂。结果，在第三有源层205P3中形成了电路部分的第一源区205P3S和漏区205P3D。
如图5E所示，去除第二遮挡膜。在具有电路部分的第一栅极213P的基板的整个表面上形成第三遮挡膜235。将第三遮挡膜235构图为覆盖像素部分的其中将形成栅极和公共线的部分、以及电路部分的其中将在n沟道薄膜晶体管区中形成第二栅极的部分和p沟道薄膜晶体管区。
如图5F所示，使用第三遮挡膜对剩余的第一金属膜进行刻蚀，以在像素部分中形成栅极213P2和公共线213P3，同时在电路部分的n沟道薄膜晶体管区中形成第二栅极213P4。可以通过湿法刻蚀来对剩余的第一金属膜进行刻蚀。结果，可以在横向上对栅极213P2、公共线213P3以及第二栅极213P4进行过度刻蚀。随后，对具有第三遮挡膜的基板执行n+离子掺杂。结果，在像素部分的n沟道薄膜晶体管区中形成了源区205P1S和漏区205P1D，并在电路部分的n沟道薄膜晶体管区中形成了第二源区205P2S和第二漏区205P2D。换句话说，在像素部分的栅极213P2的两侧的下方的第一有源层205P1中形成了源区205P1S和漏区205P1D。此外，在电路部分的栅极213P4的两侧的下方的第二有源层205P2中形成了第二源区205P2S和第二漏区205P2D。
然后，去除第三遮挡膜，然后使用栅极213P2和第二栅极213P4作为掩模对基板的整个表面执行LDD掺杂(n-)。结果，在像素部分的n沟道薄膜晶体管区中形成了第一LDD区205P1L，而在电路部分的n沟道薄膜晶体管区中形成了第二LDD区205P2L。第一LDD区205P1L和第二LDD区205P2L形成得像湿法CD偏压那样，并且可以通过在没有单独掩模的状态下对基板的整个表面进行掺杂而获得。去除剩余的第三遮挡膜。
如图5G所示，在具有第一LDD区205P1L和第二LDD区205P2L的基板上形成钝化膜221。可以使用按预定顺序淀积的氧化硅膜(SiO2)和氮化硅膜(SiNx)作为钝化膜221。此时，按如下方式形成钝化膜221：在淀积了氧化硅膜并对其进行活化退火之后，淀积氮化硅膜并对其进行氢化退火(第一方法)。另选的是，按如下方式形成钝化膜221：顺序地形成氧化硅膜和氮化硅膜，然后对其进行退火(第二方法)。如果通过第二方法形成钝化膜221，则可以通过一次退火同时执行对氧化硅膜的活化和对氮化硅膜的氢化。
同时，可以使用单个氮化硅膜作为钝化膜221。如上所述，本发明采用氮化硅膜作为钝化膜221。在此情况下，氮化硅膜充当可以对氢化起作用的氢源。
然而，如果如上所述地采用氧化硅膜(SiO2)/氮化硅膜(SiNx)的结构或单个氮化硅膜(SiNx)的结构作为钝化膜，则氮化硅膜具有6.5到7.0的介电常数，在淀积厚度相同的情况下的每单位面积电容大于介电常数为3.9的氧化硅膜的每单位面积电容。因此，分别设置在钝化膜的上方和下方的选通线与数据线之间的电效应增大，由此信号延迟会增大，从而在高速工作和高分辨率方面可能会出现问题。
为了解决这种问题，可以将钝化膜221形成为氧化硅膜(SiO2)/氮化硅膜(SiNx)/氧化硅膜(SiO2)的三重结构，其中在氮化硅膜上淀积介电常数低的氧化硅膜。如果采用氧化硅膜(SiO2)/氮化硅膜(SiNx)/氧化硅膜(SiO2)的三重结构作为钝化膜221，则对于相同淀积厚度的每单位面积电容可以小于氧化硅膜(SiO2)/氮化硅膜(SiNx)的结构或者氮化硅膜(SiNx)的结构的每单位面积电容。结果，选通线与数据线之间的电效应减小，由此信号延迟减小，从而可以实现高速工作或高分辨率。
接下来，使用单独的掩模(未示出)对钝化膜和栅绝缘膜进行刻蚀，以形成第一接触孔221H1、第二接触孔221H2、第三接触孔221H3、第四接触孔221H4、第五接触孔221H5以及第六接触孔221H6。第一接触孔221H1和第二接触孔221H2暴露像素部分的源区205P1S和漏区205P1D。在此情况下，对第二接触孔221H2进行构图以暴露存储电极209P的一部分以及像素部分的漏区205P1D。第三接触孔221H3和第四接触孔221H4暴露电路部分的第二源区205P2S和第二漏区205P2D。第五接触孔221H5和第六接触孔221H6暴露电路部分的第一源区205P3S和第一漏区205P3D。
随后，在具有这些接触孔的基板上形成第二金属膜。然后对第二金属膜进行构图以在像素部分的n沟道薄膜晶体管区中形成源极223S1和漏极223D1，其中源极223S1和漏极223D1分别覆盖第一接触孔221H1和第二接触孔221H2。在形成源极223S1和漏极223D1的同时，还在电路部分的n沟道薄膜晶体管区中形成第二源极223S3和第二漏极223D3，其中第二源极223S3和第二漏极223D3分别覆盖第三接触孔221H3和第四接触孔221H4。此外，在电路部分的p沟道薄膜晶体管区中形成第一源极223S2和第一漏极223D2，其中第一源极223S2和第一漏极223D2分别覆盖第五接触孔221H5和第六接触孔221H6。
随后，在具有源极223S1、223S2和223S3以及漏极223D1、223D2和223D3的基板上形成透明导电膜。然后对该透明导电膜进行构图以形成像素部分的源极图案225P1和漏极图案225P2，源极图案225P1和漏极图案225P2分别覆盖像素部分的源极223S1和漏极223D1。在此情况下，像素部分的漏极图案225P2覆盖像素部分的漏极223D1，并被构图成延伸到像素区。像素部分的漏极图案225P2可以是像素电极。同时，还在电路部分的p沟道薄膜晶体管区和n沟道薄膜晶体管区中形成第一源极图案225P5和第二源极图案225P3以及第一漏极图案225P6和第二漏极图案225P4，其中第一源极图案225P5和第二源极图案225P3覆盖第一源极223S2和第二源极223S3，并且第一漏极图案225P6和第二漏极图案225P4覆盖第一漏极223D2和第二漏极223D3。
如上所述，在本发明的第二实施例中，通过衍射曝光形成有源层和存储电极(第一掩模工艺)，在电路部分的p沟道薄膜晶体管区中形成栅极(第二掩模工艺)，在像素部分中形成栅极和公共线(第三掩模工艺)，在钝化膜中形成接触孔(第四掩模工艺)，形成源极和漏极(第五掩模工艺)，并且形成源极图案和漏极图案(第六掩模工艺)。因此，可以按高孔径比实现六掩模的CMOS结构。
根据本发明的LCD及其制造方法具有以下优点。
通过衍射曝光工艺使用单个掩模来形成有源层和存储电极。用于制造薄膜晶体管的掩模的数量减少，这可以减少制造工艺步骤和制造成本。
在本发明中，由于通过在有源层上插入绝缘膜来形成存储电极，因此防止了有源层被破坏，由此可以改进薄膜晶体管的电特性。此外，由于改进了孔径比，因此可以增大亮度。
由于可以在不脱离本发明的精神或主要特征的情况下将本发明实现为多种形式，因此还应当明白，除非另行指出，否则上述实施例并不受限于以上说明的任何细节，而应当在如所附权利要求所限定的本发明的精神和范围内广泛地理解上述实施例，因此所附权利要求旨在涵盖落在所附权利要求的界限和范围或者这种界限和范围的等同物之内的所有修改和变型。

Claims (21)

1.一种液晶显示器的制造方法，该制造方法包括以下步骤：
制备限定了分为薄膜晶体管区和存储区的像素部分的绝缘基板；
在所述基板的整个表面上顺序地形成多晶硅膜、绝缘膜和存储电极膜；
在所述存储电极膜上形成遮挡膜；
利用衍射曝光掩模对所述遮挡膜选择性地进行构图以形成所述遮挡膜，使得所述遮挡膜在所述像素部分的所述薄膜晶体管区上的部分比所述遮挡膜在所述像素部分的所述存储区上的部分要薄；
利用经构图的所述遮挡膜对所述存储电极膜、所述绝缘膜和所述多晶硅膜进行构图；
去除保留在所述薄膜晶体管区上的所述遮挡膜以在所述存储区形成存储电极并同时在所述薄膜晶体管区中形成有源层，所述有源层由被所述存储电极暴露的多晶硅膜形成；
去除保留在所述存储电极上的所述遮挡膜；
在具有所述有源层的所述基板上形成栅绝缘膜；
分别在所述像素部分的所述薄膜晶体管区的所述有源层上形成所述像素部分的栅极，并在所述存储电极上形成公共线；
在所述有源层中在所述像素部分的所述栅极的两侧的下方形成所述像素部分的源区和漏区；
在具有所述像素部分的所述源区和漏区的所述基板上形成钝化膜；
对所述钝化膜进行构图，以分别形成分别暴露所述像素部分的所述源区和漏区的第一接触孔和第二接触孔；
用所述第一接触孔对所述钝化膜进行填充以形成所述像素部分的与所述像素部分的所述源区相连接的源极，还用所述第二接触孔对所述钝化膜进行填充以形成所述像素部分的与所述像素部分的所述漏区相连接的漏极；以及
形成所述像素部分的源极图案和漏极图案，所述源极图案覆盖所述像素部分的所述源极，所述漏极图案覆盖所述像素部分的所述漏极。
2.根据权利要求1所述的制造方法，其中，通过对所述存储电极膜、所述绝缘膜以及所述多晶硅膜选择性地进行构图来形成所述像素图案。
3.根据权利要求1所述的制造方法，其中，由氧化硅膜形成所述绝缘膜。
4.根据权利要求1所述的制造方法，其中，由N+硅层形成所述存储电极膜。
5.根据权利要求1所述的制造方法，其中，由金属膜形成所述存储电极膜。
6.根据权利要求1所述的制造方法，该制造方法还包括在所述基板与所述多晶硅膜之间形成缓冲层的步骤。
7.根据权利要求1所述的制造方法，其中，将所述第二接触孔形成为同时暴露所述像素部分的所述漏区和所述存储电极的一部分。
8.根据权利要求1所述的制造方法，其中，通过在具有所述像素部分的所述源区和漏区的所述基板上淀积氧化硅膜并对该氧化硅膜进行活化退火、并且在具有活化氧化硅膜的所述基板上淀积氮化硅膜并对该氮化硅膜进行氢化退火，来形成所述钝化膜。
9.根据权利要求1所述的制造方法，其中，通过在具有所述像素部分的所述源区和漏区的所述基板上顺序地形成氧化硅膜和氮化硅膜、并在对所述氮化硅膜和所述氧化硅膜进行退火之后同时执行对所述氧化硅膜的活化和对所述氮化硅膜的氢化，来形成所述钝化膜。
10.根据权利要求1所述的制造方法，其中，通过在具有所述像素部分的所述源区和漏区的所述基板上顺序地形成氧化硅膜、氮化硅膜以及氧化硅膜来形成所述钝化膜。
11.一种液晶显示器的制造方法，该制造方法包括以下步骤：
制备限定了像素部分和电路部分的绝缘基板，所述像素部分分为薄膜晶体管区和存储区，并且所述电路部分分为n沟道薄膜晶体管区和p沟道薄膜晶体管区；
在所述基板的整个表面上顺序地形成多晶硅膜、绝缘膜和存储电极膜；
在所述存储电极膜上形成遮挡膜；
利用衍射曝光掩模对所述遮挡膜选择性地进行构图以形成所述遮挡膜，使得所述遮挡膜在所述像素部分的所述薄膜晶体管区和所述n和p沟道薄膜晶体管区上的部分比所述遮挡膜在所述像素部分的所述存储区上的部分薄；
利用经构图的所述遮挡膜对所述存储电极膜、所述绝缘膜和所述多晶硅膜进行构图；
去除保留在所述像素部分的所述薄膜晶体管区和所述电路部分的所述n和p沟道薄膜晶体管区上的所述遮挡膜以在所述像素部分的所述存储区形成存储电极，并且同时在所述像素部分的所述薄膜晶体管区中形成第一有源层，以及在所述电路部分的所述n和p沟道薄膜晶体管区中形成第二和第三有源层，所述第一有源层由被所述存储电极暴露的多晶硅膜形成，并且同时形成分别覆盖所述n沟道薄膜晶体管区和所述p沟道薄膜晶体管区的第二和第三有源层；
去除保留在所述存储电极上的所述遮挡膜；
在具有所述第一、第二和第三有源层的所述基板上形成栅绝缘膜；
在所述第三有源层上形成所述电路部分的第一栅极；
在所述第三有源层上在所述电路部分的所述第一栅极的两侧的下方形成所述电路部分的第一源区和第一漏区；
在所述第一有源层和所述第二有源层上分别形成所述像素部分的栅极和所述电路部分的第二栅极；
在所述第一有源层中在所述像素部分的所述栅极的两侧的下方形成所述像素部分的源区和漏区，同时在所述第二有源层中在所述电路部分的所述第二栅极的两侧的下方形成所述电路部分的第二源区和第二漏区；
在具有所述电路部分的所述第二源区和第二漏区的所述基板上形成钝化膜；
对所述钝化膜进行构图，以形成分别暴露所述像素部分的所述源区和漏区、所述电路部分的所述第二源区和第二漏区、以及所述电路部分的所述第一源区和第一漏区的第一接触孔、第二接触孔、第三接触孔、第四接触孔、第五接触孔和第六接触孔；
对所述钝化膜上的所述第一接触孔、第三接触孔和第五接触孔进行填充，以形成所述像素部分的与所述像素部分的所述源区相连接的源极、所述电路部分的与所述电路部分的所述第二源区相连接的第二源极、以及所述电路部分的与所述电路部分的所述第一源区相连接的第一源极，同时，对所述钝化膜上的所述第二接触孔、第四接触孔和第六接触孔进行填充，以形成所述像素部分的与所述像素部分的所述漏区相连接的漏极、所述电路部分的与所述电路部分的所述第二漏区相连接的第二漏极、以及所述电路部分的与所述电路部分的所述第一漏区相连接的第一漏极；以及
形成所述像素部分的覆盖所述像素部分的所述源极的源极图案、以及所述电路部分的分别覆盖所述电路部分的所述第一源极和第二源极的第一源极图案和第二源极图案，同时，形成所述像素部分的覆盖所述像素部分的所述漏极的漏极图案、以及所述电路部分的分别覆盖所述电路部分的所述第一漏极和第二漏极的第一漏极图案和第二漏极图案。
12.一种液晶显示器，该液晶显示器包括：
限定了分为薄膜晶体管区和存储区的像素部分的绝缘基板；
形成在所述基板上以至少覆盖所述薄膜晶体管区的第一有源层，其中所述第一有源层包括有源图案区和所述存储区；
形成在所述第一有源层的所述存储区中的存储电极，其中通过对所述第一有源层的所述存储区进行掺杂而形成所述存储电极；
分别形成在具有所述存储电极的所述基板上的所述像素部分的栅极和公共线，其中，在所述像素部分中，所述公共线与其下方的所述存储电极相交叠以形成第一存储电容器；
插在具有所述存储电极的所述基板与所述像素部分的所述栅极和所述公共线之间的栅绝缘膜；
形成在所述像素部分的所述栅极的两侧的下方的所述第一有源层中的所述像素部分的源区和漏区；
形成在具有所述像素部分的所述源区和漏区的所述基板上的钝化膜；
穿透所述钝化膜而分别暴露所述像素部分的所述源区和漏区的第一接触孔和第二接触孔；
通过对所述钝化膜上的所述第一接触孔进行填充而形成的与所述像素部分的所述源区相连接的所述像素部分的源极，以及通过对所述钝化膜上的所述第二接触孔进行填充而形成的与所述像素部分的所述漏区相连接的所述像素部分的漏极，其中，所述漏极的一部分向所述像素部分延伸并与形成在其下方的所述公共线相交叠，而在其间插入有所述钝化膜，以形成第二存储电容器；
位于所述绝缘基板的整个表面上的绝缘膜；
位于所述绝缘膜中以部分地暴露所述漏极的第三接触孔；以及
位于所述绝缘膜和所述第三接触孔上的像素电极，其中所述像素电极通过所述第三接触孔与所述漏极电连接。
13.根据权利要求12所述的液晶显示器，其中，所述第一有源层是多晶硅膜。
14.根据权利要求12所述的液晶显示器，该液晶显示器还包括位于所述第一有源层与所述存储电极之上的绝缘膜。
15.根据权利要求12所述的液晶显示器，其中，所述存储电极是N+硅层。
16.根据权利要求12所述的液晶显示器，其中，所述存储电极是金属膜。
17.根据权利要求12所述的液晶显示器，该液晶显示器还包括插在所述基板与所述第一有源层之间的缓冲层。
18.根据权利要求12所述的液晶显示器，其中，所述栅绝缘膜是氧化硅膜。
19.根据权利要求17所述的液晶显示器，其中，所述第二接触孔同时暴露所述像素部分的所述漏区和所述存储电极的一部分。
20.根据权利要求17所述的液晶显示器，其中，所述钝化膜是由以下三者中的至少一个形成的：单个氮化硅膜、顺序地淀积的氧化硅膜/氮化硅膜的淀积层、以及顺序地淀积的氧化硅膜/氮化硅膜/氧化硅膜的淀积层。
21.一种液晶显示器，该液晶显示器包括：
限定了像素部分和电路部分的绝缘基板，所述像素部分分为薄膜晶体管区和存储区，所述电路部分分为n沟道薄膜晶体管区和p沟道薄膜晶体管区；
覆盖所述像素部分的所述薄膜晶体管区的第一有源层、覆盖所述n沟道薄膜晶体管区的第二有源层、以及覆盖所述p沟道薄膜晶体管区的第三有源层，所述第一有源层、第二有源层和第三有源层形成在所述绝缘基板上的同一水平面处；
形成在具有所述第三有源层的所述基板上以覆盖所述存储区的存储电极；
分别形成在所述第一有源层、第三有源层和第二有源层上的所述像素部分的栅极以及所述电路部分的第一栅极和第二栅极；
所述像素部分的形成在所述像素部分的所述栅极的两侧的下方的所述第一有源层中的源区和漏区、所述电路部分的在所述电路部分的所述第二栅极的两侧的下方的所述第二有源层中的第二源区和第二漏区、以及所述电路部分的形成在所述电路部分的所述第一栅极的两侧的下方的所述第三有源层中的第一源区和第一漏区；
形成在具有所述电路部分的所述第一源区和第一漏区的所述基板上钝化膜；
穿透所述钝化膜而分别暴露所述像素部分的所述源区和漏区、所述电路部分的所述第二源区和第二漏区、以及所述电路部分的所述第一源区和第一漏区的第一接触孔、第二接触孔、第三接触孔、第四接触孔、第五接触孔和第六接触孔；
通过对所述钝化膜上的所述第一接触孔、第三接触孔和第五接触孔进行填充而形成的所述像素部分的与所述像素部分的所述源区相连接的源极、所述电路部分的与所述电路部分的所述第二源区相连接的第二源极、和所述电路部分的与所述电路部分的所述第一源区相连接的第一源极，以及同时通过对所述钝化膜上的所述第二接触孔、第四接触孔和第六接触孔进行填充而形成的所述像素部分的与所述像素部分的所述漏区相连接的漏极、所述电路部分的与所述电路部分的所述第二漏区相连接的第二漏极、和所述电路部分的与所述电路部分的所述第一漏区相连接的第一漏极；以及
所述像素部分的覆盖所述像素部分的所述源极的源极图案、和所述电路部分的分别覆盖所述电路部分的所述第一源极和第二源极的第一源极图案和第二源极图案，以及同时形成的所述像素部分的覆盖所述像素部分的所述漏极的漏极图案、和所述电路部分的分别覆盖所述电路部分的所述第一漏极和第二漏极的第一漏极图案和第二漏极图案。
CN2006101722829A 2006-06-30 2006-12-30 液晶显示器及其制造方法 Expired - Fee Related CN101097370B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020060061663 2006-06-30
KR20060061663 2006-06-30
KR10-2006-0061663 2006-06-30
KR10-2006-0120219 2006-11-30
KR1020060120219A KR101331803B1 (ko) 2006-06-30 2006-11-30 액정표시장치 및 그 제조방법
KR1020060120219 2006-11-30

Publications (2)

Publication Number Publication Date
CN101097370A CN101097370A (zh) 2008-01-02
CN101097370B true CN101097370B (zh) 2010-05-19

Family

ID=39011288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101722829A Expired - Fee Related CN101097370B (zh) 2006-06-30 2006-12-30 液晶显示器及其制造方法

Country Status (3)

Country Link
KR (1) KR101331803B1 (zh)
CN (1) CN101097370B (zh)
TW (1) TWI392941B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104793415A (zh) * 2014-01-17 2015-07-22 群创光电股份有限公司 薄膜晶体管基板、显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383214A (zh) * 2001-04-26 2002-12-04 三星电子株式会社 液晶显示器的多晶硅薄膜晶体管及其制造方法
CN1752830A (zh) * 2004-09-22 2006-03-29 中华映管股份有限公司 液晶面板的像素结构及其制造方法与驱动方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0792500A (ja) * 1993-06-29 1995-04-07 Toshiba Corp 半導体装置
JP3245527B2 (ja) * 1995-12-13 2002-01-15 シャープ株式会社 液晶表示装置
JP3657371B2 (ja) * 1996-11-06 2005-06-08 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383214A (zh) * 2001-04-26 2002-12-04 三星电子株式会社 液晶显示器的多晶硅薄膜晶体管及其制造方法
CN1752830A (zh) * 2004-09-22 2006-03-29 中华映管股份有限公司 液晶面板的像素结构及其制造方法与驱动方法

Also Published As

Publication number Publication date
KR101331803B1 (ko) 2013-11-25
TWI392941B (zh) 2013-04-11
CN101097370A (zh) 2008-01-02
KR20080003179A (ko) 2008-01-07
TW200801751A (en) 2008-01-01

Similar Documents

Publication Publication Date Title
US7235814B2 (en) Active matrix display device and method of manufacturing the same
CN100426489C (zh) 半导体器件及其制造方法
EP0544229B1 (en) Thin film transistor device for driving circuit and matrix circuit
CN100422807C (zh) 液晶显示器件的阵列基板及其制造方法
KR20050001252A (ko) 횡전계방식 액정표시장치 및 그 제조방법
US8294840B2 (en) Liquid crystal display device with fringe field switching mode
CN105470197A (zh) 低温多晶硅阵列基板的制作方法
JP4669834B2 (ja) 液晶表示装置の製造方法
CN100592180C (zh) 液晶显示器及其制造方法
CN1637474B (zh) 液晶显示器件及其制造方法
JPH10177163A (ja) 液晶表示パネル及びその製造方法
US6818922B2 (en) Thin film transistor array and driving circuit structure
US6847414B2 (en) Manufacturing method for liquid crystal display
US20070051954A1 (en) TFT array substrate of TFT LCD having large storage capcitor and method for manufacturing same
US7602454B2 (en) Liquid crystal display and method for fabricating the same
CN101097370B (zh) 液晶显示器及其制造方法
US6703266B1 (en) Method for fabricating thin film transistor array and driving circuit
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
JP3647384B2 (ja) 薄膜半導体素子およびその製造方法並びに表示パネル
JP2006039272A (ja) 表示装置およびその製造方法
JP2004078236A (ja) スイッチング素子基板
KR20010009012A (ko) 액정표시장치의 박막트랜지스터측 판넬 및 그 형성방법
KR20090050445A (ko) 액정표시장치의 제조방법
JP2007049198A (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20211230