CN100592180C - 液晶显示器及其制造方法 - Google Patents

液晶显示器及其制造方法 Download PDF

Info

Publication number
CN100592180C
CN100592180C CN200610156392A CN200610156392A CN100592180C CN 100592180 C CN100592180 C CN 100592180C CN 200610156392 A CN200610156392 A CN 200610156392A CN 200610156392 A CN200610156392 A CN 200610156392A CN 100592180 C CN100592180 C CN 100592180C
Authority
CN
China
Prior art keywords
pixel portion
contact hole
circuit part
pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610156392A
Other languages
English (en)
Other versions
CN101097367A (zh
Inventor
金荣柱
李锡宇
朴秀婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101097367A publication Critical patent/CN101097367A/zh
Application granted granted Critical
Publication of CN100592180C publication Critical patent/CN100592180C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种液晶显示器及其制造方法。该制造方法包括制备限定像素部分的TFT区域的绝缘基板；在基板上形成有源层以覆盖像素部分的TFT区域；在有源层上形成像素部分的栅极；在有源层中位于像素部分的栅极两侧处形成像素部分的源区和像素部分的漏区；在具有像素部分的漏区的基板上形成具有第一接触孔和第二接触孔的钝化膜，所述第一接触孔和第二接触孔分别暴露像素部分的源区和像素部分的漏区；在钝化膜上顺序形成透明导电膜和金属膜；以及有选择地蚀刻所述金属膜和透明导电膜以形成顺序沉积以覆盖第一接触孔的像素部分的源极图案/像素部分的源极以及顺序沉积以覆盖第二接触孔的像素部分的漏极图案/像素部分的漏极。

Description

液晶显示器及其制造方法
本发明中所公开的内容涉及于2006年6月30日和2006年12月7日提交的在先韩国专利申请No.10-2006-0061669和No.10-2006-124001，在此引入其全部内容作为参考。
技术领域
本发明涉及一种液晶显示器及其制造方法，更具体地，涉及一种通过减少掩模数量来简化制造工序步骤和提高产量的液晶显示器及其制造方法。
背景技术
在现代信息社会中，作为信息传输媒体的显示器得到重视。研发显示器的关键在于对能耗低、外形薄、重量轻以及图像质量高的需求。作为平板显示器(FPD)中的主流器件的液晶显示器(LCD)，其性能可满足上述需求并且可进行大规模生产。因此，制造了基于LCD的各种新产品，并且LCD作为替代阴极射线管(CRT)的主要部件已被广泛使用。
通常，LCD根据图像信息通过向排列为矩阵形状的多个液晶显示单元分别提供数据信号并且控制多个液晶显示单元的透光率来显示所需图像。
LCD主要使用有源矩阵驱动模式，其中非晶硅薄膜晶体管(a-Si TFT)用开关元件，以驱动像素部分的液晶。
正如1979英国的LeComber所创建的理论，自1986年以来，非晶硅薄膜晶体管已经实际应用于3”的液晶便携电视中。近来，开发了50”或更大的大尺寸薄膜晶体管LCD。尤其是，由于非晶硅薄膜晶体管满足使用低成本绝缘基板的低温工序步骤，因此而被积极使用。
然而，由于非晶硅薄膜晶体管1cm2/Vsec的电子迁移率，其在需要高于1MHz的高速操作外围设备中使用存在限制，这样，展开了针对使用多晶硅(poly-Si)薄膜晶体管在玻璃基板上同时集成像素部分和驱动电路部分的研究，其中多晶硅薄膜晶体管的场效应迁移率高于非晶硅薄膜晶体管的场效应迁移率。
由于自1982年发展了液晶彩色电视，多晶硅薄膜晶体管已经被用于诸如可携式摄像机的小尺寸模块中。由于多晶硅薄膜晶体管具有低灵敏性和高电场效应迁移率的优点，所以可在基板上直接制造驱动电路。
迁移率的增大可改善用于确定驱动像素数目的驱动电路部分的操作频率。其使显示器更加优良。同样，由于通过减少像素部分信号电压的充电时间可减少传输信号的失真，所以有可能预期图像质量的改善。
另外，与具有25V高驱动电压的非晶硅薄膜晶体管相比，由于多晶硅薄膜晶体管可由小于10V的电压进行驱动，所以其具有低能耗的优点。
在下文中将参考图1来详细说明LCD的结构。
图1为现有技术中LCD，特别是在阵列基板上集成驱动电路的LCD，的结构平面图，。
如图1所示，LCD包括滤色片基板5、阵列基板10以及形成于滤色片基板5和阵列基板10之间的液晶层(未示出)。
阵列基板10包括像素部分35和驱动电路部分30，其中像素部分35为单元像素排列为矩阵形式的图像显示区域，并且驱动电路部分30包括数据驱动电路31和栅驱动电路32，其沿像素部分35的外围进行设置。虽然未示出，阵列基板10的像素部分35包括以垂直和水平方向设置在基板10上的多条栅线和数据线以限定多个像素区域，形成在栅线和数据线相交叉部分处的多个薄膜晶体管，以及形成于像素区域中的像素电极。
各薄膜晶体管作为开关元件施加或阻挡信号电压流入像素电极，并且为使用电场控制电流流动的场效应晶体管(FET)。
阵列基板10的驱动电路部分30位于阵列基板10比滤色片基板5更突出的像素部分35的外围。数据驱动电路31位于突出的阵列基板10的长边而栅驱动电路32位于突出的阵列基板10的短边。
此时，在数据驱动电路31和栅驱动电路32中，使用作为转换器的互补金属氧化物半导体(CMOS)结构的薄膜晶体管以正确地输出一输入信号。
CMOS为一种用于驱动电路部分的薄膜晶体管的MOS结构的集成电路，该驱动电路部分需要高速信号处理，CMOS需要n沟道薄膜晶体管和p沟道薄膜晶体管，并且具有相应于NMOS和PMOS的中间级别的速度和密度特性。
栅驱动电路32和数据驱动电路31分别经栅线和数据线向像素电极提供扫描信号和数据信号。由于电路32和31与外部信号输入端(未示出)相连接，因而其经外部信号输入端控制外部信号输入并将其输出至像素电极。
此外，滤色片基板5的像素部分35包括显示颜色的滤色片(未示出)，以及形成在基板10中用作像素电极的相对电极的公共电极(未示出)。
具有如上结构的滤色片基板5和阵列基板10具有盒间隙，以使其通过衬垫料(未示出)而相互间隔开。滤色片基板5和阵列基板10通过形成在像素部分35外围的密封图案(未示出)而彼此粘接以形成单元LCD板。此时，基板5和10通过形成在滤色片基板5或者阵列基板10中的粘接标记而彼此粘接。
由于前述具有驱动电路的LCD使用多晶硅薄膜晶体管，因而其具有优异的器件特性、良好的图像质量、出色以及低能耗的特点。
然而，由于具有驱动电路的LCD应具有形成在单个基板上的n沟道薄膜晶体管和p沟道薄膜晶体管，因而其制造工序步骤比仅形成单一类型沟道的非晶硅薄膜晶体管的制造工序步骤更加复杂。
在制造包括薄膜晶体管的阵列基板时，需要多次光刻工序。
光刻工序包括通过将印刷在掩模的图案转印到沉积有薄膜的基板上而形成所需图案的一系列工序步骤，其中该一系列工序步骤包括光刻胶的涂覆、曝光和显影工序步骤。这样，由于光刻工序降低了产量并增加了具有缺陷的薄膜晶体管的可能性，所以会出现问题。
尤其是，由于设计用于形成图案的掩模非常昂贵，因此如果用于工序步骤的掩模数量增加，则相应的增加了LCD的制造成本。
发明内容
因此，本发明的目的在于提供一种液晶显示器及其制造方法，其减少了掩模数量以简化制造工序步骤并提高产量。
为了实现这些和其它优点并根据本发明的目的，如同这里具体和广义所描述的，提供一种制造液晶显示器的方法，包括：制备限定像素部分的TFT区域的绝缘基板；在基板上形成有源层以覆盖像素部分的TFT区域；在有源层上形成像素部分的栅极；在有源层中位于像素部分的栅极两侧处形成像素部分的源区和像素部分的漏区；在具有像素部分的漏区的基板上形成具有第一接触孔和第二接触孔的钝化膜，所述第一接触孔和第二接触孔分别暴露像素部分的源区和像素部分的漏区；在钝化膜上顺序形成透明导电膜和金属膜；以及有选择地蚀刻所属金属膜和透明导电膜以形成顺序沉积以覆盖第一接触孔的像素部分的源极图案/像素部分的源极，以及顺序沉积以覆盖第二接触孔的像素部分的漏极图案/像素部分的漏极。
在本发明的另一方面中，提供一种液晶显示器，其包括：由像素部分的TFT区域限定的绝缘基板；形成在所述基板上以覆盖像素部分的TFT区域的有源层；形成在所述有源层上的像素部分的栅极；在有源层中形成在像素部分的栅极两侧处的像素部分的源区和像素部分的漏区；形成在具有像素部分的漏区的基板上并且具有第一接触孔和第二接触孔的钝化膜，所述第一接触孔和第二接触孔分别暴露像素部分的源区和像素部分的漏区；顺序沉积在所述钝化膜上以覆盖第一接触孔的像素部分的源极图案/像素部分的源极，以及顺序沉积在所述钝化膜上以覆盖第二接触孔的像素部分的漏极图案/像素部分的漏极。
结合附图，在接下来的关于本发明的详细说明中，本发明的上述和其他目的、特点、方面以及优点将会更加清楚。
附图说明
附图提供对本发明的进一步理解，其包含在说明书中并构成说明书的一部分，说明本发明的实施方式并且与说明书一起用于阐述本发明的原理。
在附图中：
图1为具有驱动电路的现有LCD结构的平面图；
图2为根据本发明第一实施方式的LCD阵列基板的部分平面图；
图3A至3I为沿图2中的线II-II’提取的顺序制造工序步骤的截面图；
图4为根据本发明第二实施方式的LCD阵列基板的部分平面图；
图5A至5K为沿图4中的线III-III’提取的截面图；
图6为根据本发明第二实施方式的LCD阵列基板的焊盘部分的平面图；以及
图7A至7F为沿图6中的线IV-IV’提取的截面图。
具体实施方式
将参照附图详细描述本发明的优选实施方式。
图2为根据本发明第一实施方式的LCD阵列基板的部分平面图。特别是，图2表示了包括像素部分的薄膜晶体管的一个像素。
虽然实际的LCD包括由N条栅线和M条数据线形成的MxN个像素，其中栅线与数据线相交叉，但为了简要说明，图2中表示了一个像素。
如图2所示，根据本发明第一实施方式的阵列基板110包括以垂直和水平方向设置在基板110上以限定像素区域的栅线116和数据线117，设置在栅线116和数据线117相交叉部分的薄膜晶体管，以及形成在像素区域中并且与薄膜晶体管相连接的像素电极118，其连同滤色片基板的公共电极(未示出)一起驱动液晶(未示出)。
薄膜晶体管包括与栅线116相连接的栅极121，与数据线相连接的源极122，以及与像素电极118相连接的漏极123。薄膜晶体管还包括使用提供到栅极121的栅电压来形成位于源极122和漏极123之间的导电沟道的有源图案124’。
此时，第一实施方式的有源图案124’由多晶硅薄膜形成，并且部分有源图案124’延伸到像素区域以与连同公共线108一起组成第一存储电容的存储图案124”相连接。换句话说，形成在像素区域中的公共线108基本上与栅线116方向相同，并且通过插入第一绝缘膜(未示出)而重叠于其下方的存储图案124”以形成第一存储电容。此时，经单独掩模工序通过存储掺杂构成有源图案124’的多晶硅薄膜来形成第一实施方式的存储图案124”。
源极122和漏极123经分别形成在第一绝缘膜和第二绝缘膜(未示出)中的第一接触孔140a和第二接触孔140b电连接于有源图案124’的源区和漏区。同样，沿一方向延伸部分源极122以形成部分数据线117，并且将部分漏极123延伸至像素区域以经形成在第三绝缘膜(未示出)中的第三接触孔140电连接于像素电极118。
此时，通过插入第二绝缘膜，延伸至像素区域的部分漏极123重叠于其下方的公共线108以形成第二存储电容。
在下文中，参考图3A至3I来说明上述阵列基板的制造工序步骤。
图3A至3I为沿图2中的线II-II’提取的顺序制造工序步骤的截面图。图3A至3I示例性的说明了具有n沟道TFT的像素部分的阵列基板的制造工序。
如图3A所示，在诸如玻璃的透明绝缘材料的基板110上形成硅薄膜并然后对其结晶以形成多晶硅薄膜。此时，基板110由像素部分和电路部分(未示出)所限定，其中像素部分被划分为n沟道TFT区域和存储区域，并且电路部分被划分为n沟道TFT区域和p沟道TFT区域。然后，蚀刻该多晶硅薄膜以形成多晶硅薄膜图案124，其包括有源图案和存储图案(第一掩模工序)。此时，缓冲层111夹在基板110和多晶硅薄膜图案124之间。
如图3B所示，多晶硅薄膜图案124由光刻胶的单独掩模(未示出)进行部分覆盖以进行掺杂，从而形成存储图案124”。由光刻胶覆盖的部分多晶硅薄膜124形成有源图案124’(第二掩模工序)。
如图3C所示，第一绝缘膜115a和第一导电膜顺序形成在基板100的整个表面上，并然后有选择地蚀刻第一导电膜以在有源图案124’上形成第一导电膜的栅极121，并同时在存储图案124”上形成第一导电膜的公共线(第三掩模工序)。
第一导电膜由低电阻的不透明导电材料形成，如铝(Al)、Al合金、钨(W)、铜(Cu)、铬(Cr)和钼(Mu)，从而形成栅极121和公共线108。此时，在像素区域中，通过插入第一绝缘膜115a，公共线108重叠于其下方的存储图案124”以形成第一存储电容。
如图3D所示，在具有栅极121和公共线108的基板上形成第一阻挡膜170。对该第一阻挡膜170进行构图以覆盖像素部分的阵列基板110的整个表面以及电路部分的n沟道TFT区域并且暴露p沟道TFT区域。其中，电路部分未示出。然后，使用第一阻挡膜170作为掩模将高掺杂p+离子植入电路部分的p沟道TFT区域以形成p+源区和漏区(未示出)(第四掩模工序)。
如图3E所示，去除第一阻挡膜。随后，在具有p+源区和漏区的基板上形成第二阻挡膜170’。对第二阻挡膜170’进行构图以覆盖电路部分的p沟道TFT区域，像素/电路部分的部分n沟道TFT区域，以及存储区域。然后，使用第二阻挡膜170’作为掩模将高掺杂n+离子植入像素部分的有源图案124’，从而在像素部分的有源图案124’中形成n+源区124a和漏区124b(第五掩模工序)。
如图3F所示，去除第二阻挡膜170’，并且然后将轻掺杂n-离子植入已去除第二阻挡膜的基板110的整个表面，从而形成轻掺杂漏(LDD)区124I。在图3F中，附图标记124c表示在源区124a和漏区124b之间形成导电沟道的沟道区域。更详细的，在源区124a和沟道区124c之间以及漏区124b和沟道区124c之间形成LDD区124I。同时，虽然未示出，在像素部分的n沟道TFT区域中形成LDD区124I的同时，也将n-离子植入电路部分的n沟道TFT区域中以形成LDD区。
然后，在将第二绝缘膜115b沉积在具有LDD区124I的基板110的整个表面之后，第一绝缘膜115a和第二绝缘膜115b被部分去除以形成第一接触孔140a和第二接触孔140b，其中第一接触孔140a部分暴露源区124a，以及第二接触孔140b部分暴露漏区124b(第六掩模工序)。
如图3G所示，在基板100的整个表面上形成第二导电膜并且然后有选择地进行蚀刻以形成经第一接触孔140a电连接于源区124a的源极122并还形成经第二接触孔140b电连接于漏区124b的漏极123(第七掩模工序)。
此时，沿一方向延伸像素部分的部分源极122以形成数据线117，并且通过插入第二绝缘层115b，将像素部分的部分漏极123延伸至像素区域并且重叠于其下方的公共线108以形成第二存储电容。
如图3H所示，将第三绝缘层115c沉积在基板110的整个表面上并且然后有选择地进行蚀刻以形成部分暴露漏极123的第三接触孔140c(第八掩模工序)。
如图3I所示，在形成有第三绝缘膜115c的基板110的整个表面上形成第三导电膜，并且然后有选择地进行蚀刻以形成经第三接触孔140c电连接于漏极123的像素电极118(第九掩模工序)。
第三导电膜可由具有优异透射率的透明导电材料形成，例如铟锡氧化物(ITO)或者铟锌氧化物(IZO)，以形成像素电极118。
如上所述，在本发明的第一实施方式中，由多晶硅薄膜形成有源图案和存储电极，并且通过单轮掩模工序为存储图案进行存储掺杂，从而可通过全部九个掩模工序来制造像素部分和电路部分的TFT。
图4为根据本发明第二实施方式的LCD阵列基板部分的平面图。
如图4所示，根据本发明第二实施方式的绝缘基板201包括以垂直和水平方向设置以限定像素区域的栅线213G和数据线240。绝缘基板201对应于阵列基板。作为开关器件的薄膜晶体管(TFT)形成在栅线213G和数据线240相交叉的部分，并且作为像素电极的像素部分的漏极图案219P2形成在像素区域中并电连接于TFT，该像素电极连同滤色片基板(未示出)的公共电极(未示出)一起驱动液晶(未示出)。
TFT包括像素部分的栅极213G2以及像素部分的源极221S1和漏极221D1，其中栅极213G2连接于栅线213G，并且源极221S1和漏极221D1连接于数据线240。该TFT还包括使用提供到栅极213G2的栅电压而在源极221S1和漏极221D1之间形成导电沟道的第一有源层205P1A。第一有源层205P1A被划分为像素区域的源区205P1AS和像素区域的漏区205P1AD。部分第一有源层2305P1A延伸至像素区域(确切的为存储区域)，并且存储电极205S形成在第一有源层2305P1A的延伸部分上。
沿基本与栅线213G相同的方向在像素区域中形成公共线213C。通过在公共线213C和存储电极205S之间插入栅绝缘膜(未示出)而将公共线213C重叠于存储电极205S从而形成存储电容。公共线213C可由与栅极213G相同的膜进行构图。
将钝化膜(未示出)设置在具有公共线213C3的基板上。在钝化膜和栅绝缘膜中形成第一接触孔215H1和第二接触孔215H2，其中第一接触孔215H1暴露第一有源层205P1A的源区205P1AS并且第二接触孔215H2暴露像素部分的漏区205P1AD。源极221S1和漏极221D1分别经第一接触孔215H1和第二接触孔215H2电连接于第一有源层205P1A的源区205P1AS和漏区205P1AD。
像素部分的源极图案219P1插入在源极221S1和源区205P1AS之间。同样，漏极图案219P2插入在漏极221D1和漏区205P1AD之间。像素部分的漏极图案219P2设置为平行延伸至像素区域。此时，像素部分的漏极图案219P2对应于像素电极。
换句话说，源极图案219P1和漏极图案219P2分别设置在像素部分的源极221S1和像素部分的漏极221D1下方。以相同的膜对像素部分的漏极图案219P2和像素部分的源极图案219P1进行构图。以透明导电膜对漏极图案219P2和源极图案219P1进行构图。
图5A至5K为沿图4中的线III-III’提取的截面图；图7A至7F为沿图6中的线IV-IV’提取的截面图。在下文中，将参考图5A至5K和图7A至7F来详细说明根据本发明第二实施方式制造LCD的方法。
如图5A和7A所示，制备绝缘基板201。在绝缘基板201中分别限定像素部分、电路部分、栅焊盘部分以及密封线部分，其中像素部分被划分为n沟道(或p沟道)TFT区域和存储区域，并且电路部分被划分为n沟道TFT区域和p沟道TFT区域。像素部分可具有n沟道TFT和p沟道TFT。为了简便，接下来将对像素部分的n沟道TFT区域进行说明。同样，电路部分可具有n沟道TFT和p沟道TFT以形成CMOS结构。
接下来，在绝缘基板201上顺序形成缓冲层203和多晶硅膜205。以沉积和结晶非晶硅膜相同的方式形成多晶硅膜205。然后，在具有多晶硅膜205的基板上形成第一阻挡膜231。此时，将第一阻挡膜形成为覆盖部分有源层，该有源层分别形成于像素部分的n沟道TFT区域、电路部分的n沟道TFT区域以及电路部分的p沟道TFT区域中。
如图5B所示，使用第一阻挡膜作为掩模来蚀刻多晶硅膜以形成多晶硅膜的第一多晶硅图案205P1、第二多晶硅图案205P2和第三多晶硅图案205P3，该第一多晶硅图案205P1、第二多晶硅图案205P2和第三多晶硅图案205P3分别形成于像素部分的n沟道TFT区域、电路部分的n沟道TFT区域以及电路部分的p沟道TFT区域中(第一掩模工序)。
如图5C所示，去除第一阻挡膜。随后，在具有第一多晶硅图案、第二多晶硅图案和第三多晶硅图案的基板上形成第二阻挡膜233。此时，将第二阻挡膜233形成为覆盖第一多晶硅图案205P1、第二多晶硅图案205P2和第三多晶硅图案205P3并且暴露存储区域中的部分第一多晶硅图案。然后，使用第二阻挡膜233作为掩模将杂质离子掺杂到基板中以形成存储电极205S。除存储电极205S之外的第一多晶硅图案205P1A对应于像素部分的n沟道TFT区域的有源层，第二多晶硅图案205P2对应于电路部分的n沟道TFT区域的有源层，以及第三多晶硅图案对应于p沟道TFT区域的有源层。此时，像素部分的n沟道TFT区域的有源层、电路部分的n沟道TFT区域的有源层以及电路部分的p沟道TFT区域的有源层被分别表示为第一有源层，第二有源层和第三有源层(第二掩模工序)。
如图5D所示，去除第二阻挡膜。在具有第一多晶硅图案205P1、第二多晶硅图案205P2和第三多晶硅图案205P3的基板上顺序形成栅绝缘膜207、第一金属膜213和第三阻挡膜235。此时，栅绝缘膜207可为硅氧化物膜(SiO2)。同样，将第三阻挡膜235形成为覆盖像素部分、电路部分的n沟道TFT区域以及部分p沟道TFT区域。然后，使用第三阻挡膜235作为掩模蚀刻第一金属膜以在电路部分的p沟道TFT区域中电路部分的第一栅极213G1(第三掩模工序)。此时，由于像素部分和电路部分的n沟道TFT区域被第二阻挡膜233进行遮蔽，所以像素部分和电路部分的n沟道TFT区域的第一金属膜未被构图且保持原状。另外，以湿刻工序来执行第一金属膜的蚀刻工序。因而，电路部分的第一栅极231G1会在侧部被过蚀刻。去除第三阻挡膜。然后，对具有电路部分的第一栅极213G1的基板执行p+掺杂。结果，在第三有源层205P3中形成电路部分的第一源区205P3S和电路部分的漏区205P3D。
如图5E所示，在具有电路部分的第一源区205P3S和电路部分的漏区205P3D的基板上形成第四阻挡膜237。此时，第四阻挡膜237形成为覆盖栅极和像素部分的公共线的一部分、电路部分的n沟道TFT区域中第二栅极的部分以及p沟道TFT区域。
如图5F和图7A所示，使用第三阻挡膜237蚀刻剩余的第一金属膜以形成公共线213C和具有像素部分的栅极213G2的栅线。同时，在电路部分的n沟道TFT区域中形成电路部分的第二栅极213G2以及在栅焊盘区域中形成第一金属层图案213G4(第四掩模工序)。此时，以湿刻对剩余的第一金属膜进行蚀刻。结果，像素部分的栅极213G2以及电路部分公共线213C和第二栅极213G3其侧面会被过蚀刻。
接着，对具有第四阻挡膜的基板执行n+离子掺杂。结果，在像素部分的栅极213G2的两侧下方的第一有源层205P1A中形成像素部分的源区205P1AS和像素部分的漏区205P1AD，并且在电路部分的栅极213G3的两侧下方的有源层205P2中形成电路部分的第二源区205P2S和电路部分的第二漏区205P2D。
如图5F所示，去除第三阻挡膜，并且然后使用像素部分的栅极213G2和电路部分的第二栅极213G3作为掩模对基板的整个表面进行LDD掺杂(n-)。结果，在第一有源层205P1A中形成第一LDD区205P1AL，并且在第二有源层205P2中形成第二LDD区205P2L。第一LDD区205P1AL和第二LDD区205P2L形成为与湿CD偏差相同，并且可在无单独掩模的情况下通过对基板的整个表面进行掺杂来获得上述第一LDD区205P1AL和第二LDD区205P2L。
如图5G和7B所示，在具有第一LDD区205P1AL和第二LDD区205P2L的基板上形成钝化膜215。以预定顺序沉积的硅氧化物膜(SiO2)和硅氮化物膜(SiNx)可用作钝化膜221。此时，以如下方法形成钝化膜215：在沉积硅氧化物膜和进行活化退火后，沉积硅氮化物膜并进行氢化退火(第一方法)。可选择的，可以如下方法形成钝化膜215：顺序形成硅氧化物膜和硅氮化物膜并然后进行退火(第二方法)。如果由第二方法形成钝化膜215，可通过一次退火同时进行硅氧化物膜的活化和硅氮化物膜的氢化。
同时，单个硅氮化物膜可用作钝化膜215。如上所述，本发明采用包括硅氮化物膜作为钝化膜215的结构。这样，硅氮化物膜可作为进行氢化的氢源。
然而，如上所述，如果采用硅氧化物膜(SiO2)/硅氮化物膜(SiNx)的结构或者单个硅氮化物膜(SiNx)的结构作为钝化膜215，则与具有相同沉积厚度的具有3.9的介电常数的硅氧化物膜相比较，硅氮化物膜具有6.5-7.0的介电常数并且各单元区域具有更高的电容。因此，在分别设置于钝化膜215的上方和下方的栅线和数据线之间的电效应增大并且因此信号延迟增大，从而会在高速操作和高分辨率方面发生问题。
为了解决上述问题，钝化膜215可形成为硅氧化物膜(SiO2)/硅氮化物膜(SiNx)/硅氧化物膜(SiO2)的三层结构，其中具有低介电常数的硅氧化物膜被沉积在硅氮化物膜上。如果钝化膜215采用硅氧化物膜(SiO2)/硅氮化物膜(SiNx)/硅氧化物膜(SiO2)的三层结构，则其各单元区域的电容小于具有相同沉积厚度的结构为硅氧化物膜(SiO2)/硅氮化物膜(SiNx)或结构为硅氮化物膜(SiNx)。结果，在栅线和数据线之间的电效应减小并且因此信号延迟减小，从而可实现高速操作或高分辨率。
接下来，使用单个掩模(未示出)蚀刻钝化膜和栅绝缘膜以形成第一接触孔215H1、第二接触孔215H2、第三接触孔215H3、第四接触孔215H4、第五接触孔215H5和第六接触孔215H6以及开口部分215O(第五掩模工序)。第一接触孔215H1和第二接触孔215H2暴露像素部分的源区205P1AS和漏区205P1AD。同样，第三接触孔215H3和第四接触孔215H4暴露电路部分的第二源区205P2S和电路部分的第二漏区205P2D。第五接触孔215H5和第六接触孔215H6暴露电路部分的第一源区205P3S和电路部分的第一漏区205P3D。开口部分215O暴露第一金属层图案213G4。
接下来，在具有接触孔215H1、215H2、215H3、215H4、215H5和215H6以及开口部分215O的基板上形成隔离金属膜217。此时，钼膜被用作隔离金属膜217。此外，隔离金属膜217具有
Figure C20061015639200201
到
Figure C20061015639200202
的厚度，优选为然后，在具有隔离金属膜217的基板上沉积阻挡膜239。此时，如果钝化膜具有1.5μm到2.5μm的厚度，优选为2.0μm，则以0.5μm到1.0μm的厚度来沉积阻挡膜239，优选为0.8μm。
如图5H和7C所示，通过灰化阻挡膜239形成第四阻挡膜239P。此时，形成第四阻挡膜239P以保留在第一接触孔215H1、第二接触孔215H2、第三接触孔215H3、第四接触孔215H4、第五接触孔215H5和第六接触孔215H6以及开口部分215O中，并且暴露钝化膜215的上表面。然后，通过对具有第四阻挡膜239P的基板进行湿刻来有选择地去除钝化膜215上的隔离金属膜。结果，形成隔离金属膜图案217P以覆盖第一接触孔215H1、第二接触孔215H2、第三接触孔215H3、第四接触孔215H4、第五接触孔215H5和第六接触孔215H6以及开口部分215O。此时，根据钝化膜215的厚度(＞2.0μm)，隔离金属膜图案217P可形成为覆盖第一接触孔215H1、第二接触孔215H2、第三接触孔215H3、第四接触孔215H4、第五接触孔215H5和第六接触孔215H6的底部。隔离金属膜图案217P用于改善其后要形成的透明导电膜、像素部分的源区205PA1S、像素部分的漏区205PA1D、电路部分的第二源区205P2S、电路部分的第二漏区205P2S、电路部分的第一源区205P3S以及电路部分的第一漏区205P3D中的接触电阻。
如图5I和7D所示，去除第四阻挡膜，并且然后在具有隔离金属膜图案217P的基板上形成透明导电膜219、第二金属膜221和绝缘膜223。然后，在具有绝缘膜223的基板上使用狭缝或半色调掩模(未示出)形成第五阻挡膜241。此时，第五阻挡膜241形成为覆盖对应于开口部分215O以及第一接触孔215H1、第二接触孔215H2、第三接触孔215H3、第四接触孔215H4、第五接触孔215H5和第六接触孔215H6的部分并使得电路部分的n沟道TFT区域、电路部分的p沟道TFT区域以及像素部分的n沟道TFT区域厚于像素部分的存储区域和栅焊盘部分。
如图5J和7E所示，使用第五阻挡膜作为掩模湿刻绝缘膜、第二金属膜和透明导电膜。接下来，灰化第六阻挡膜并然后通过已灰化的第五阻挡膜图案241P暴露绝缘膜和第二金属膜(第六掩模工序)。结果，在像素部分的n沟道TFT区域中形成顺序沉积以覆盖第一接触孔215H1和第二接触孔215H2的像素部分的源极图案219P1/像素部分的源极221S1/像素部分的第一绝缘图案223P1和像素部分的漏极图案219P2/像素部分的漏极221D1/像素部分的第二绝缘图案223P2。同时，形成顺序沉积以覆盖第三接触孔215H3和第四接触孔215H4的电路部分的第二源极图案219P3/电路部分的第二源极221S2/电路部分的第一绝缘图案223P3和电路部分的第二漏极图案219P4/电路部分的第二漏极221D2/电路部分的第二绝缘图案223P4。另外，在电路部分的p沟道TFT区域中形成顺序沉积以覆盖第五接触孔215H5和第六接触孔215H6的电路部分的第一源极图案219P5/电路部分的第一源极221S3/电路部分的第三绝缘图案223P5和电路部分的第一漏极图案219P6/电路部分的第一漏极221D3/电路部分的第四绝缘图案223P6。此时，像素部分的漏极图案219P2可以是像素电极。同时，在焊盘部分中形成透明导电膜图案219P7以覆盖开口部分215O。透明导电膜图案219P7经开口部分215O与第一金属层图案219G4相连接。
同时，像素部分的第一绝缘图案223P1、像素部分的第二绝缘图案223P2、电路部分的第一绝缘图案223P3、电路部分的第二绝缘图案223P4、电路部分的第三绝缘图案223P5以及电路部分的第四绝缘图案223P6用于在盒粘接工序中减少公共电极与滤色片基板之间的电容。因此，可避免液晶延迟。
如图5K和7F所示，去除已灰化的第五阻挡膜并且然后在密封线部分中形成密封线225。
如上所述，在本发明的第二实施方式中，制造LCD的工序步骤包括形成有源层(第一掩模工序)，形成存储电极(第二掩模工序)，在电路部分的p沟道TFT区域中形成电路部分的第一栅极、形成像素部分的栅极、公共电极以及电路部分的第二栅极(第四掩模工序)，在钝化膜中形成接触孔和开口部分(第五掩模工序)，以及形成被顺序沉积的像素部分的源极图案/像素部分的源极和像素部分的漏极图案/像素部分的漏极和电路部分的第二源极图案/电路部分的第二源极和电路部分的第二漏极图案/电路部分的第二漏极和电路部分的第一源极图案/电路部分的第一源极和电路部分的第一漏极图案/电路部分的第一漏极以及透明导电膜图案(第六掩模工序)。因此，可以高孔径比实现六个掩模的CMOS结构。
根据本发明的LCD及其制造方法具有如下优点。
使用单一掩模通过衍射曝光工序形成像素电极和源极/漏极。因此，减少了用于制造薄膜晶体管的掩模数量，并且由此减少了制造工序步骤和制造成本。
在本发明中，由于透明导电膜图案形成在密封线部分以及栅焊盘部分的外围中，由此可将由腐蚀所造成的缺陷最小化。
由于在不脱离本发明的精神和范围的情况下本发明可以多种方式来实施，因此可以理解的是上述实施方式并不限于上述说明中的内容，除非特别限定，但其可由权利要求所限定的精神和范围来解释，并且因此，本发明意图覆盖所有落入所附权利要求书及其等效物的范围之内的改进和变型。

Claims (33)

1、一种制造液晶显示器的方法，包括：
制备限定有像素部分的TFT区域的绝缘基板；
在基板上形成有源层以覆盖像素部分的TFT区域；
在有源层上形成像素部分的栅极；
在有源层中位于像素部分的栅极两侧形成像素部分的源区和像素部分的漏区；
在具有像素部分的漏区的基板上形成具有第一接触孔和第二接触孔的钝化膜，所述第一接触孔和第二接触孔分别暴露像素部分的源区和像素部分的漏区；
在钝化膜上顺序形成透明导电膜和金属膜；
在金属膜上形成绝缘膜；以及
有选择地蚀刻所述绝缘膜、所述金属膜和透明导电膜以在像素部分形成顺序沉积以覆盖第一接触孔的源极图案、源极和所述源极上的第一绝缘图案，以及形成顺序沉积以覆盖第二接触孔的像素部分的漏极图案、漏极和所述漏极上的第二绝缘图案。
2、根据权利要求1所述的方法，其特征在于，还包括在形成像素部分的栅极之前在具有有源层的基板上形成栅绝缘膜。
3、根据权利要求1所述的方法，其特征在于，通过在具有像素部分的漏区的基板上沉积和活化退火硅氧化物膜并且在该活化的硅氧化物膜上沉积和氢化退火硅氮化物膜而形成钝化膜。
4、根据权利要求1所述的方法，其特征在于，通过在具有漏区的基板上顺序形成硅氧化物膜和硅氮化物膜并且在退火该硅氧化物膜和硅氮化物膜后同时进行所述硅氧化物膜的活化和硅氮化物膜的氢化而形成所述钝化膜。
5、根据权利要求1所述的方法，其特征在于，通过在具有漏区的基板上顺序形成硅氧化物膜、硅氮化物膜和硅氧化物膜而形成所述钝化膜。
6、根据权利要求1所述的方法，其特征在于，还包括在形成所述钝化膜后形成充填于所述第一接触孔和第二接触孔中的隔离金属图案。
7、根据权利要求6所述的方法，其特征在于，通过在钝化膜上形成隔离金属膜以覆盖所述第一接触孔和第二接触孔、在具有隔离金属膜的基板上沉积阻挡膜、灰化所述阻挡膜以形成暴露隔离金属膜并剩余在所述第一接触孔和第二接触孔中的阻挡膜图案、蚀刻由阻挡膜图案暴露的隔离金属膜以及去除该阻挡膜图案而形成所述隔离金属图案。
8、根据权利要求7所述的方法，其特征在于，所述隔离金属膜由钼膜形成。
9、根据权利要求7所述的方法，其特征在于，所述隔离金属膜的厚度为0.5μm至0.1μm。
10、根据权利要求1所述的方法，其特征在于，通过使用单一掩模的衍射曝光形成所述像素部分的源极图案、像素部分的源极、像素部分的漏极图案和像素部分的漏极。
11、一种制造液晶显示器的方法，包括：
制备绝缘基板，所述绝缘基板限定有像素部分的TFT区域、栅焊盘区域以及设置在像素部分的TFT区域和栅焊盘区域之间的密封线区域；
在基板上形成有源层以覆盖像素区域的TFT区域；
在有源层上形成像素部分的栅极并且同时在基板的栅焊盘区域上形成栅焊盘；
在有源层中位于像素部分的栅极两侧处形成像素部分的源区和像素部分的漏区；
在具有像素部分的漏区的基板上形成具有第一接触孔和第二接触孔以及开口部分的钝化膜，所述第一接触孔和第二接触孔分别暴露像素部分的源区和像素部分的漏区，所述开口部分暴露所述栅焊盘；
在钝化膜上顺序形成透明导电膜和金属膜；以及
有选择地蚀刻所述金属膜和透明导电膜以形成顺序沉积以覆盖第一接触孔的像素部分的源极图案和像素部分的源极、顺序沉积以覆盖第二接触孔的像素部分的漏极图案和像素部分的漏极以及顺序沉积以覆盖开口部分和密封线区域的焊盘部分的透明导电膜图案和焊盘部分的金属膜图案。
12、根据权利要求11所述的方法，其特征在于，还包括在形成焊盘部分的透明导电膜图案和焊盘部分的金属膜图案之后，有选择地蚀刻该焊盘部分的金属膜图案以暴露所述密封线区域，并且在所述密封线区域中形成密封线。
13、根据权利要求11所述的方法，其特征在于，通过使用单一掩模的衍射曝光来形成所述像素部分的源极图案和像素部分的源极、像素部分的漏极图案和像素部分的漏极以及焊盘部分的透明导电膜图案和焊盘部分的金属膜图案。
14、一种制造液晶显示器的方法，包括：
制备绝缘基板，所述绝缘基板限定有像素部分的TFT区域和电路部分，所述电路部分被划分为n沟道TFT区域和p沟道TFT区域；
在同一平面内在所述基板上形成第一有源层、第二有源层以及第三有源层以分别覆盖像素部分的TFT区域、所述电路部分的n沟道TFT区域和p沟道TFT区域；
在第三有源层上形成电路部分的第一栅极；
在第三有源层中位于电路部分的第一栅极两侧处顺序形成电路部分的第一源区和电路部分的第一漏区；
在第一有源层上形成像素部分的栅极，在第二有源层上形成电路部分的第二栅极；
在第一有源层中位于像素部分的栅极两侧处形成像素部分的源区和像素部分的漏区，并且同时在第二有源层中位于电路部分的第二栅极两侧处形成电路部分的第二源区和电路部分的第二漏区；
在具有电路部分的第二漏区的基板上形成具有第一接触孔、第二接触孔、第三接触孔、第四接触孔、第五接触孔和第六接触孔的钝化膜，所述第一接触孔、第二接触孔、第三接触孔、第四接触孔、第五接触孔和第六接触孔分别暴露像素部分的源区、像素部分的漏区、电路部分的第二源区、电路部分的第二漏区、电路部分的第一源区以及电路部分的第一漏区；
在钝化膜上顺序形成透明导电膜和金属膜；以及
有选择地蚀刻所述金属膜和透明导电膜以形成顺序沉积以覆盖第一、第三和第五接触孔的像素部分的源极图案和像素部分的源极、电路部分的第二源极图案和电路部分的第二源极以及电路部分的第一源极图案和电路部分的第一源极，并且同时形成顺序沉积以覆盖第二、第四和第六接触孔的像素部分的漏极图案和像素部分的漏极、电路部分的第二漏极图案和电路部分的第二漏极以及电路部分的第一漏极图案和电路部分的第一漏极。
15、根据权利要求14所述的方法，其特征在于，还包括在形成所述钝化膜之后形成充填于所述第一接触孔和第二接触孔中的隔离金属图案。
16、根据权利要求15所述的方法，其特征在于，通过在钝化膜上形成隔离金属膜以覆盖所述第一接触孔和第二接触孔、在具有隔离金属膜的基板上沉积阻挡膜、灰化所述阻挡膜以形成暴露隔离金属膜并剩余在所述第一接触孔和第二接触孔中的阻挡膜图案、蚀刻由阻挡膜图案暴露的隔离金属膜并且去除该阻挡膜图案而形成隔离金属图案。
17、根据权利要求16所述的方法，其特征在于，所述隔离金属膜由厚度为0.5μm至0.1μm的钼膜形成。
18、根据权利要求14所述的方法，其特征在于，通过使用单一掩模的衍射曝光来形成被顺序沉积的像素部分的源极图案和像素部分的源极、电路部分的第二源极图案和电路部分的第二源极、电路部分的第一源极图案和电路部分的第一源极、像素部分的漏极图案和像素部分的漏极、电路部分的第二漏极图案和电路部分的第二漏极以及电路部分的第一漏极图案和电路部分的第一漏极。
19、一种液晶显示器，包括：
由像素部分的TFT区域所限定的绝缘基板；
形成在所述基板上以覆盖像素部分的TFT区域的有源层；
形成在所述有源层上的像素部分的栅极；
在所述有源层中形成在像素部分的栅极两侧的像素部分的源区和像素部分的漏区；
形成在具有像素部分的漏区的基板上并且具有第一接触孔和第二接触孔的钝化膜，所述第一接触孔和第二接触孔分别暴露像素部分的源区和像素部分的漏区；
顺序沉积在所述钝化膜上以覆盖第一接触孔的像素部分的源极图案和像素部分的源极以及顺序沉积在所述钝化膜上以覆盖第二接触孔的像素部分的漏极图案和像素部分的漏极；以及
所述源极上的第一绝缘图案和所述漏极上的第二绝缘图案。
20、根据权利要求19所述的液晶显示器，其特征在于，还包括插入在所述有源层和像素部分的栅极之间的栅绝缘膜。
21、根据权利要求19所述的液晶显示器，其特征在于，所述钝化膜由单层硅氮化物膜(SiNx)、顺序沉积的硅氧化物膜(SiO2)和硅氮化物膜(SiNx)以及顺序沉积的硅氧化物膜(SiO2)、硅氮化物膜(SiNx)和硅氧化物膜(SiO2)的其中之一形成。
22、根据权利要求19所述的液晶显示器，其特征在于，还包括形成在所述第一接触孔和第二接触孔中并且插入在像素部分的源区和源极图案之间以及像素部分的漏区和漏极图案之间的隔离金属图案。
23、根据权利要求22所述的液晶显示器，其特征在于，所述隔离金属图案由钼膜形成。
24、根据权利要求19所述的液晶显示器，其特征在于，所述像素部分的源极图案和像素部分的漏极图案由透明导电膜形成，并且所述像素部分的源极和像素部分的漏极由金属膜形成。
25、根据权利要求19所述的液晶显示器，其特征在于，所述像素部分的漏极图案为像素电极。
26、一种液晶显示器，包括：
绝缘基板，其由像素部分的TFT区域、栅焊盘区域以及设置在像素部分的TFT区域和栅焊盘区域之间的密封线区域限定；
形成在所述基板上以覆盖所述像素部分的TFT区域的有源层；
分别形成在所述基板上的栅焊盘区域上和有源层上的栅极和栅焊盘；
在有源层中位于像素部分的栅极两侧处的像素部分的源区和像素部分的漏区；
在具有像素部分的漏区的基板上具有第一接触孔和第二接触孔以及开口部分的钝化膜，所述第一接触孔和第二接触孔分别暴露像素部分的源区和像素部分的漏区，所述开口部分暴露所述栅焊盘；
顺序沉积以覆盖第一接触孔的像素部分的源极图案和像素部分的源极、顺序沉积以覆盖第二接触孔的像素部分的漏极图案和像素部分的漏极以及覆盖开口部分和密封线区域的焊盘部分的透明导电膜图案。
27、根据权利要求26所述的液晶显示器，其特征在于，还包括形成在第一接触孔和第二接触孔中并且插入在像素部分的源区和源极图案之间以及像素部分的漏区和漏极图案之间的隔离金属图案。
28、根据权利要求27所述的液晶显示器，其特征在于，所述隔离金属图案由钼膜形成。
29、根据权利要求26所述的液晶显示器，其特征在于，所述像素部分的源极图案、像素部分的漏极图案以及焊盘部分的透明导电膜图案由透明导电膜形成，并且所述像素部分的源极和像素部分的漏极由金属膜形成。
30、一种液晶显示器，包括：
绝缘基板，其由像素部分的TFT区域和电路部分限定，所述电路部分被划分为n沟道TFT区域和p沟道TFT区域；
在所述基板的同一平面上的第一有源层、第二有源层以及第三有源层，从而分别覆盖像素部分的TFT区域、n沟道TFT区域和p沟道TFT区域；
分别形成在所述第一有源层、第二有源层以及第三有源层上的像素部分的栅极以及电路部分的第二和第一栅极；
形成在第一有源层中位于像素部分的栅极两侧处的像素部分的源区和像素部分的漏区，形成在第二有源层中位于电路部分的第二栅极两侧处的电路部分的第二源区和电路部分的第二漏区，以及形成在第三有源层中位于电路部分的第一栅极两侧处的电路部分的第一源区和电路部分的第一漏区；
形成在具有电路部分的第一漏区的基板上的钝化膜，所述钝化膜具有分别暴露像素部分的源区、像素部分的漏区、电路部分的第二源区、电路部分的第二漏区、电路部分的第一源区以及电路部分的第一漏区的第一接触孔、第二接触孔、第三接触孔、第四接触孔、第五接触孔和第六接触孔；以及
顺序沉积在所述钝化膜上以覆盖第一接触孔的像素部分的源极图案和像素部分的源极，相继沉积以覆盖第二接触孔的像素部分的漏极图案和像素部分的漏极，顺序沉积以覆盖第三接触孔的电路部分的第二源极图案和电路部分的第二源极，顺序沉积以覆盖第四接触孔的电路部分的第二漏极图案和电路部分的第二漏极，顺序沉积以覆盖第五接触孔的电路部分的第一源极图案和电路部分的第一源极，以及顺序沉积以覆盖第六接触孔的电路部分的第一漏极图案和电路部分的第一漏极。
31、根据权利要求30所述的液晶显示器，其特征在于，还包括填充于所述第一接触孔、第二接触孔、第三接触孔、第四接触孔、第五接触孔和第六接触孔中并且分别插入在像素部分的源区和像素部分的源极图案之间、像素部分的漏区和像素部分的漏极图案之间、电路部分的第二源区和电路部分的第二源极图案之间、电路部分的第二漏区和电路部分的第二漏极图案之间、电路部分的第一源区和电路部分的第一源极图案之间以及电路部分的第一漏区域和电路部分的第一漏极图案之间的隔离金属图案。
32、根据权利要求31所述的液晶显示器，其特征在于，所述隔离金属图案由钼膜形成。
33、根据权利要求30所述的液晶显示器，其特征在于，所述像素部分的源极图案和像素部分的漏极图案、电路部分的第二源极图案和电路部分的第二漏极图案以及电路部分的第一源极图案和电路部分的第一漏极图案由透明导电膜形成，并且所述像素部分的源极和像素部分的漏极、电路部分的第二源极和电路部分的第二漏极以及电路部分的第一源极和电路部分的第一漏极由金属膜形成。
CN200610156392A 2006-06-30 2006-12-29 液晶显示器及其制造方法 Expired - Fee Related CN100592180C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20060061669 2006-06-30
KR1020060061669 2006-06-30
KR1020060124001 2006-12-07

Publications (2)

Publication Number Publication Date
CN101097367A CN101097367A (zh) 2008-01-02
CN100592180C true CN100592180C (zh) 2010-02-24

Family

ID=39011287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610156392A Expired - Fee Related CN100592180C (zh) 2006-06-30 2006-12-29 液晶显示器及其制造方法

Country Status (3)

Country Link
KR (1) KR101338106B1 (zh)
CN (1) CN100592180C (zh)
TW (1) TWI332265B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101556415B (zh) * 2008-04-10 2011-05-11 北京京东方光电科技有限公司 像素结构及其制备方法
TWI508269B (zh) * 2013-06-20 2015-11-11 Au Optronics Corp 畫素結構
KR102145279B1 (ko) * 2013-12-31 2020-08-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조 방법
CN103972242B (zh) * 2014-04-22 2016-12-28 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法
KR102596210B1 (ko) 2018-05-25 2023-10-30 엘지디스플레이 주식회사 Tft 기판 및 이를 포함한 표시장치
CN108878540A (zh) * 2018-07-12 2018-11-23 南方科技大学 一种底栅薄膜晶体管及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094064A (ja) * 2000-09-11 2002-03-29 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法、液晶表示装置およびエレクトロルミネッセンス表示装置
CN101452893B (zh) * 2003-11-14 2011-04-13 株式会社半导体能源研究所 显示装置及其制造法
KR20050067308A (ko) * 2003-12-27 2005-07-01 엘지.필립스 엘시디 주식회사 배선 형성공정을 개선한 액정표시패널의 제조방법

Also Published As

Publication number Publication date
KR20080003180A (ko) 2008-01-07
TW200802887A (en) 2008-01-01
TWI332265B (en) 2010-10-21
CN101097367A (zh) 2008-01-02
KR101338106B1 (ko) 2013-12-06

Similar Documents

Publication Publication Date Title
CN100559238C (zh) 液晶显示装置及其制造方法
CN1680992B (zh) 具有驱动电路的液晶显示器件及其制造方法
CN100533218C (zh) 液晶显示器件及其制造方法
CN100422807C (zh) 液晶显示器件的阵列基板及其制造方法
US8953110B2 (en) Liquid crystal display and method for fabricating the same
US7344926B2 (en) Liquid crystal display device and method of manufacturing the same
CN100592180C (zh) 液晶显示器及其制造方法
CN100447643C (zh) 薄膜晶体管基板及其制造方法
CN101097331B (zh) 液晶显示器件及其制造方法
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
CN100470764C (zh) 平面显示器的半导体结构及其制造方法
CN100354736C (zh) 液晶显示面板器件及其制造方法
CN1637474B (zh) 液晶显示器件及其制造方法
CN101937144A (zh) 液晶显示装置的制造方法
KR100685926B1 (ko) 액정표시장치 및 이의 제조방법
CN101097369A (zh) 液晶显示装置及其制造方法
US7602454B2 (en) Liquid crystal display and method for fabricating the same
CN101097370B (zh) 液晶显示器及其制造方法
KR101087750B1 (ko) 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
CN104536227B (zh) 阵列基板、显示装置及制作方法
KR20050122989A (ko) 액정표시패널 및 그 제조방법
KR20000045306A (ko) 박막 트랜지스터 액정표시소자의 제조방법
CN115241284A (zh) 一种阵列基板及其制备方法、显示设备
CN117878124A (zh) 一种边缘器件区优化设计的tft阵列基板及其制作方法
KR20080085276A (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100224

Termination date: 20211229